CN101303897A - 存储器、修复系统与其测试方法 - Google Patents

存储器、修复系统与其测试方法 Download PDF

Info

Publication number
CN101303897A
CN101303897A CNA2007101490084A CN200710149008A CN101303897A CN 101303897 A CN101303897 A CN 101303897A CN A2007101490084 A CNA2007101490084 A CN A2007101490084A CN 200710149008 A CN200710149008 A CN 200710149008A CN 101303897 A CN101303897 A CN 101303897A
Authority
CN
China
Prior art keywords
storage unit
test
data
storer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101490084A
Other languages
English (en)
Inventor
廖惇雨
陈宗申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101303897A publication Critical patent/CN101303897A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种存储器，包括一存储器阵列、一错误校正码(Error correct code，ECC)单元与一比较器。存储器阵列包括至少一存储单元。存储单元被写入并存储至少一原始数据。错误校正码单元用以由存储单元读取出至少一测试数据。若测试数据中出现一错误，错误校正码单元即校正测试数据。错误校正码单元并据以输出至少一错误校正数据。比较器用以决定原始数据是否与错误校正数据相同，并输出一输出信号来指示存储单元为测试成功或测试失败。

Description

存储器、修复系统与其测试方法
技术领域
本发明有关于一种存储器，且特别是有关于一种可用来改善合格率并可可快速测试的存储器。
背景技术
存储器的制造包括一测试存于存储器内的数据的步骤。图1表示一存储器阵列110与用以测试存储器阵列110的一测试器120。测试器120包括一比较器121与一数据缓冲存储器122。一原始数据D0(未表示)被写入至存储器阵列120中的每个待测试的存储单元。数据缓冲存储器122亦存储一参考数据D2，其为原始数据D0的正确复制数据。当一输入地址AI提供给存储器阵列110与数据缓冲存储器122时，由对应输入地址AI的存储单元所读取到的测试数据D1与数据缓冲存储器122中的对应参考数据D2被分别被输入至比较器121。比较器121将对应参考数据D2与测试数据D1进行比较，并输出一输出信号So，以指出原始数据D0是否被正确地存储于对应输入地址AI的存储单元中，以决定存储单元为正确与否。
然而，随着存储器阵列的存储容量越来越大，以传统测试器一个一个测试存储器阵列中的存储单元会变得十分耗时。此外，数据缓冲存储器122的存储容量亦需大幅增加。因此，如何提供一个可较有效率地被测试的存储器，乃本领域所致力的目标。
发明内容
本发明有关于一种存储器。在测试该存储器的存储单元期间，只要该存储器的错误校正码单元能够正确地校正由存储单元读取出来的测试数据中的错误，该存储单元即可被判定为测试通过。因此，应用该存储器可以有效改善合格率。
根据本发明的第一方面，提出一种存储器。该存储器包括一存储器阵列、一错误校正码(Error correct code，ECC)单元与一比较器。存储器阵列包括至少一存储单元。该存储单元被写入并存储至少一原始数据。错误校正码单元用以从存储单元读取出至少一测试数据。若该测试数据出现一错误，则错误校正码单元即校正该测试数据。错误校正码单元并据以输出一错误校正数据。比较器用以判定原始数据是否与错误校正数据相同，并输出一输出信号来指示存储单元为测试成功与否。
根据本发明的第二方面，提出一种测试方法，用以测试一存储器的至少一存储单元。该方法包括：首先，将至少一原始数据写入至存储单元中。的后，由存储单元读取出至少一测试数据，并对该测试数据执行错误校正码运算，并据以输出至少一错误校正数据。接着，决定错误校正数据是否与原始数据相等，以决定存储单元为测试成功与否。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：
附图说明
图1表示一存储器阵列与用以测试存储器阵列的一测试器。
图2表示依据本发明实施例的存储器的方块图。
图3表示并行测试数个具有图2的存储器的存储器的方块图。
图4表示依照本发明实施例的测试方法，用以测试图2的存储器。
主要元件符号说明
110、210：存储器阵列
120、310：测试器
121、230：比较器
122：数据缓冲存储器
211～21N：存储单元
220：错误校正码单元
240：错误记录单元
321～32M：存储器
具体实施方式
图2表示依据本发明实施例的存储器的方块图。请参考图2。存储器200包括一存储器阵列210、一错误校正码(Error correct code，ECC)单元220与一比较器230。
存储器阵列210包括存储单元211至21N。N为一正整数。一原始数据Dg(未表示)依据输入地址Ad被写入至每个存储单元。其中，存于存储单元211至21N的数据被定义为测试数据Dt。错误校正码单元220用以读取测试数据Dt，并执行一错误校正码运算。当一错误出现于测试数据Dt，错误校正码单元220执行错误校正码运算来校正测试数据Dt，并据以输出一错误校正数据De。
比较器230比较错误校正数据De与原始数据Dg，并输出一输出信号So来指示错误校正数据De否与原始数据Dg相同。如此一来，即可判断存储单元211至21N是否可以正确地被存取原始数据Dg，以决定存储单元211至21N正确与否。
若错误校正数据De与原始数据Dg相同，表示由存储单元211至21N所读取出的测试数据Dt即为正确，或表示若有错误出现于测试数据Dt时，错误校正码单元220可以正确地校正测试数据Dt。比较器230即输出输出信号So，以表示存储单元211至21N为测试正确。亦即，只要错误校正码单元220可以成功地校正由存储单元211至21N所读取出的测试数据Dt中的错误，存储单元211至21N即被判定为测试正确。
若错误校正数据De未与原始数据Dg相同，表示测试数据Dt无法正确地由存储单元被读取出来，且无法由错误校正码单元220成功地校正。因此，比较器230输出输出信号So来指示存储单元211至21N为测试错误。亦即，当测试数据Dt中有错误出现，且即使错误校正码单元220亦无法成功地校正测试数据Dt时，存储单元211至21N即被判定为测试失败。
举例来说，当错误校正码单元220用以执行一位的错误校正码运算(1-bit ECC operation)时，在测试数据Dt中的一位的错误可以被成功地校正。亦即，对于存储单元211至21N，一位的错误是可容忍的。因此，即使测试数据De中出现一位的错误，存储单元211至21N仍可被判定为测试通过。然而，当超过一位的错误出现于测试数据Dt中，使用一位的错误校正码单元220即无法正确地校正。因此，存储单元211至21N即被判定为测试失败。使用一位的错误校正码单元，编程的合格率与编程速度可以增加5％至10％。
存储器200还包括一错误记录单元240。在本发明实施例中，错误记录单元240记录错误存储单元的地址。另一个正确的存储单元用来取代该错误的存储单元。如此，当欲存取该已记录的存储单元时，即会存取到用以取代的正确存储单元。
在本发明实施例中，存储单元211至21N位于存储器阵列210中的一存储行或一存储列中。当错误校正数据De未与原始数据Dg相等时，亦即，当太多位的错误出现于一存储列中，且无法以错误校正码运算来校正并复原时，该存储列的地址可以被纪录为测试失败，并记录于错误记录单元240中。存储器阵列210可以被实现为一修复系统。存储器阵列210中的一修复行可被用来取代该存储列。另一原始数据被写入至该修复行中，以决定该修复行正确与否。当使用存储器时，若该错误的存储列被存取到，即会重新指向该修复行，以存取该修复行。
同样地，当位于存储器阵列210中的一存储列被判定为测试失败，存储列的地址亦被纪录为测试失败，并记录于错误记录单元240中。存储器阵列210中的一修复列可被用来取代该存储列。另一原始数据被写入至该修复列中，以决定该修复列正确与否。当使用存储器时，若该错误的存储列被存取到，即会重新指向该修复列，以存取该修复列。
在本发明实施例中，藉由存储等于0与1的原始数据Dg，来测试每个存储单元211至21N，以验证其是否可正确地存取0与1。
原始数据Dg被一测试器写入至存储器阵列中。该测试器亦接收输出信号So，以判定所测试的存储单元为测试成功或测试失败。
图3表示并行测试具有存储器200的存储器321至32M的方块图。其中，M为一正整数。测试器310分别输入原始数据Dg1至DgM至存储器321至32M，以测试其存储器阵列。其存储器阵列的存储单元以前述方式来测试。用以指示存储器321至32M的存储器阵列的存储单元正确与否的输出信号So1至SoM，分别被输出至测试器310。
在测试存储器时，仅需要测试器310的一测试接脚来接收每个存储器的输出信号。如此，测试器310即可同时测试更多的存储器。相较之下，具有传统存储器的存储器的测试方式，为一个一个测试每个存储单元。测试器310的一个测试接脚仅能用以接收对应单一存储单元的输出信号。因此，测试一个具有传统存储器的存储器需使用更多测试接脚。因此，测试器310可以并行地测试更多具有本发明实施例的存储器的存储器，以加速生产流程。
图4表示依照本发明实施例的测试方法，用以测试存储器200。首先，在步骤410中，写入原始数据Dg至存储单元211至21N。接着，在步骤420中，由存储单元211至21N读取测试数据Dt，并对测试数据Dt执行错误校正运算，并据以输出一错误校正数据De。
之后，在步骤430中，决定错误校正数据De是否与原始数据Dg相同，以判定存储单元211至21N为测试成功或测试失败。接着，在步骤440中，当存储单元211至21N被判定为错误失败时，记录错误的存储单元211至21N的地址。
在测试本发明实施例的存储器的存储单元时，只要其错误校正单元可以成功地校正由存储单元所读取出的测试数据的错误，该存储单元即被判定为测试成功。因此，使用该存储器可以改善合格率。
此外，具有该存储器的存储器，仅需测试器中的一个测试接脚，来接收指示存储器的存储单元为正确与否的输出信号。因此，测试器可以并行地测试更多具有该存储器的存储器。如此，藉由应用本发明实施例的存储器，可以显著提升存储器的测试速度，而改善制造效率。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。

Claims (10)

1.一种存储器，包括：
一存储器阵列，包括至少一存储单元，该至少一存储单元被写入至少一原始数据；
一错误校正码单元，用以由该至少一存储单元读取至少一测试数据，当一错误出现于该至少一测试数据时，校正该至少一测试数据，并据以输出至少一错误校正数据；以及
一比较器，用以决定该至少一原始数据与该至少一错误校正数据是否相同，并输出一输出信号，该输出信号表示该至少一存储单元为测试成功或测试失败。
2.如权利要求1所述的存储器，其中，该存储器还包括一错误记录单元，用以当该至少一存储单元为测试失败时，记录该至少一存储单元。
3.如权利要求1所述的存储器，其中，该存储器还包括一错误记录单元，该至少一存储单元位于该存储器阵列的一存储器行或一存储器列，当该至少一存储单元为测试失败时，该错误记录单元记录该存储器行或该存储器列。
4.如权利要求3所述的存储器，其中，记录于该错误记录单元的该存储器行或该存储器列由该存储器阵列的一修复行或一修复列来取代。
5.如权利要求1所述的存储器，其中，该至少一原始数据由一测试器写入至该至少一存储单元，该比较器将由该测试器所传送的该至少一原始数据与该至少一错误校正数据进行比较。
6.如权利要求1所述的存储器，其中，该错误校正码单元为一位的错误校正码单元。
7.一测试方法，用以测试一存储器阵列的至少一存储单元，该测试方法包括：
写入至少一原始数据至该至少一存储单元；
由该至少一存储单元读取至少一测试数据，对该至少一测试数据执行一错误校正码运算，并据以输出至少一错误校正数据；以及
决定该至少一错误校正数据与该至少一原始数据是否相同，以决定该至少一存储单元为测试成功或测试失败。
8.如权利要求7所述的方法，还包括：
当该至少一存储单元为测试失败时，记录该至少一存储单元。
9.如权利要求7所述的方法，其中该至少一存储单元位于该存储器阵列的一存储行或一存储列，该方法还包括：
当该至少一存储单元测试失败时，记录该存储行或该存储列。
10.如权利要求7所述的方法，其中，于执行该错误校正码运算的步骤中，当一错误出现于该至少一测试数据时，校正该至少一测试数据，并据以输出该至少一错误校正数据。
CNA2007101490084A 2007-05-11 2007-09-04 存储器、修复系统与其测试方法 Pending CN101303897A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/798,292 US20080282120A1 (en) 2007-05-11 2007-05-11 Memory structure, repair system and method for testing the same
US11/798,292 2007-05-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2013100621731A Division CN103177770A (zh) 2007-05-11 2007-09-04 存储器、修复系统与其测试方法

Publications (1)

Publication Number Publication Date
CN101303897A true CN101303897A (zh) 2008-11-12

Family

ID=39970642

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013100621731A Pending CN103177770A (zh) 2007-05-11 2007-09-04 存储器、修复系统与其测试方法
CNA2007101490084A Pending CN101303897A (zh) 2007-05-11 2007-09-04 存储器、修复系统与其测试方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013100621731A Pending CN103177770A (zh) 2007-05-11 2007-09-04 存储器、修复系统与其测试方法

Country Status (3)

Country Link
US (1) US20080282120A1 (zh)
CN (2) CN103177770A (zh)
TW (1) TWI359424B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402961A (zh) * 2011-11-09 2012-04-04 友达光电股份有限公司 自测试驱动电路
CN105719702A (zh) * 2016-01-26 2016-06-29 中国科学院微电子研究所 改进型存储器错误检测方法及装置
CN106024062A (zh) * 2016-07-19 2016-10-12 北京兆易创新科技股份有限公司 一种非易失性存储器的数据读取装置及方法
CN106933696A (zh) * 2015-12-31 2017-07-07 北京国睿中数科技股份有限公司 Ecc功能验证方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8270222B2 (en) * 2009-09-24 2012-09-18 Macronix International Co., Ltd. Local word line driver of a memory
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US9911509B2 (en) * 2013-12-06 2018-03-06 Intel Corporation Counter to locate faulty die in a distributed codeword storage system
US20160054382A1 (en) * 2014-08-22 2016-02-25 Nanya Technology Corporation Method for checking result of chip probing test and chip thereof
CN108572887A (zh) * 2017-03-14 2018-09-25 上海骐宏电驱动科技有限公司 数据检验校正方法
US10679718B2 (en) * 2017-10-04 2020-06-09 Western Digital Technologies, Inc. Error reducing matrix generation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
JPS57150197A (en) * 1981-03-11 1982-09-16 Nippon Telegr & Teleph Corp <Ntt> Storage circuit
US5313624A (en) * 1991-05-14 1994-05-17 Next Computer, Inc. DRAM multiplexer
US6026505A (en) * 1991-10-16 2000-02-15 International Business Machines Corporation Method and apparatus for real time two dimensional redundancy allocation
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5675545A (en) * 1995-09-08 1997-10-07 Ambit Design Systems, Inc. Method of forming a database that defines an integrated circuit memory with built in test circuitry
US5600658A (en) * 1995-10-19 1997-02-04 National Semiconductor Corporation Built-in self tests for large multiplier, adder, or subtractor
US5995731A (en) * 1997-12-29 1999-11-30 Motorola, Inc. Multiple BIST controllers for testing multiple embedded memory arrays
FR2790832B1 (fr) * 1999-03-08 2001-06-08 France Telecom Procede de test de circuits integres avec acces a des points de memorisation du circuit
US6587979B1 (en) * 1999-10-18 2003-07-01 Credence Systems Corporation Partitionable embedded circuit test system for integrated circuit
JP3914839B2 (ja) * 2002-07-11 2007-05-16 エルピーダメモリ株式会社 半導体記憶装置
JP2007257791A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 半導体記憶装置
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
US7549098B2 (en) * 2006-12-19 2009-06-16 International Business Machines Corporation Redundancy programming for a memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402961A (zh) * 2011-11-09 2012-04-04 友达光电股份有限公司 自测试驱动电路
CN102402961B (zh) * 2011-11-09 2014-06-25 友达光电股份有限公司 自测试驱动电路
CN106933696A (zh) * 2015-12-31 2017-07-07 北京国睿中数科技股份有限公司 Ecc功能验证方法
CN105719702A (zh) * 2016-01-26 2016-06-29 中国科学院微电子研究所 改进型存储器错误检测方法及装置
CN106024062A (zh) * 2016-07-19 2016-10-12 北京兆易创新科技股份有限公司 一种非易失性存储器的数据读取装置及方法
CN106024062B (zh) * 2016-07-19 2023-12-05 兆易创新科技集团股份有限公司 一种非易失性存储器的数据读取装置及方法

Also Published As

Publication number Publication date
TWI359424B (en) 2012-03-01
TW200845020A (en) 2008-11-16
CN103177770A (zh) 2013-06-26
US20080282120A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
CN101303897A (zh) 存储器、修复系统与其测试方法
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
US20060253723A1 (en) Semiconductor memory and method of correcting errors for the same
KR100674544B1 (ko) 메모리 카드 및 반도체 장치
CN108877870A (zh) 用于修复操作的修复电路以及包括修复电路的存储器件
CN101499323B (zh) 存储模块
JPWO2008078529A1 (ja) 試験装置および試験方法
US8432758B2 (en) Device and method for storing error information of memory
CN104658612B (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
US20080049514A1 (en) Memory device with a managing microprocessor system and an architecture of fail search and automatic redundancy
JP4472004B2 (ja) 試験装置
CN102339647A (zh) 一种检错/纠错校验模块的检测方法及装置
JPS6042560B2 (ja) 半導体記憶装置
CN114203253A (zh) 芯片的存储器故障修复装置和芯片
JP2005310313A (ja) 半導体記憶装置
CN101763902B (zh) 测试储存装置的方法及其系统
US8694838B2 (en) Cache memory, processor, and production methods for cache memory and processor
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
US10043588B2 (en) Memory device
CN103000226A (zh) 通过随机存取存储器芯片地址引脚检测缺陷的测试方法
US7823046B2 (en) Semiconductor device
CN100444286C (zh) 存储单元信号窗测试方法和设备
CN109215724B (zh) 存储器自动检测和修复的方法及装置
CN101937722B (zh) 存储器装置及其相关测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081112