CN102402961B - 自测试驱动电路 - Google Patents
自测试驱动电路 Download PDFInfo
- Publication number
- CN102402961B CN102402961B CN201110396133.1A CN201110396133A CN102402961B CN 102402961 B CN102402961 B CN 102402961B CN 201110396133 A CN201110396133 A CN 201110396133A CN 102402961 B CN102402961 B CN 102402961B
- Authority
- CN
- China
- Prior art keywords
- programmable data
- signal
- data
- rub
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 64
- 238000010998 test method Methods 0.000 claims abstract description 12
- 238000003860 storage Methods 0.000 claims description 61
- 238000012163 sequencing technique Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种自测试驱动电路,其包括第一暂存器、第二暂存器及比较器。第一暂存器用以储存第一可程序化数据。第二暂存器用以储存与第一可程序化数据预设相同的第二可程序化数据。比较器用以于程序化过程的后比较第一可程序化数据以及第二可程序化数据,并于第一可程序化数据与第二可程序化数据不相同时产生一错误信号。此外,一种自测试驱动电路中的测试方法亦在此公开。
Description
技术领域
本发明内容是有关于一种驱动电路,且特别是有关于一种可程序化的驱动电路。
背景技术
液晶显示器具有轻薄、耗电小等优点,且近年来已被广泛地应用于笔记本电脑、移动电话、个人数位助理(PDA)等现代化资讯设备中。
由于液晶显示器能与半导体工艺技术相容,因此其已迅速扩及各范围的应用层面,甚至已经成为平面显示器的主流。在液晶显示器中,驱动集成电路(IC)为重要的零组件的一,其占液晶显示器的成本比重相当高。因此,如何确保驱动IC的品质,实为决定平面显示器优劣的一大关键。
以目前对驱动IC进行程序化(或称烧录)的过程而言,其主要是将辨识码(ID code)、共同电压值(VCOM)、...等所需参数,以程序化(或称烧录)的方式写入驱动IC中,接着再透过对应的传输介面将所需参数自驱动IC中读取出来。前述传输介面可以是序列周边介面(Serial Peripheral Interface,SPI)、移动产业处理器介面(Mobile Industry Processor Interface,MIPI)或移动显示数字介面(Mobile Display Digital Interface,MDDI)、...等对应的传输介面。
然而,由于上述MIPI及MDDI等传输介面均是属于高速串列的传输介面,因此通常需要先利用介面转换装置(如:bridge IC)将上述所需参数读取出来,而后才能进行数据传输,并由此判定写入的参数是否正确。如此一来,却使判得断写入的参数是否正确的测试过程相当繁复。
为此,有必要提出一种驱动电路或测试方法,由此供方便且简易地测试程序化(或称烧录)的参数是否正确。
发明内容
本发明内容的一技术样态是在提供一种自测试驱动电路,由此简化对驱动电路进行测试的过程。
本发明内容的一实施方式关于一种自测试驱动电路,其包括一第一暂存器、一第二暂存器以及一比较器。第一暂存器用以储存一第一可程序化数据。第二暂存器用以储存与第一可程序化数据预设相同的一第二可程序化数据。比较器用以于一程序化过程的后比较第一可程序化数据以及第二可程序化数据,并于第一可程序化数据与第二可程序化数据不相同时产生一错误信号。
在本发明一实施例中,自测试驱动电路更包括一存储器。存储器用以于程序化过程中经程序化而储存与第一可程序化数据或第二可程序化数据预设相同的一第三可程序化数据,并将第三可程序化数据载入第二暂存器。
当存储器经程序化而储存的第三可程序化数据与第一可程序化数据不相同或是与第二可程序化数据不相同时,比较器可产生错误信号。
在本发明另一实施例中,比较器系于第一可程序化数据与第二可程序化数据相同时产生一正确信号。错误信号可为一具有工作周期比为N∶1的时脉信号或是一低位准信号,而正确信号可为一具有工作周期比为1∶1的时脉信号或是一高位准信号,其中N为大于1的正整数。
在本发明一实施例中,自测试驱动电路更包括一多工器。多工器用以处理错误信号以及一数据传输启动信号,以选择性地输出错误信号和数据传输启动信号中的一者。
本发明内容的另一技术样态是在提供一种自测试驱动电路中的测试方法,由此简化对写入驱动电路的数据进行测试的过程。
本发明内容的另一实施方式系关于一种自测试驱动电路中的测试方法,其包括下列步骤。写入一第一可程序化数据,并储存与第一可程序化数据预设相同的一第二可程序化数据。此外,于一程序化过程的后,比较第一可程序化数据以及第二可程序化数据。当第一可程序化数据与第二可程序化数据不相同时,产生一错误信号。当第一可程序化数据与该第二可程序化数据相同时,产生一正确信号。
在本发明一实施例中,储存第二可程序化数据的步骤更包括下列步骤。首先,对一存储器进行程序化,以储存与第一可程序化数据或第二可程序化数据预设相同的一第三可程序化数据。接着,载入第三可程序化数据作为第二可程序化数据。当第三可程序化数据与第一可程序化数据不相同或是与第二可程序化数据不相同时,产生错误信号。
在本发明另一实施例中,错误信号系为一具有工作周期比为N∶1的时脉信号或是一低位准信号,正确信号系为一具有工作周期比为1∶1的时脉信号或是一高位准信号,其中N为大于1的正整数。
根据本发明的技术内容,应用前述自测试驱动电路及其中的测试方法,无论是驱动电路进行程序化的过程发生错误,或是驱动电路中的数据读取过程发生错误,均可直接透过自测试驱动电路所输出的信号,判别驱动电路于程序化过程中是否正确无误,并可同时得知程序化的数据是否正确。
附图说明
图1依照本发明一实施例所绘示的一种自测试驱动电路的示意图。
图2依照本发明另一实施例所绘示的一种自测试驱动电路的示意图。
图3依照本发明又一实施例所绘示的一种自测试驱动电路的示意图。
图4依照本发明一实施例所绘示的一种自测试驱动电路中测试方法的流程图。
图5依照本发明另一实施例所绘示的一种自测试驱动电路中测试方法的流程图。
附图标记说明
100、200、300:自测试驱动电路
110、210、310:第一暂存器
120、220、320:第二暂存器
130、230、330:比较器
240、340:存储器
350:多工器
402~410、502~514:步骤
具体实施方式
下文举实施例配合所附图式作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。此外,图式仅以说明为目的,并未依照原尺寸作图。
关于本文中所使用的“约”、“大约”或“大致”一般通常指数值的误差或范围于百分的二十以内,较好地是于百分的十以内,而更佳地则是于百分的五以内。文中若无明确说明,其所提及的数值皆视作为近似值,即如“约”、“大约”或“大致”所表示的误差或范围。
另外,关于本文中所使用的“耦接”及“连接”,均可指二或多个元件相互直接作实体接触或电性接触,或是相互间接作实体接触或电性接触,而“耦接”还可指二或多个元件相互操作或动作。
图1依照本发明一实施例所绘示的一种自测试驱动电路的示意图。此自测试驱动电路100可于一程序化(programming)(或烧录)过程被编程(或烧入)相关的所需数据(包括辨识码、共同电压、...等所需参数或设定值),然后自行比对或测试被编程的数据是否有误,因此被编程的数据可直接在自测试驱动电路100中被判定是否正确,而不需先被读取出来后才能被判定是否正确。
关于本文中所使用的“程序化”,其亦可称“烧录”,两者均可指一种程序化的方式,其包括一种将数据作程式编码后写入的动作或步骤。
在实作上,此自测试驱动电路100可以是应用于液晶显示器中的驱动集成电路(IC),也可以是应用于其它装置中的驱动集成电路;换言的,自测试驱动电路100可依实际需求应用于任何电子装置中。
如图1所示,自测试驱动电路100包括一第一暂存器110、一第二暂存器120以及一比较器130。比较器130的输入端耦接于第一暂存器110和第二暂存器120的输出端。第一暂存器110用以储存一第一可程序化数据D1。第二暂存器120用以储存与第一可程序化数据D1预设相同的一第二可程序化数据D2。比较器130则用以于一程序化过程的后,比较第一可程序化数据D1以及第二可程序化数据D2,并据以产生一判定信号MTR。
上述及下列”可程序化数据”可以是程序化过程中写入的数据,也可以是程序化过程的前即预先储存的数据,具体而言,可程序化数据可以是暂存器所预先储存的数据。举例来说,上述第一可程序化数据D1可以是预先储存于第一暂存器110中的数据。是故,上述所称”可程序化数据”亦可称为”暂存器数据”,亦即第一暂存器110用以储存第一暂存器数据,且第二暂存器120用以储存第二暂存器数据。
换言的,上述及下列所称”可程序化数据”仅为例示的用语,并非用以限定发明,本领域具通常知识者可以在不脱离本发明的精神和范围内,依据实际需求使用暂存器储存相对应的数据。
实作上,第一暂存器110与第二暂存器120可以相同或相异,而第一可程序化数据D1与第二可程序化数据D2包括辨识码、共同电压、...等所需参数或设定值。
操作上,第一可程序化数据D1可以在程序化过程中,从驱动电路100外部的一多次可程序化(Multiple-Time Programming,MTP)装置(未绘示)写入第一暂存器110中。另外,第二可程序化数据D2可先从多次可程序化装置经编程(或称烧入)进自测试驱动电路100,然后再载入第二暂存器120中。接着,在程序化过程的后,比较器130再比较第一可程序化数据D1和第二可程序化数据D2,并藉由自测试驱动电路100的硬体接脚输出判定信号MTR,由此供判定第一可程序化数据D1与第二可程序化数据D2是否相同。如此一来,便可直接透过自测试驱动电路100所输出的信号,判别驱动电路100于程序化过程中是否正确无误,并同时得知程序化的数据是否正确。
在一实施例中,当第一可程序化数据D1与第二可程序化数据D2不相同时,判定信号MTR为一错误信号。当第一可程序化数据D1与第二可程序化数据D2相同时,判定信号MTR为一正确信号。
在一实施例中,当判定信号MTR为错误信号时,此错误信号可为一具有工作周期比(duty cycle ratio)为N∶1的时脉信号或是一低位准信号,其中N为大于1的正整数;而当判定信号MTR为正确信号时,此正确信号可为一具有工作周期比为1∶1的时脉信号或是一高位准信号。上述错误信号与正确信号仅为举例并用以供方便判定而已,并非用以限定本发明。换言的,本领域具通常知识者均可依据实际需求,采用各种可供区别或判定的信号,由此区分错误信号与正确信号。
图2依照本发明另一实施例所绘示的一种自测试驱动电路的示意图。在本实施例中,自测试驱动电路200包括第一暂存器210、第二暂存器220、比较器230以及一存储器240。比较器230的输入端耦接于第一暂存器210和第二暂存器220的输出端,且第二暂存器220的输入端耦接于存储器240的输出端。
类似上述,第一暂存器210和第二暂存器220分别用以储存第一可程序化数据D1和第二可程序化数据D2,而比较器230用以于程序化过程的后比较第一可程序化数据D1和第二可程序化数据D2,并据以产生判定信号MTR。此外,存储器240用以于程序化过程中经程序化而储存与第一可程序化数据D1或第二可程序化数据D2预设相同的一第三可程序化数据D3,并于程序化过程的后将第三可程序化数据D3载入第二暂存器220,使得第三可程序化数据D3可作为第二可程序化数据D2。
实作上,第一暂存器210与第二暂存器220可以相同或相异,存储器240可为一非挥发性存储器(Non-volatile memory,NVM),而第一可程序化数据D1、第二可程序化数据D2与第三可程序化数据D3包括辨识码、共同电压、...等所需参数或设定值。
操作上,第一可程序化数据D1可以在程序化过程中,从驱动电路200外部的多次可程序化装置(未绘示)写入第一暂存器210中,或者第一可程序化数据D1可预先储存于第一暂存器210中,而第三可程序化数据D3可同时在存储器240被程序化的过程中,从多次可程序化装置经编程(或称烧入)进存储器240。举例来说,数据可从第一暂存器210经编程(或称烧入)进存储器240,使得存储器240储存第三可程序化数据D3。
接着在程序化过程的后,第三可程序化数据D3可由存储器240载入至第二暂存器220中,使得第二暂存器220可储存第二可程序化数据D2。然后,比较器230再比较第一可程序化数据D1和第二可程序化数据D2,并藉由自测试驱动电路200的硬体接脚输出判定信号MTR,由此供判定第一可程序化数据D1是否与第二可程序化数据D2或第三可程序化数据D3相同。
举例来说,在数据D3预设为与数据D1相同的情形下,当程序化过程或数据读取过程正确时,则经编程(或称烧入)进存储器240的数据D3当然与数据D1相同,且数据D3也会与数据D2相同,使得数据D1与数据D2相同,比较器230所产生的判定信号MTR为正确信号。
其次,当程序化过程发生错误,使得经编程(或称烧入)进存储器240的数据D3与数据D1不相同时,即使数据读取过程正确而使得数据D3与数据D2相同,则数据D1与数据D2仍不相同,因此比较器230所产生的判定信号MTR为错误信号。
再者,当程序化过程正确时,若是数据读取过程发生错误而使得数据D3与数据D2不相同的话,则数据D1与数据D2仍不相同,因此比较器230所产生的判定信号MTR仍为错误信号。
如此一来,无论是可程序化装置对驱动电路200进行程序化的过程发生错误,或是驱动电路200中的数据读取过程发生错误,均可直接透过驱动电路200所输出的信号,判别驱动电路200于程序化过程中是否正确无误,并同时得知程序化的数据是否正确。
在本实施例中,当判定信号MTR为错误信号时,此错误信号可为一具有工作周期比(duty cycle ratio)为N∶1的时脉信号或是一低位准信号,其中N为大于1的正整数;而当判定信号MTR为正确信号时,此正确信号可为一具有工作周期比为1∶1的时脉信号或是一高位准信号。上述错误信号与正确信号仅为举例并用以供方便判定而已,并非用以限定本发明。换言的,本领域具通常知识者均可依据实际需求,采用各种可供区别或判定的信号,由此区分错误信号与正确信号。
图3依照本发明又一实施例所绘示的一种自测试驱动电路的示意图。在本实施例中,自测试驱动电路300包括第一暂存器310、第二暂存器320、比较器330、存储器340以及一多工器350。比较器330的输入端耦接于第一暂存器310和第二暂存器320的输出端,且第二暂存器320的输入端耦接于存储器340的输出端。多工器350的输入端则耦接比较器330的输出端,用以接收比较器330所输出的判定信号MTR,并另外接收一数据传输启动信号TE。
类似上述,第一暂存器310和第二暂存器320分别用以储存第一可程序化数据D1和第二可程序化数据D2,而比较器330用以于程序化过程的后比较第一可程序化数据D1和第二可程序化数据D2,并据以产生判定信号MTR。此外,存储器340用以于程序化过程中经程序化而储存与第一可程序化数据D1或第二可程序化数据D2预设相同的第三可程序化数据D3,并于程序化过程的后将第三可程序化数据D3载入第二暂存器220,使得第三可程序化数据D3可作为第二可程序化数据D2。另外,多工器350则用以对判定信号MTR及数据传输启动信号TE进行处理,以在相对应的情形下选择性地输出两信号中的一者;换言的,多工器350作切换而输出判定信号MTR或是输出数据传输启动信号TE。
在实作上,第一暂存器310与第二暂存器320可以相同或相异,存储器340可为一非挥发性存储器(Non-volatile memory,NVM),而第一可程序化数据D1、第二可程序化数据D2与第三可程序化数据D3包括辨识码、共同电压、...等所需参数或设定值。
操作上,第一可程序化数据D1可以在程序化过程中,从驱动电路300外部的多次可程序化装置(未绘示)写入第一暂存器310中,或者第一可程序化数据D1可预先储存于第一暂存器310中,而同时第三可程序化数据D3可以经程序化过程从多次可程序化装置经编程(或称烧入)进存储器340。举例来说,数据可从第一暂存器310经编程(或称烧入)进存储器340,使得存储器340储存第三可程序化数据D3。
接着在程序化过程的后,第三可程序化数据D3可由存储器340载入至第二暂存器320中,使得第二暂存器320可储存第二可程序化数据D2。然后,比较器330再比较第一暂存器310中的第一可程序化数据D1和第二暂存器320中的第二可程序化数据D2,并藉由自测试驱动电路300的硬体接脚输出判定信号MTR,由此供判定第一可程序化数据D1是否与第二可程序化数据D2或第三可程序化数据D3相同。
同上所述,在数据D3预设为与数据D1相同的情形下,当程序化过程或数据读取过程正确时,比较器330所产生的判定信号MTR为正确信号;当程序化过程发生错误,使得经编程(或称烧入)进存储器340的数据D3与数据D1不相同时,比较器330所产生的判定信号MTR为错误信号;当数据读取过程发生错误而使得数据D3与数据D2不相同时,比较器330所产生的判定信号MTR仍为错误信号。
如此一来,无论是可程序化装置对驱动电路300进行程序化的过程发生错误,或是驱动电路300中的数据读取过程发生错误,均可直接透过驱动电路300所输出的信号,判别驱动电路300于程序化过程中是否正确无误,并同时得知程序化的数据是否正确。
其次,数据传输启动信号TE一般可透过驱动电路300固有的硬体接脚输出,藉以决定驱动电路300开始或停止数据的传送循环(transmission cycle)。因此,若是以多工器350来处理判定信号MTR以及数据传输启动信号TE,使得判定信号MTR以及数据传输启动信号TE其中一者能透过多工器350的切换而输出的话,则判定信号MTR和数据传输启动信号TE便可以透过原先的硬体接脚输出,由此避免驱动电路300必须配置不同接脚供信号MTR和TE输出的情形,并可进而节省成本。
上述实施例中关于自测试驱动电路中的电路结构特征,均可单独形成,也可以相互搭配形成。因此,上述各实施例仅是为了方便说明起见而叙述单一特征,而所有实施例均可以依照实际需求选择性地相互搭配,以制作本揭示内容中的自测试驱动电路,其并非用以限定本发明。
图4依照本发明一实施例所绘示的一种自测试驱动电路中测试方法的流程图。首先,写入第一可程序化数据,并储存与第一可程序化数据预设相同的第二可程序化数据(步骤402)。接着,比较第一可程序化数据和第二可程序化数据(步骤404)。然后,判断第一可程序化数据与第二可程序化数据是否相同(步骤406)。当第一可程序化数据与第二可程序化数据不相同时,产生错误信号(步骤408)。当第一可程序化数据与第二可程序化数据相同时,产生正确信号(步骤410)。
在一实施例中,上述储存第二可程序化数据的步骤更可包括以下步骤。首先,对一存储器进行程序化,以储存与第一可程序化数据或第二可程序化数据预设相同的一第三可程序化数据。然后,载入第三可程序化数据作为第二可程序化数据。
在另一实施例中,上述测试方法更可包括以下步骤。当第三可程序化数据与第一可程序化数据不相同或是与第二可程序化数据不相同时,产生错误信号。
在本实施例中,当判定信号MTR为错误信号时,此错误信号可为一具有工作周期比(duty cycle ratio)为N∶1的时脉信号或是一低位准信号,其中N为大于1的正整数;而当判定信号MTR为正确信号时,此正确信号可为一具有工作周期比为1∶1的时脉信号或是一高位准信号。上述错误信号与正确信号仅为举例并用以供方便判定而已,并非用以限定本发明。换言的,本领域具通常知识者均可依据实际需求,采用各种可供区别或判定的信号,由此区分错误信号与正确信号。
图5依照本发明另一实施例所绘示的一种自测试驱动电路中测试方法的流程图。为清楚说明起见,请同时参照图2和图5。首先,写入可程序化数据D1至第一暂存器210(步骤502)。其次,于写入可程序化数据D1的同时,对存储器240进行程序化(或烧录),以将与可程序化数据D1预设相同的可程序化数据D3编程(或烧入)至存储器240(步骤504)。接着,自存储器240载入可程序化数据D3至第二暂存器220,使得可程序化数据D3另作为可程序化数据D2储存于第二暂存器220中(步骤506)。然后,比较可程序化数据D1以及可程序化数据D2(步骤508)。
接着,判断可程序化数据D1与可程序化数据D2是否相同(步骤510)。当可程序化数据D1与可程序化数据D2不相同时,产生错误信号(步骤512)。当可程序化数据D1与可程序化数据D2相同时,产生正确信号(步骤514)。
在本实施例中,当判定信号MTR为错误信号时,此错误信号可为一具有工作周期比(duty cycle ratio)为N∶1的时脉信号或是一低位准信号,其中N为大于1的正整数;而当判定信号MTR为正确信号时,此正确信号可为一具有工作周期比为1∶1的时脉信号或是一高位准信号。上述错误信号与正确信号仅为举例并用以供方便判定而已,并非用以限定本发明。换言的,本领域具通常知识者均可依据实际需求,采用各种可供区别或判定的信号,由此区分错误信号与正确信号。
在本实施例中所提及的步骤,除特别叙明其顺序者外,均可依实际需要调整其前后顺序,甚至可同时或部分同时执行,图4及图5所示的流程图仅为实施例,并非用以限定本发明。
依据上述,应用前述自测试驱动电路及其中的测试方法,无论是驱动电路进行程序化的过程发生错误,或是驱动电路中的数据读取过程发生错误,均可直接透过自测试驱动电路所输出的信号,判别驱动电路于程序化过程中是否正确无误,并可同时得知程序化的数据是否正确。
此外,应用前述自测试驱动电路及其中的测试方法,不仅可直接藉由驱动电路的硬体接脚知悉程序化的过程是否正确,方便驱动电路的测试,而且更可节省检测的时间,亦可提高检测的准确性。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围以权利要求书为准。
Claims (4)
1.一种自测试驱动电路,包括:
一第一暂存器,用以储存一第一可程序化数据;
一第二暂存器,用以储存与该第一可程序化数据预设相同的一第二可程序化数据;
一存储器,用以于一程序化过程中经程序化而储存与该第一可程序化数据或该第二可程序化数据预设相同的一第三可程序化数据,并将该第三可程序化数据读取入该第二暂存器作为该第二可程序化数据,该第一、二、三可程序化数据包括辨识码或共同电压;
一比较器,用以于该程序化过程之后比较该第一可程序化数据以及该第二可程序化数据,并于该第一可程序化数据与该第二可程序化数据不相同时产生一错误信号,于该第一可程序化数据与该第二可程序化数据相同时产生一正确信号;以及
一多工器,用以处理该错误信号以及一数据传输启动信号,以选择性地输出该错误信号和该数据传输启动信号中的其中之一;
其中,该错误信号为一具有工作周期比为N:1的时脉信号或是一低位准信号,该正确信号为一具有工作周期比为1:1的时脉信号或是一高位准信号,其中N为大于1的正整数。
2.如权利要求1所述的自测试驱动电路,其特征在于,当该存储器经程序化而储存的该第三可程序化数据与该第一可程序化数据不相同或是与该第二可程序化数据不相同时,该比较器产生该错误信号。
3.一种自测试驱动电路中的测试方法,包括:
写入一第一可程序化数据;
储存与该第一可程序化数据预设相同的一第二可程序化数据;以及
于一程序化过程之后,比较该第一可程序化数据以及该第二可程序化数据;
当该第一可程序化数据与该第二可程序化数据不相同时,产生一错误信号,当该第一可程序化数据与该第二可程序化数据相同时,产生一正确信号;
利用一多工器处理该错误信号以及一数据传输启动信号,以选择性地输出该错误信号和该数据传输启动信号中的其中之一;
其中,该错误信号为一具有工作周期比为N:1的时脉信号或是一低位准信号,该正确信号为一具有工作周期比为1:1的时脉信号或是一高位准信号,其中N为大于1的正整数;
储存该第二可程序化数据的步骤进一步包括:
程序化一存储器,以储存与该第一可程序化数据或该第二可程序化数据预设相同的一第三可程序化数据;以及
载入该第三可程序化数据作为该第二可程序化数据;
其中,该第一、二、三可程序化数据包括辨识码或共同电压。
4.如权利要求3所述的测试方法,其特征在于,进一步包括:
当该第三可程序化数据与该第一可程序化数据不相同或是与该第二可程序化数据不相同时,产生该错误信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100140896 | 2011-11-09 | ||
TW100140896A TWI493560B (zh) | 2011-11-09 | 2011-11-09 | 自測試驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102402961A CN102402961A (zh) | 2012-04-04 |
CN102402961B true CN102402961B (zh) | 2014-06-25 |
Family
ID=45885116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110396133.1A Active CN102402961B (zh) | 2011-11-09 | 2011-11-29 | 自测试驱动电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102402961B (zh) |
TW (1) | TWI493560B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI628942B (zh) * | 2015-02-05 | 2018-07-01 | 絡達科技股份有限公司 | 可自我檢測操作狀態之通訊模組、通訊裝置及其檢測方法 |
CN109658898B (zh) * | 2019-02-27 | 2021-12-17 | 惠科股份有限公司 | 防止读取数据出错的电路、方法及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1504884A (zh) * | 2002-11-29 | 2004-06-16 | 华为技术有限公司 | 一种对同步动态随机存储器自测试的方法及其装置 |
CN1696899A (zh) * | 2004-05-12 | 2005-11-16 | 三星电子株式会社 | 用于从存储器访问关键数据的系统和方法 |
CN101303897A (zh) * | 2007-05-11 | 2008-11-12 | 旺宏电子股份有限公司 | 存储器、修复系统与其测试方法 |
CN101399087A (zh) * | 2007-09-25 | 2009-04-01 | 智原科技股份有限公司 | 可编程存储器内建自测电路与时钟切换电路 |
CN102231286A (zh) * | 2009-10-08 | 2011-11-02 | 鸿富锦精密工业(深圳)有限公司 | 动态随机存取存储器的测试方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070208968A1 (en) * | 2006-03-01 | 2007-09-06 | Anand Krishnamurthy | At-speed multi-port memory array test method and apparatus |
TW200816432A (en) * | 2006-09-29 | 2008-04-01 | Realtek Semiconductor Corp | Card reader controller |
US7665003B2 (en) * | 2006-12-15 | 2010-02-16 | Qualcomm Incorporated | Method and device for testing memory |
US8082476B2 (en) * | 2006-12-22 | 2011-12-20 | Sidense Corp. | Program verify method for OTP memories |
US20080209294A1 (en) * | 2007-02-26 | 2008-08-28 | Hakan Brink | Built-in self testing of a flash memory |
TWM380664U (en) * | 2010-01-08 | 2010-05-11 | Ta-I Liu | Digital pulse width modulating device |
-
2011
- 2011-11-09 TW TW100140896A patent/TWI493560B/zh active
- 2011-11-29 CN CN201110396133.1A patent/CN102402961B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1504884A (zh) * | 2002-11-29 | 2004-06-16 | 华为技术有限公司 | 一种对同步动态随机存储器自测试的方法及其装置 |
CN1696899A (zh) * | 2004-05-12 | 2005-11-16 | 三星电子株式会社 | 用于从存储器访问关键数据的系统和方法 |
CN101303897A (zh) * | 2007-05-11 | 2008-11-12 | 旺宏电子股份有限公司 | 存储器、修复系统与其测试方法 |
CN101399087A (zh) * | 2007-09-25 | 2009-04-01 | 智原科技股份有限公司 | 可编程存储器内建自测电路与时钟切换电路 |
CN102231286A (zh) * | 2009-10-08 | 2011-11-02 | 鸿富锦精密工业(深圳)有限公司 | 动态随机存取存储器的测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102402961A (zh) | 2012-04-04 |
TWI493560B (zh) | 2015-07-21 |
TW201320089A (zh) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103473160B (zh) | 缓存的测试装置、cpu芯片及缓存的测试方法 | |
CN101719095A (zh) | 一种回归测试的管理方法及装置 | |
US7506291B2 (en) | Test emulator, emulation program and method for manufacturing semiconductor device | |
KR20020011082A (ko) | 테스터 구축 데이터의 생성방법 및 테스터의 구축방법 및테스트회로 | |
CN101719356A (zh) | 一种液晶显示器多接口同时烧录edid的烧录方法 | |
CN101770089A (zh) | 液晶显示模块测试机 | |
CN107290654A (zh) | 一种fpga逻辑测试结构及方法 | |
CN111766510B (zh) | 一种便携式数字芯片自动测试系统及其工作方法 | |
CN102402961B (zh) | 自测试驱动电路 | |
CN114639439B (zh) | 芯片内部sram测试方法、装置、存储介质及ssd设备 | |
CN107885683A (zh) | 一种终端及终端的电流测试方法 | |
CN101556757A (zh) | 显示器驱动电路的测试电路 | |
CN114281624A (zh) | 一种i2c信号完整性的测试方法、系统、装置及设备 | |
CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
CN103065687B (zh) | 并行检测集成电路中ram生产缺陷的方法 | |
CN110570897B (zh) | 存储器检测系统、存储器检测方法及错误映射表建立方法 | |
CN1230885C (zh) | 一种边界扫描芯片容错测试方法及系统 | |
CN112445670B (zh) | 一种eMMC测试方法和装置 | |
CN208111085U (zh) | Eeprom测试装置 | |
CN110853695A (zh) | 一种测试nvram存储性能的方法 | |
CN1256673C (zh) | Pda主板生产测试的方法 | |
CN111221692A (zh) | 一种Nor Flash的数模混合验证方法及装置 | |
CN112182586A (zh) | 一种mcu读写保护的测试方法、装置及系统 | |
CN201117004Y (zh) | 韧体检测卡 | |
CN201107774Y (zh) | Spi检测卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |