CN114639439B - 芯片内部sram测试方法、装置、存储介质及ssd设备 - Google Patents
芯片内部sram测试方法、装置、存储介质及ssd设备 Download PDFInfo
- Publication number
- CN114639439B CN114639439B CN202210363095.8A CN202210363095A CN114639439B CN 114639439 B CN114639439 B CN 114639439B CN 202210363095 A CN202210363095 A CN 202210363095A CN 114639439 B CN114639439 B CN 114639439B
- Authority
- CN
- China
- Prior art keywords
- data
- sram
- test
- address
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明涉及数据存储技术领域,提供了一种芯片内部SRAM测试方法、装置、存储介质及SSD设备,该方法包括:将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验。本发明能够在芯片正常工作状态下实现对芯片内部SRAM区域的全区域可靠性测试,弥补芯片内部SRAM从出厂到产品生产过程中可能存在的测试盲点,测试结果准确,测试强度大,而且无需额外测试设备环境,在大大降低测试成本的同时实现了芯片质量的严格把控。
Description
技术领域
本发明涉及数据存储技术领域,尤其涉及一种芯片内部SRAM测试方法、装置、存储介质及SSD设备。
背景技术
当今社会在人工智能、物联网、5G通信等高速发展的新兴领域催动下,对半导体芯片的要求越来越高,功能需求也越来越复杂多样化,导致芯片内部集成的SRAM(StaticRandom-Acess Memory,静态随机存取存储器)空间也越来越大,而SRAM的可靠性则是芯片正常工作的前提,因此保证SRAM 的质量显得尤为关键。
当前测试芯片内部SRAM的技术主要在芯片代工厂端进行,主要有直接测试和MBIST(Memory Built-In Self-Test,内建自测技术)。直接测试方法利用自动测试设备进行测试,可以轻易实现多种高质量测试算法;MBIST则是当前芯片工厂测试使用的主流技术,基于电气特性层面,采用一种或多种算法来测试芯片内部SRAM可能存在的一种或多种缺陷类型。MBIST可以筛选出失效的器件,以及自动分析SRAM失效的原因,可以实现可测性设计的自动化。
但是,由于芯片内部存储单元器件较多,SRAM集成度不高,空间也越来越大,使用直接测试方法实现的测试算法比较复杂,对自动测试设备的要求也会很高,同时测试费用也很昂贵;而使用MBIST技术测试,不能够最接近实际使用中芯片的运行状态,并且需要额外的电路占用芯片宝贵面积,额外的引脚还有可能影响芯片的时序特性,而且上述两种方式都有可能存在测试盲点。
此外,虽然在半导体芯片从代工厂交付给原芯片设计公司后,都会进行产品的批量生产测试,以SSD产品量产测试为例,需要对产品各个模块进行测试,如闪存模块、外围电路器件等进行基本功能的验证以及压力测试,但是对集成到产品后的SSD 主控芯片内部的SRAM缺少专门的压力测试。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的芯片内部SRAM测试方法、装置、存储介质及SSD设备。
本发明的一个方面,提供了一种芯片内部SRAM测试方法,所述方法包括:
将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;
接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验。
进一步地,所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
以所述SRAM中的所有存储单元作为目标测试地址,将待测试数据写入所述SRAM中的所有存储单元,对所述SRAM中的所有存储单元进行可靠性校验。
进一步地,所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;
将SRAM中偏移一个基本访问单元后的存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;
依次将所述SRAM中的存储单元作为目标测试地址执行待测试数据写入以及对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验的操作,直到数据写满所述SRAM中所有存储单元。
进一步地,所述从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,包括:
对SRAM中的低地址区域和高地址区域,从低地址区域和高地址区域各自的起始地址开始,分别将各自的首个存储单元作为目标测试地址。
进一步地,所述待测试数据包括不同类别的测试数据;
所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
依次将一个类别的测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,直到完成所有类别的测试数据的写入测试。
进一步地,所述待测试数据包括芯片固件内预设的随机函数生成的测试数据、测试机下发的测试数据和/或芯片内部的硬件引擎生成的测试数据。
进一步地,所述方法还包括:
在进行可靠性校验过程中,对出现错误的地址以及错误数据进行测试记录,并将测试记录上传到测试机。
第二方面,本发明还提供了一种芯片内部SRAM测试装置,所述装置包括:
重映射模块,用于将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;
预处理模块,用于接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
校验模块,用于将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验。
第三方面,本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如上芯片内部SRAM测试方法的步骤。
第四方面,本发明还提供了一种SSD设备,包括存储控制器,所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如上芯片内部SRAM测试方法的步骤。
本发明实施例提供的芯片内部SRAM测试方法、装置、存储介质及SSD设备,能够在芯片正常工作状态下实现对芯片内部SRAM区域的全区域可靠性测试,弥补芯片内部SRAM从出厂到产品生产过程中可能存在的测试盲点,测试结果准确,测试强度大,而且无需额外测试设备环境,在大大降低测试成本的同时实现了芯片质量的严格把控。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本发明实施例提供的芯片内部SRAM测试方法的流程图;
图2为本发明实施例提供的SSD设备的结构示意图;
图3为本发明实施例提供的芯片内部SRAM测试装置的结构框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非被特定定义,否则不会用理想化或过于正式的含义来解释。
图1示意性示出了本发明一个实施例的芯片内部SRAM测试方法的流程图。参照图1,本发明实施例的芯片内部SRAM测试方法具体包括以下步骤:
S11、将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域。
本实施例中,重映射的实现过程是保持芯片固件运行的逻辑地址不变,将原本固件运行的物理地址区域,映射到其他物理地址空间,以释放芯片内部的SRAM区域。具体的,在SSD设备中,可以将固件重映射到DRAM空间内运行,使得片内的SRAM可以当做普通数据区进行读写可靠性测试。本发明通过重映射解决了芯片无法对自己本身固件运行的区域进行测试的问题,进而实现对芯片内部SRAM区域的全区域可靠性测试。
S12、接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
S13、将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验。
其中,待测试数据包括不同类别的测试数据。具体的,待测试数据包括芯片固件内预设的随机函数生成的测试数据、测试机下发的测试数据和芯片内部的硬件引擎生成的测试数据等。
本发明在对对SRAM进行可靠性校验时,依次对SRAM写入不同种类的数据进行检验。具体的,步骤S13中的将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,在实现时包括以下操作:依次将一个类别的测试数据写入SRAM中的目标测试地址,并在数据写入后对 SRAM进行可靠性校验,直到完成所有类别的测试数据的写入测试。
本实施例中,由芯片固件实现对SRAM所有存储单元进行数据正确性的压力测试的功能。芯片固件支持同测试机交互的功能,支持的通讯接口如SATA接口、PCIE接口、USB接口等,通讯协议要同固件协商一致。芯片固件支持的功能要包含接收测试机端发送的测试数据、状态查询、开始测试指令和结束测试指令等基本操作。
具体的,芯片固件在接收到测试机发送的开始测试指令时,首先需要将SRAM区域数据清空,然后可以通过固件随机函数、测试机传入或使用芯片内部硬件引擎的方式产生不同种类测试数据,然后将测试数据写入SRAM中的目标测试地址,并在数据写入后对SRAM进行可靠性校验。
本发明实施例以检测SSD固态硬盘主控芯片内部SRAM为例,对芯片内部SRAM测试方法进行说明。SSD固态硬盘主控芯片是整个固态硬盘的核心器件,主控芯片包含了控制单元、运算单元、存储单元等几个主要部分,SRAM 则是主控芯片内部广泛使用的存储单元,是一种具有静止存取功能的内存,不需要刷新电路即能保存内部存储的数据,高效速度快,也是SSD 固件指令和数据运行存储的主要空间,芯片正常工作的前提是需要保证片内SRAM不能出现任何差错。如图2所示,SSD设备组成主要包含主控芯片、存储介质、片外DRAM、固件系统实现,主控芯片内部设置有SRAM。本发明提供的芯片内部SRAM测试方法,通过设计一种用于测试的芯片固件系统实现,仅使用主控芯片内部资源,不需要额外外围电路即可完成对芯片内部SRAM的可靠性测试。本实施例中的芯片固件能够跟测试机端进行交互,可以完成对SRAM全区域的可靠性测试,支持前端通讯接口如SATA接口、PCIE接口、USB接口等接收测试机端信息并发送测试结果给测试机端。本发明能够实现芯片正常工作状态下如高低温环境中,对SRAM的全区域可靠性测试,测试结果准确,测试强度大,通过固件系统功能实现,无需额外测试设备环境,大大降低测试成本的同时严格把控了芯片质量。
在本发明的一个实施例中,所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,具体为:以所述SRAM中的所有存储单元作为目标测试地址,将待测试数据写入所述SRAM中的所有存储单元,对所述SRAM中的所有存储单元进行可靠性校验。
本实施例中,由固件芯片实现对SRAM所有存储单元进行数据正确性的压力测试的功能。首先需要将SRAM区域数据清空,然后可以通过固件随机函数、测试机传入或使用芯片内部硬件引擎的方式产生不同种类测试数据,对SRAM中所有存储单元进行压力测试写入测试数据,每次写入之后再读取进行校验,在进行可靠性校验过程中,检测是否出现数据错误和比特位翻转,如果出现错误,则需要对出现错误的地址以及错误数据进行测试记录,并将测试记录上传到测试机,然后做进一步分析和异常处理;其可靠性测试的强度由测试数据的种类决定,可以自由把控。
在本发明的另一个实施例中,所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,具体为:从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;将SRAM中偏移一个基本访问单元后的存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;依次将所述SRAM中的存储单元作为目标测试地址执行待测试数据写入以及对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验的操作,直到数据写满所述SRAM中所有存储单元。
进一步地,所述从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,包括:对SRAM中的低地址区域和高地址区域,从低地址区域和高地址区域各自的起始地址开始,分别将各自的首个存储单元作为目标测试地址。
本实施例中,由芯片固件可以实现对SRAM所有存储单元是否存在有耦合粘连故障的压力测试。首先需要先清空SRAM区域数据,然后可以通过固件随机函数、测试机传入或使用芯片内部硬件引擎的方式产生不同种类测试数据,对SRAM写入不同种类的测试数据。
本实施例中测试数据写入的原子操作为:
a) 从SRAM的起始地址开始,首个存储单元作为目标测试地址,写入一个基本访问单元的数据(如一个Dword,双字节数据类型),则对写入地址及其未写入的地址区域进行一轮数据校验;
b) 将目标测试地址在SRAM中偏移一个基本访问单元,再写入一个基本单元数据,对写入地址及其未写入地址进行校验;
从以低地址和高地址各为起始地址开始,依次对SRAM区域所有地址进行原子操作,并使用不同种类数据对其进行压力测试,保证测试覆盖到基本访问单元内部每一个比特位和整个SRAM区域,在进行可靠性校验过程中,检测是否出现由于耦合故障引起的数据错误和位翻转,如果出现错误,则需要对出现错误的地址以及错误数据进行测试记录,并将测试记录上传到测试机,然后做进一步分析和异常处理。其可靠性测试的强度,一种测试数据即为N个基本单元的N次方,以固件功能实现大压力测试。
本发明实施例提供的芯片内部SRAM测试方法,具有以下优点:
1. 无需额外环境设备,不占用芯片额外空间,完全模拟芯片正常工作情况下,对其内部SRAM进行可靠性测试验证;
2. 具有通用性,测试系统具有独立性,对不同型号兼容,可应用于大规模批量生产测试;
3. 基于应用层面对芯片内部SRAM区域进行压力测试,测试覆盖度、强度、测试环境温度可以自由设计把控;
4. 对于工厂端可能存在的测试盲点以及从出厂到做成产品这一过程可能发生的隐藏问题,都能够及时揭露发现。
对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
图3示意性示出了本发明一个实施例的芯片内部SRAM测试装置的结构示意图。参照图3,本发明实施例的芯片内部SRAM测试装置具体包括重映射模块201、预处理模块202以及校验模块203,其中:
重映射模块201,用于将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;
预处理模块202,用于接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
校验模块203,用于将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验。
本实施例中,校验模块203,还用于在进行可靠性校验过程中,对出现错误的地址以及错误数据进行测试记录,并将测试记录上传到测试机。
其中,待测试数据包括不同类别的测试数据。具体的,待测试数据包括芯片固件内预设的随机函数生成的测试数据、测试机下发的测试数据和/或芯片内部的硬件引擎生成的测试数据。
进一步地,校验模块203,用于依次将一个类别的测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,直到完成所有类别的测试数据的写入测试。
在本发明的一个实施例中,校验模块203,具体用于以所述SRAM中的所有存储单元作为目标测试地址,将待测试数据写入所述SRAM中的所有存储单元,对所述SRAM中的所有存储单元进行可靠性校验。
在本发明的另一个实施例中,校验模块203,具体用于从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;将SRAM中偏移一个基本访问单元后的存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;依次将所述SRAM中的存储单元作为目标测试地址执行待测试数据写入以及对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验的操作,直到数据写满所述SRAM中所有存储单元。其中,从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,具体为:对SRAM中的低地址区域和高地址区域,从低地址区域和高地址区域各自的起始地址开始,分别将各自的首个存储单元作为目标测试地址。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
此外,本发明实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如上所述芯片内部SRAM测试方法的步骤。
本实施例中,所述芯片内部SRAM测试方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明实现上述实施例方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
此外,本发明实施例还提供了一种SSD设备,包括存储控制器,所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上芯片内部SRAM测试方法的步骤。例如图1所示的步骤S11~S13。或者,所述处理器执行所述计算机程序时实现上述芯片内部SRAM测试装置实施例中各模块/单元的功能,例如图3所示的重映射模块201、预处理模块202以及校验模块203。
本发明实施例提供的芯片内部SRAM测试方法、装置、存储介质及SSD设备,能够在芯片正常工作状态下实现对芯片内部SRAM区域的全区域可靠性测试,弥补芯片内部SRAM从出厂到产品生产过程中可能存在的测试盲点,测试结果准确,测试强度大,而且无需额外测试设备环境,在大大降低测试成本的同时实现了芯片质量的严格把控。
本领域的技术人员能够理解,尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种芯片内部SRAM测试方法,其特征在于,所述方法包括:
将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;
接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验;
所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;
将SRAM中偏移一个基本访问单元后的存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;
依次将所述SRAM中的存储单元作为目标测试地址执行待测试数据写入以及对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验的操作,直到数据写满所述SRAM中所有存储单元。
2.根据权利要求1所述的方法,其特征在于,所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
以所述SRAM中的所有存储单元作为目标测试地址,将待测试数据写入所述SRAM中的所有存储单元,对所述SRAM中的所有存储单元进行可靠性校验。
3.根据权利要求1所述的方法,其特征在于,所述从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,包括:
对SRAM中的低地址区域和高地址区域,从低地址区域和高地址区域各自的起始地址开始,分别将各自的首个存储单元作为目标测试地址。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述待测试数据包括不同类别的测试数据;
所述将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,包括:
依次将一个类别的测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验,直到完成所有类别的测试数据的写入测试。
5.根据权利要求1-3任一项所述的方法,其特征在于,所述待测试数据包括芯片固件内预设的随机函数生成的测试数据、测试机下发的测试数据和/或芯片内部的硬件引擎生成的测试数据。
6.根据权利要求1-3任一项所述的方法,其特征在于,所述方法还包括:
在进行可靠性校验过程中,对出现错误的地址以及错误数据进行测试记录,并将测试记录上传到测试机。
7.一种芯片内部SRAM测试装置,其特征在于,所述装置包括:
重映射模块,用于将芯片固件运行的物理地址区域重映射到芯片内部的静态随机存取存储器SRAM以外的物理地址区域;
预处理模块,用于接收到测试机发送的开始测试指令时,清空所述SRAM中的数据;
校验模块,用于将待测试数据写入所述SRAM中的目标测试地址,并在数据写入后对所述SRAM进行可靠性校验;
校验模,具体用于从SRAM中的起始地址开始,以首个存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;将SRAM中偏移一个基本访问单元后的存储单元作为目标测试地址,将待测试数据写入当前目标测试地址,对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验;依次将所述SRAM中的存储单元作为目标测试地址执行待测试数据写入以及对当前写入数据的地址区域及其未写入数据的地址区域进行可靠性校验的操作,直到数据写满所述SRAM中所有存储单元。
8.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该计算机程序被处理器执行时实现如权利要求1-6任一项所述方法的步骤。
9.一种SSD设备,其特征在于,包括存储控制器,所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如权利要求1-6任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210363095.8A CN114639439B (zh) | 2022-04-08 | 2022-04-08 | 芯片内部sram测试方法、装置、存储介质及ssd设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210363095.8A CN114639439B (zh) | 2022-04-08 | 2022-04-08 | 芯片内部sram测试方法、装置、存储介质及ssd设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114639439A CN114639439A (zh) | 2022-06-17 |
CN114639439B true CN114639439B (zh) | 2023-03-24 |
Family
ID=81951631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210363095.8A Active CN114639439B (zh) | 2022-04-08 | 2022-04-08 | 芯片内部sram测试方法、装置、存储介质及ssd设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114639439B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116450059B (zh) * | 2023-06-20 | 2024-04-12 | 宁德时代新能源科技股份有限公司 | 数据管理方法、装置、电子设备、存储介质和程序产品 |
CN116779020B (zh) * | 2023-08-28 | 2023-11-07 | 合肥康芯威存储技术有限公司 | 一种存储器、测试方法、设备及介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100410889C (zh) * | 2005-09-16 | 2008-08-13 | 英业达股份有限公司 | 物理存储器的测试方法 |
CN103310851B (zh) * | 2013-06-13 | 2016-08-10 | 苏州国芯科技有限公司 | 一种用于dtmb解调芯片的自修复sram控制器设计 |
CN105513630B (zh) * | 2015-11-30 | 2019-08-13 | 深圳市江波龙电子股份有限公司 | Dram的初始化方法及装置 |
CN107240421B (zh) * | 2017-05-19 | 2020-09-01 | 上海华虹宏力半导体制造有限公司 | 存储器的测试方法及装置、存储介质和测试终端 |
CN112331253B (zh) * | 2020-10-30 | 2023-12-08 | 深圳市宏旺微电子有限公司 | 一种芯片的测试方法、终端和存储介质 |
-
2022
- 2022-04-08 CN CN202210363095.8A patent/CN114639439B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114639439A (zh) | 2022-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114639439B (zh) | 芯片内部sram测试方法、装置、存储介质及ssd设备 | |
US10204698B2 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
US8086919B2 (en) | Controller having flash memory testing functions, and storage system and testing method thereof | |
US7149924B1 (en) | Apparatus, method, and system having a pin to activate the self-test and repair instructions | |
US8358548B2 (en) | Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells | |
CN108899061B (zh) | 一种电源常开芯片中的存储器内建自测试方法和系统 | |
JP2004520673A (ja) | 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法 | |
CN110554298A (zh) | 芯片和芯片测试方法 | |
CN114333962A (zh) | 闪存芯片的测试方法、装置、系统、电子设备及存储介质 | |
US7765442B2 (en) | Memory device testable without using data and dataless test method | |
CN103137212A (zh) | Sdram测试方法 | |
WO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
US5195096A (en) | Method of functionally testing cache tag RAMs in limited-access processor systems | |
US20100096629A1 (en) | Multi-chip module for automatic failure analysis | |
TW487920B (en) | Apparatus for testing memories with redundant storage elements | |
CN110956998B (zh) | 一种存储器测试装置与系统 | |
CN115691632B (zh) | 测试控制系统和方法 | |
CN115602242B (zh) | 一种存储装置及其测试方法 | |
US7363565B2 (en) | Method of testing apparatus having master logic unit and slave logic unit | |
US7526691B1 (en) | System and method for using TAP controllers | |
US20060005088A1 (en) | System and method for testing artificial memory | |
US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
CN112802530A (zh) | Nand测试方法、装置、可读存储介质及电子设备 | |
CN113160875A (zh) | 芯片测试系统和测试方法 | |
CN112185455A (zh) | Sram通用测速电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |