CN107240421B - 存储器的测试方法及装置、存储介质和测试终端 - Google Patents

存储器的测试方法及装置、存储介质和测试终端 Download PDF

Info

Publication number
CN107240421B
CN107240421B CN201710360835.1A CN201710360835A CN107240421B CN 107240421 B CN107240421 B CN 107240421B CN 201710360835 A CN201710360835 A CN 201710360835A CN 107240421 B CN107240421 B CN 107240421B
Authority
CN
China
Prior art keywords
array
memory
test
address
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710360835.1A
Other languages
English (en)
Other versions
CN107240421A (zh
Inventor
张若成
钱亮
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710360835.1A priority Critical patent/CN107240421B/zh
Publication of CN107240421A publication Critical patent/CN107240421A/zh
Application granted granted Critical
Publication of CN107240421B publication Critical patent/CN107240421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种存储器的测试方法及装置、存储介质和测试终端，所述存储器包括主阵列和冗余阵列，所述存储器的测试方法包括：控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址；在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项。采用本发明技术方案可以有效地提高存储器的测试效率和可靠性。

Description

存储器的测试方法及装置、存储介质和测试终端
技术领域
本发明涉及存储器测试领域，特别涉及一种存储器的测试方法及装置、存储介质和测试终端。
背景技术
随着存储器的容量越来越大，在生产时很难保证存储器中的每一个存储位都是有效的，因此，在存储器中一般除设置有主阵列(Main Array)以外的冗余阵列(RedundancyArray)。当主阵列中出现失效时，所述冗余阵列可用于修复(也即替换掉)主阵列失效存储位，以获得更高的产品良率。因此，需要所述冗余阵列和主阵列具备一样的可靠性。测试过程中针对主阵列的每个测试项都应该覆盖到冗余阵列。
目前，除少数的非自动测试外，在多数情况下采用测试终端发送测试向量(TestVectors)至存储器，对存储器中的主阵列和冗余阵列进行自动化测试，其中，测试向量中包括有配置信息和测试项。由于在存储器中，主阵列和冗余阵列隶属于不同的物理区域，因此，需要分配不同的配置信息，例如，在访问冗余阵列时，测试向量中的配置信息需要将某个寄存器标识位赋值，或者将某个硬件引脚配置为上拉或者下拉状态，而在访问主阵列时，对应的配置信息中的寄存器标识位或硬件引脚的状态则不完全相同。因此，在对主阵列和冗余阵列就测试向量中相同的测试项进行测试时，需要针对主阵列和冗余阵列配置不同的测试向量。
由于在测试终端发送测试向量至存储器后，将所述配置信息加载至存储器所需的时间较长，其数量级可以与对存储器执行相应的测试项所需的时间类似，因此，频繁切换测试向量使得测试时间过长；而在测试向量的切换过程中容易出错，影响测试的可靠性；此外，频繁切换测试向量也同时增加了测试和验证程序的复杂性。
发明内容
本发明解决的技术问题是如何有效地提高存储器的测试效率和可靠性。
为解决上述技术问题，本发明实施例提供一种存储器的测试方法，所述存储器包括主阵列和冗余阵列，所述测试方法包括：控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址；在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项。
可选地，所述主阵列的行数为M，所述冗余阵列的行数为N，2i＜M＜2i+1，M+N≤2i+1，其中，M、N和i为正整数，且i＜N≤M。
可选地，所述控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址包括：在所述主阵列的地址空间中未被占用的地址指向的地址寄存器中，写入所述冗余阵列的地址。
可选地，所述在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项包括：在所述主阵列的地址空间中，按照地址递增的顺序遍历所述主阵列和冗余阵列，以使得所述主阵列和冗余阵列执行所述测试项。
可选地，所述测试项包括以下一种或多种：读操作，编程操作，擦除操作。
为解决上述技术问题，本发明实施例还提供一种存储器的测试装置，所述存储器包括主阵列和冗余阵列，所述测试装置包括：映射模块，适于控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址；测试模块，适于在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项。
可选地，所述主阵列的行数为M，所述冗余阵列的行数为N，2i＜M＜2i+1，M+N≤2i+1，其中，M、N和i为正整数，且i＜N≤M。
可选地，所述映射模块包括：寄存器写入子模块，适于在所述主阵列的地址空间中未被占用的地址指向的地址寄存器中，写入所述冗余阵列的地址。
可选地，所述测试模块包括：遍历子模块，适于在所述主阵列的地址空间中，按照地址递增的顺序遍历所述主阵列和冗余阵列，以使得所述主阵列和冗余阵列执行所述测试项。
可选地，所述测试项包括以下一种或多种：读操作，编程操作，擦除操作。
为解决上述技术问题，本发明实施例还提供一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述存储器的测试方法的步骤。
为解决上述技术问题，本发明实施例还提供一种测试终端，包括存储部件和处理器，所述存储部件上存储有能够在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述存储器的测试方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的存储器的测试方法首先通过控制存储器将冗余阵列的地址映射至主阵列的地址空间中未被占用的地址，将所述主阵列和冗余阵列作为一个整体访问，再在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项，测试过程中无需切换测试向量，避免出错，提高测试可靠性；此外，还可有效地简化测试流程，降低测试和验证程序的复杂性；进一步地，由于本实施例无需切换测试向量，因此可极大地节约测试时间，提高存储器的测试效率；更进一步地，由于本实施例测试方法中的测试向量中的配置信息是针对访问主阵列的，因此，无需受制于存储器访问冗余阵列的使能方式，具有普适性。
进一步而言，所述存储器的地址空间并未被占满，例如所述存储器的字线未满。具体而言，字线未满指的是：所述主阵列的行数为M，所述冗余阵列的行数为N，2i＜M＜2i+1，其中，M、N和i为正整数，且i＜N≤M，M+N≤2i+1。由于在本发明实施例中，所述存储器中的译码器可经译码访问的地址数量为2i+1，且M+N≤2i+1，因此，在执行所述测试向量中的测试项时，所述主阵列和冗余阵列共M+N行有效的存储位仍然可以被所述存储器中的译码器经译码访问，无需开辟新的译码位。
附图说明
图1是本发明实施例的一种存储器的结构示意图。
图2是本发明实施例的一种存储器的测试方法的流程图。
图3是本发明实施例的一种存储器的测试装置的示意性结构框图。
具体实施方式
如背景技术部分所述，现有技术中的存储器的测试方法需要针对主阵列和冗余阵列频繁地切换测试向量，使得测试时间过长，测试效率降低，测试过程容易出错，影响测试的可靠性，同时也增加了测试和验证程序的复杂性。
本发明实施例提出一种存储器的测试方法，首先通过控制存储器将冗余阵列的地址映射至主阵列的地址空间中未被占用的地址，将所述主阵列和冗余阵列作为一个整体访问，再在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项，测试过程中无需切换测试向量，可有效地提高存储器的测试效率和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明实施例的一种存储器的结构示意图。如图1所示，本发明实施例中的存储器100可以包括主阵列10和冗余阵列20。在具体实施中，所述存储器100可以是嵌入式闪存(Flash)，但不限于此，例如，还可以是静态随机存取存储器(Static Random AccessMemory，简称SRAM)等其他适当的存储器。
在本实施例的存储器100中，所述主阵列10可以为行地址0xAAAA至0xBBBB之间的地址空间对应的存储器阵列，所述主阵列10包括多个呈阵列排布的存储位；所述冗余阵列20可以为行地址0xAAAA’至0xEEEE’之间的地址空间对应的存储器阵列。在测试过程中，若所述主阵列10内的一个或多个存储位失效(也即测试不通过)，为提高存储器100的良品率，则可以记录失效的存储位的地址，再根据该地址，采用所述冗余阵列20中的存储位修复所述主阵列10中失效的存储位，也即当访问存储器100中失效的存储位时，应实际去访问修复其的冗余阵列20中对应的存储位。例如，在具体实施中，所述冗余阵列20可以以扇区(Sector)为单位，对所述主阵列10中失效的存储位所在的扇区进行整体替换。
图2是本发明实施例的一种存储器的测试方法的流程图。
一并结合图1和图2，本发明实施例中的存储器100的测试方法可以应用于测试终端一侧。所述存储器100的测试方法可以包括以下步骤：
步骤S101，控制所述存储器100将所述冗余阵列20的地址映射至所述主阵列10的地址空间中未被占用的地址；
步骤S102，在所述主阵列10的地址空间中，发送测试向量至所述存储器100，以使得所述主阵列10和冗余阵列20执行所述测试向量中的测试项。
在具体实施中，所述主阵列10的地址空间中未被占用的地址指的是所述存储器100中可以被译码访问，但是未对应任何有效的存储位的地址。例如，图1中的行地址0xBBBB至0xDDDD之间的地址空间。
在本实施例中，所述冗余阵列20的地址映射至所述主阵列10的地址空间中未被占用的地址时，可以按照行、列或者扇区的地址进行映射。
作为一个非限制性的例子，本文以按照所述冗余阵列20和主阵列10的行地址进行映射为例进行说明。
在本发明一优选实施例中，所述存储器100的字线未满(或称行数未满)。字线未满表示：假设所述主阵列10的行数为M，所述冗余阵列20的行数为N，则2i＜M＜2i+1，其中，M、N和i为正整数，且i＜N≤M。也就是说，所述主阵列10的行数M不等于2的整数次幂，但是，存储器100中的译码器(图未示)的位数为i+1，其可以经译码访问的地址数量为2i+1，其中，行地址0xBBBB至0xDDDD之间的地址空间中包括2i+1-M个未被占用的地址。
优选地，M+N≤2i+1。也就是说，在所述冗余阵列20的地址映射至所述主阵列10的地址空间中未被占用的地址之后，所述主阵列10的地址空间中包括有M+N行有效的存储位；而且，该M+N行有效的存储位仍然可以被存储器100中位数为i+1的译码器经译码访问，无需译码器开辟新的译码位。
举例而言，所述主阵列10可以具有448个扇区，假设每一扇区可以包括4行存储位，也即所述主阵列10具有1792行；所述冗余阵列20可以具有8个扇区，共32行；此外，所述存储器100中的译码器能够访问的地址数量为212＝2048个，所述存储器100中未被占用的行地址数量为256个。因此，在所述冗余阵列20中32个行地址映射至所述主阵列10的地址空间中256个未被占用的地址之后，所述主阵列10的地址空间中包括有1824行有效的存储位，仍然可以被存储器100中位数为12的译码器经译码访问。
在具体实施中，所述步骤S101可以包括：在所述主阵列10的地址空间中未被占用的地址(例如行地址)指向的地址寄存器中，写入所述冗余阵列20的地址(例如行地址)。
在具体实施中，所述步骤S102可以包括：在所述主阵列10的地址空间中，按照地址递增的顺序遍历所述主阵列10和冗余阵列20，以使得所述主阵列10和冗余阵列20执行所述测试项。具体地，在该步骤中，所述测试向量中的配置信息首先可以使得所述存储器100中的主阵列处于被访问的状态；而后，所述测试向量中的操作指令使得所述存储器100在所述主阵列10的地址空间中，按照地址递增的顺序遍历所述主阵列10和冗余阵列20，以执行所述测试项。
需要说明的是，本实施例还可以按照地址递减的顺序遍历所述主阵列10和冗余阵列20，以使得所述主阵列10和冗余阵列20执行所述测试项，本实施例不进行特殊限制。
进一步而言，在按照地址递增的顺序遍历所述主阵列10和冗余阵列20时，会依次访问所述存储器100中相应的地址寄存器，以访问所述主阵列的各行。由于在所述主阵列10的地址空间中未被占用的地址(例如行地址)指向的地址寄存器中，写入的是所述冗余阵列20的地址(例如行地址)，在访问该段地址时，实际访问的则是完成映射的冗余阵列20中的存储位。
优选地，在具体实施中，可以将所述冗余阵列20中的行地址0xAAAA’映射至所述主阵列10中的行地址0xBBBB，将所述冗余阵列20中的行地址0xEEEE’映射至所述主阵列10中的行地址0xCCCC，以及将行地址0xAAAA’至0xEEEE’之间的行地址对应地映射至所述主阵列10中的行地址0xBBBB至0xCCCC之间的行地址，可以使得从所述主阵列10内的行地址0xAAAA至0xCCCC之间的地址空间中均可以指向所述主阵列10或冗余阵列20的存储位，也即所述主阵列10内的行地址0xAAAA至0xCCCC之间的地址空间均为被占用的行地址；所述主阵列10中的行地址0xCCCC至0xDDDD之间的地址空间留空，未被占用。因此，在对所述主阵列10中的各行进行遍历以执行所述测试向量中的测试项时，只需将遍历的行数从所述行地址0xAAAA和0xBBBB之间增加至所述行地址0xAAAA和0xCCCC之间即可，无需切换测试向量。
在所述测试向量中，针对所述存储器100的所述测试项可以包括但不限于以下一种或多种：读操作，编程操作，擦除操作，例如，所述测试项还可以包括对存储位的裕量(Margin)测试。
可选地，以行或列为单位对所述主阵列10和冗余阵列20执行上述读操作和编程操作，以扇区为单位对所述主阵列10和冗余阵列20执行上述擦除操作。
本发明实施例的测试方法摒弃了现有技术中访问所述冗余阵列20的方式，首先，在测试准备阶段，通过控制所述存储器100将所述冗余阵列20的地址映射至主阵列10的地址空间中未被占用的地址，将所述主阵列和冗余阵列作为一个整体访问，再在所述主阵列10的地址空间中，发送测试向量至所述存储器100，以使得所述主阵列10和冗余阵列20执行所述测试向量中的测试项，可以完全保证主阵列10和冗余阵列20经过同样的测试筛选，保证所述冗余阵列20的质量和可靠性。本发明实施例的测试方法不需要在所述主阵列10和冗余阵列20之间切换访问，测试过程中无需切换测试向量，避免出错，提高测试可靠性；此外，还可有效地简化测试流程，降低测试和验证程序的复杂性；进一步地，由于在切换测试向量时，所述存储器100在加载所述测试向量中的配置信息时，需要大量的加载时间，而本实施例方案无需切换测试向量，因此可极大地节约测试时间，提高存储器的测试效率；更进一步地，不同类型的存储器访问冗余阵列的使能方式不同，例如，寄存器的标识位设置或硬件引脚的上/下拉，在现有技术的方案中，需要根据存储器访问冗余阵列的使能方式调整相应的访问冗余阵列的测试向量，而由于本实施例测试方法中的测试向量中的配置信息是针对访问主阵列的，因此，无需受制于存储器访问冗余阵列的使能方式，具有普适性。
需要说明的是，在所述冗余阵列20中的行地址0xAAAA’至0xEEEE’映射至所述主阵列10中的行地址时，可以映射至所述主阵列10中未占用的任意地址，本实施例不进行特殊限制。
在本发明另一实施例中，所述主阵列的字线满或称行数满，也即其行数M＝2i+1，所述存储器100中的译码器的位数大于i+1，也即所述存储器100存在未被占用的地址。
在本发明又一实施例中，所述存储器100的字线未满，2i＜M＜2i+1，而M+N＞2i+1，所述存储器100中的译码器的位数大于i+1，也即所述存储器100仍然存在未被占用的地址。
图3是本发明实施例的一种存储器的测试装置的示意性结构框图。
一并参见图1和图3，本发明实施例还公开了一种存储器100的测试装置200，所述存储器100包括主阵列10和冗余阵列20。所述测试装置可以包括映射模块201和测试模块202。
进一步而言，所述映射模块201适于控制所述存储器100将所述冗余阵列20的地址映射至所述主阵列10的地址空间中未被占用的地址；所述测试模块202适于在所述主阵列10的地址空间中，发送测试向量至所述存储器100，以使得所述主阵列10和冗余阵列20执行所述测试向量中的测试项。
优选地，所述主阵列10的行数为M，所述冗余阵列20的行数为N，2i＜M＜2i+1，M+N≤2i+1，其中，M、N和i为正整数，且i＜N≤M。
在具体实施中，所述映射模块201可以包括寄存器写入子模块2011，所述寄存器写入子模块2011适于在所述主阵列10的地址空间中未被占用的地址指向的地址寄存器中，写入所述冗余阵列20的地址。
在具体实施中，所述测试模块202可以包括遍历子模块2022，所述遍历子模块2022适于在所述主阵列10的地址空间中，按照地址递增的顺序遍历所述主阵列10和冗余阵列20，以使得所述主阵列10和冗余阵列20执行所述测试项。
在具体实施中，所述测试项可以包括但不限于以下一种或多种：读操作，编程操作，擦除操作。
关于所述存储器100的测试装置200的更多信息请参见前文对所述存储器100的测试方法的相关描述，此处不再一一赘述。
本发明实施例还公开了一种存储介质，其上存储有计算机指令，所述计算机指令运行时可以执行图2所示的存储器的测试方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。
本发明实施例还公开了一种测试终端，包括存储部件和处理器，所述存储部件上存储有能够在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行图2所示的存储器的测试方法的步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种存储器的测试方法，所述存储器包括主阵列和冗余阵列，其特征在于，所述测试方法包括：
在对所述存储器进行测试时，控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址，将所述主阵列与所述冗余阵列作为一个整体访问；
在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项；所述主阵列与所述冗余阵列执行同一测试向量中的测试项。
2.根据权利要求1所述的存储器的测试方法，其特征在于，所述主阵列的行数为M，所述冗余阵列的行数为N，2i＜M＜2i+1，M+N≤2i+1，其中，M、N和i为正整数，且i＜N≤M。
3.根据权利要求1所述的存储器的测试方法，其特征在于，所述控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址包括：
在所述主阵列的地址空间中未被占用的地址指向的地址寄存器中，写入所述冗余阵列的地址。
4.根据权利要求1所述的存储器的测试方法，其特征在于，所述在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项包括：
在所述主阵列的地址空间中，按照地址递增的顺序遍历所述主阵列和冗余阵列，以使得所述主阵列和冗余阵列执行所述测试项。
5.根据权利要求1至4任一项所述的存储器的测试方法，其特征在于，所述测试项包括以下一种或多种：读操作，编程操作，擦除操作。
6.一种存储器的测试装置，所述存储器包括主阵列和冗余阵列，其特征在于，所述测试装置包括：
映射模块，适于在对所述存储器进行测试时，控制所述存储器将所述冗余阵列的地址映射至所述主阵列的地址空间中未被占用的地址，将所述主阵列与所述冗余阵列作为一个整体访问；
测试模块，适于在所述主阵列的地址空间中，发送测试向量至所述存储器，以使得所述主阵列和冗余阵列执行所述测试向量中的测试项；所述主阵列与所述冗余阵列执行同一测试向量中的测试项。
7.根据权利要求6所述的存储器的测试装置，其特征在于，所述主阵列的行数为M，所述冗余阵列的行数为N，2i＜M＜2i+1，M+N≤2i+1，其中，M、N和i为正整数，且i＜N≤M。
8.根据权利要求6所述的存储器的测试装置，其特征在于，所述映射模块包括：
寄存器写入子模块，适于在所述主阵列的地址空间中未被占用的地址指向的地址寄存器中，写入所述冗余阵列的地址。
9.根据权利要求6所述的存储器的测试装置，其特征在于，所述测试模块包括：
遍历子模块，适于在所述主阵列的地址空间中，按照地址递增的顺序遍历所述主阵列和冗余阵列，以使得所述主阵列和冗余阵列执行所述测试项。
10.根据权利要求6至9任一项所述的存储器的测试装置，其特征在于，所述测试项包括以下一种或多种：读操作，编程操作，擦除操作。
11.一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至5任一项所述存储器的测试方法的步骤。
12.一种测试终端，包括存储部件和处理器，所述存储部件上存储有能够在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1至5任一项所述存储器的测试方法的步骤。
CN201710360835.1A 2017-05-19 2017-05-19 存储器的测试方法及装置、存储介质和测试终端 Active CN107240421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710360835.1A CN107240421B (zh) 2017-05-19 2017-05-19 存储器的测试方法及装置、存储介质和测试终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710360835.1A CN107240421B (zh) 2017-05-19 2017-05-19 存储器的测试方法及装置、存储介质和测试终端

Publications (2)

Publication Number Publication Date
CN107240421A CN107240421A (zh) 2017-10-10
CN107240421B true CN107240421B (zh) 2020-09-01

Family

ID=59985624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710360835.1A Active CN107240421B (zh) 2017-05-19 2017-05-19 存储器的测试方法及装置、存储介质和测试终端

Country Status (1)

Country Link
CN (1) CN107240421B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653305B (zh) * 2019-03-04 2022-07-05 中国科学院微电子研究所 3D NAND Flash存储器的测试算法及其装置
CN110751978B (zh) * 2019-10-16 2021-06-08 上海华虹宏力半导体制造有限公司 用于非挥发性存储器的测试校调方法及测试校调电路
CN111078514B (zh) * 2019-11-18 2023-09-01 中国航空工业集团公司西安航空计算技术研究所 一种gpu存储系统验证方法
CN114639439B (zh) * 2022-04-08 2023-03-24 北京得瑞领新科技有限公司 芯片内部sram测试方法、装置、存储介质及ssd设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061862A1 (en) * 2002-12-20 2004-07-22 Freescale Semiconductor, Inc. Self-repair of memory arrays using preallocated redundancy (par) architecture
US9136019B1 (en) * 2014-03-12 2015-09-15 International Business Machines Corporation Built-in testing of unused element on chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506959A (en) * 1994-08-04 1996-04-09 Telecommunication Research Laboratories Method and apparatus for testing electronic memories for the presence of multiple cell coupling faults
US6144593A (en) * 1999-09-01 2000-11-07 Micron Technology, Inc. Circuit and method for a multiplexed redundancy scheme in a memory device
US7339844B2 (en) * 2006-02-17 2008-03-04 Verigy (Singapore) Pte. Ltd. Memory device fail summary data reduction for improved redundancy analysis
CN102420016A (zh) * 2011-11-03 2012-04-18 西安交通大学 一种应用于集成错误校验码的嵌入式存储器的内建修复分析方法
CN102737722A (zh) * 2012-07-26 2012-10-17 上海宏力半导体制造有限公司 一种内建自测系统的自检修补法
CN105206307B (zh) * 2014-06-12 2018-08-21 北京兆易创新科技股份有限公司 一种芯片修复方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061862A1 (en) * 2002-12-20 2004-07-22 Freescale Semiconductor, Inc. Self-repair of memory arrays using preallocated redundancy (par) architecture
US9136019B1 (en) * 2014-03-12 2015-09-15 International Business Machines Corporation Built-in testing of unused element on chip

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《嵌入式存储器测试》;Goh Swee Heng等;《集成电路应用》;20080930(第09期);第46-48页 *

Also Published As

Publication number Publication date
CN107240421A (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN107240421B (zh) 存储器的测试方法及装置、存储介质和测试终端
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器系统以及方法
US10825529B2 (en) Low latency memory erase suspend operation
US8051339B2 (en) Data preserving method and data accessing method for non-volatile memory
US10643737B2 (en) Method for an integrated circuit memory with a status memory for storing repair statuses of row blocks of main column blocks
CN112667445B (zh) 封装后的内存修复方法及装置、存储介质、电子设备
CN101833422B (zh) 磁盘阵列的数据处理方法及设备
JP7074519B2 (ja) メモリシステム、および、メモリ制御方法
US8913451B2 (en) Memory device and test method thereof
US20140241084A1 (en) Method and apparatus for repairing defective memory cells
US10185662B2 (en) Methods for reprogramming data and apparatuses using the same
CN112447255A (zh) 存储器子系统的读取电压辅助制造测试
TWI514400B (zh) 記憶體裝置修護技術
CN112992241A (zh) 选择性读取扰动取样
US20070283084A1 (en) Memory and redundancy repair method thereof
US20120159280A1 (en) Method for controlling nonvolatile memory apparatus
US20140169113A1 (en) Enhancing Memory Yield Through Memory Subsystem Repair
CN114446379A (zh) 基于各种定时容限参数设定的性能度量来对存储器装置进行评级
WO2023206722A1 (zh) 电路仿真方法、测试装置、电子设备及介质
JP2019057340A (ja) メモリシステム及びメモリ制御方法
CN117393032B (zh) 一种存储装置及其数据处理方法
CN106469573A (zh) 半导体器件和用于半导体器件的器件
WO2004049350A1 (en) Method and system for defining a redundancy window around a particular column in a memory array
CN114078565A (zh) 验证硬后封装修复的系统与方法及计算机可读存储介质
KR101532840B1 (ko) 거친 쓰기 및 미세 쓰기를 이용하여 데이터 프로그램을 수행하는 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant