CN106024062A - 一种非易失性存储器的数据读取装置及方法 - Google Patents

一种非易失性存储器的数据读取装置及方法 Download PDF

Info

Publication number
CN106024062A
CN106024062A CN201610574374.3A CN201610574374A CN106024062A CN 106024062 A CN106024062 A CN 106024062A CN 201610574374 A CN201610574374 A CN 201610574374A CN 106024062 A CN106024062 A CN 106024062A
Authority
CN
China
Prior art keywords
reading
unit
memory element
reference voltage
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610574374.3A
Other languages
English (en)
Other versions
CN106024062B (zh
Inventor
薛子恒
刘奎伟
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201610574374.3A priority Critical patent/CN106024062B/zh
Publication of CN106024062A publication Critical patent/CN106024062A/zh
Application granted granted Critical
Publication of CN106024062B publication Critical patent/CN106024062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失性存储器的数据读取装置及方法。该装置包括：读取比较器，用于根据接收到的读取请求，将存储单元的单元电压与读取参考电压进行比较，并输出读取结果；校验比较器，用于将存储单元的单元电压与校验参考电压进行比较，并输出校验结果；其中，所述校验参考电压大于所述读取参考电压；偏移地址记录单元，用于根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则记录偏移存储单元的偏移单元地址；读取纠正单元，用于如果接收到的读取请求命中偏移单元地址时，确定对偏移存储单元的读取结果为设定值，并抑制读取比较器的输出。本发明可减少非易失性存储器读操作中的误读，提高可靠性。

Description

一种非易失性存储器的数据读取装置及方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种非易失性存储器的数据读取装置及方法。
背景技术
随着电子设备的不断普及，人们对于高密度和低功耗的非易失性存储器的需求与日俱增。可靠性是评价存储器的一个重要指标。可靠性是指产品在规定条件下和规定时间内完成规定的功能。
数据保持力是评价非易失性存储器可靠性的重要参数。数据保持力是指非易失性存储器存储的数据经过一段时间后没有失真或丢失，仍可有效读出的能力。目前，提高非易失性存储器数据保持力的方法是在非易失性存储器进行擦除操作过程中加入恢复操作，进而提高数据的可靠性。
但是用户对非易失性存储器进行一次的擦除操作和编程操作后，仅对非易失性存储器进行读操作。对存储单元而言，浮栅中存储的电荷量决定了存储单元的阈值电压，而存储单元的阈值电压则决定了存储单元是存储数据“0”，还是存储数据“1”。由于存储单元内部自身缺陷及外部影响，会造成浮栅中存储的电荷流失，从而引起存储单元阈值电压的降低，随着时间的推移，当阈值电压降压到一定值后，存储单元中的存储的数据会发生变化，当用户下次再对该存储单元进行读操作时，会造成误读，导致非易失性存储器的可靠性降低。
发明内容
本发明提供一种非易失性存储器的数据读取装置及方法，以减少非易失性存储器读操作过程中的误读，提高非易失性存储器数据的可靠性。
第一方面，本发明实施例提供了一种非易失性存储器的数据读取装置，该装置包括：
读取比较器，所述读取比较器的输入端与读取参考电压和存储单元的输出端相连，用于根据接收到的读取请求，将所述存储单元的单元电压与读取参考电压进行比较，并输出读取结果；
校验比较器，所述校验比较器的输入端与校验参考电压和存储单元的输出端相连，用于将所述存储单元的单元电压与校验参考电压进行比较，并输出校验结果；其中，所述校验参考电压大于所述读取参考电压；
偏移地址记录单元，与所述读取比较器和所述校验比较器相连，用于根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定所述存储单元为偏移存储单元，则记录所述偏移存储单元的偏移单元地址；
读取纠正单元，与所述偏移地址记录单元相连，用于如果接收到的读取请求命中所述偏移单元地址时，确定对所述偏移存储单元的读取结果为设定值，并抑制所述读取比较器的输出。
在上述方案中，可选的是，如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压大于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
在上述方案中，可选的是，所述设定值为“0”。
在上述方案中，可选的是，读取比较器的输入端分别与存储单元的漏极和读取参考存储单元的漏极相连，校验比较器的输入端分别与存储单元的漏极和校验参考存储单元的漏极相连，
其中，存储单元的漏极与第一电阻相连，第一电阻的另一端与电源相连，存储单元的源极接地；
读取参考单元的漏极与第二电阻相连，第二电阻的另一端与电源相连，读取参考单元的源极接地；
校验参考单元的漏极与第三电阻相连，第三电阻的另一端与电源相连，校验参考单元的源极接地。
第二方面，本发明实施例还提供了一种非易失性存储器的数据读取方法，采用本发明第一方面提供的非易失性存储器的数据读取装置来执行，该方法包括：
根据接收到的读取请求，读取存储单元的单元电压；
通过读取比较器将所述单元电压与读取参考电压进行比较，以输出读取结果；
通过校验比较器将所述单元电压与校验参考电压进行比较，以输出校验结果；
如果根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则通过偏移地址记录单元记录所述偏移存储单元的偏移单元地址；
如果接收到的读取请求命中所述偏移单元地址时，通过读取纠正单元确定对所述偏移存储单元的读取结果为设定值。
在上述方案中，可选的是，如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
在上述方案中，可选的是，所述设定值为“0”。
在上述方案中，可选的是，接收到的读取请求具体为：存储单元的栅极、读取参考存储单元的栅极及校验存储单元的栅极施加读电压。
在上述方案中，可选的是，读电压大小为5V-7V；
本发明实施例通过在存储单元读取数据过程中，根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定并记录偏移存储单元，在下次读取该存储单元时，将该存储单元的读取结果确定并输出为设定值，从而减少非易失性存储器读操作过程中的误读，提高非易失性存储器数据的可靠性。
附图说明
图1为本发明实施例一中的一种非易失性存储器的数据读取装置的结构示意图；
图2是本发明实施例三中的一种非易失性存储器的数据读取装置的读取比较器和校验比较器的结构示意图；
图3是本发明实施例四中的一种非易失性存储器的数据读取方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种非易失性存储器的数据读取装置的结构示意图，本实施例可适用于存储器读取数据的情况，如图1所示，本发明实施例提供的一种非易失性存储器的数据读取装置，包括读取比较器110、校验比较器120、偏移地址记录单元130和读取纠正单元140。
其中，读取比较器110的输入端与读取参考电压和存储单元的输出端相连，用于根据接收到的读取请求，将存储单元的单元电压与读取参考电压进行比较，并输出读取结果。
在非易失性存储器读取操作过程中，若存储单元为经过擦除操作的擦除存储单元，其漏极电流较大，若存储单元为经过编程操作的编程存储单元，其漏极电流较小，通过将存储单元的漏极电流与参考电流的比较可得到存储单元的存储数据。存储单元的漏极电流与参考电流的比较可通过电路转换为电压的比较，从而通过电压比较器得到存储单元的存储数据。
示例性的，读取比较器可为反相电压比较器，电压比较器的同相端接入存储单元的输出端，电压比较器的反相端接入读取参考电压，当存储单元的单元电压大于读取参考电压时，读取结果为“0”，说明该存储单元经过编程操作，存储数据为“0”；当存储单元的单元电压小于参考电压时，读取结果为“1”，说明该存储单元经过擦除操作，存储数据为“1”。
校验比较器120的输入端与校验参考电压和存储单元的输出端相连，用于将存储单元的单元电压与校验参考电压进行比较，并输出校验结果；其中，校验参考电压大于所述读取参考电压；
示例性的，校验比较器可为反相电压比较器，电压比较器的同相端接入存储单元的输出端，电压比较器的反相端接入校验参考电压，当存储单元的单元电压大于校验参考电压时，校验结果为“0”；当存储单元的单元电压小于校验参考电压时，校验结果为“1”。
偏移地址记录单元130，与读取比较器和校验比较器相连，用于根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则记录偏移存储单元的偏移单元地址；
示例性的，记录偏移单元地址可为将偏移单元的地址写入当前读取存储器的任一指定长度的空闲存储单元中或写入任一指定的存储器中。
读取纠正单元140，与偏移地址记录单元相连，用于如果接收到的读取请求命中偏移单元地址时，确定对偏移存储单元的读取结果为设定值，并抑制读取比较器的输出。
示例性的，将存储器中记录的偏移存储单元的地址加载至任一寄存器中，如果当前读取的存储单元地址与寄存器中加载的地址相同，则认为读取请求命中偏移单元地址，则将该存储单元的读取结果确定并输出为设定值。
示例性的，存储单元的读取结果确定并输出为设定值可为，如果设定值为“1”，可将读取结果的输出端与“1”进行或运算，如果设定值为“0”，可将读取结果的输出端与“0”进行与运算。
本实施例的技术方案，通过根据读取比较器的读取结果与校验比较器的校验结果，在确定单元电压低于设定门限值时，确定并记录偏移存储单元，使得下次读取该存储单元时，将其读取结果确定并输出为设定值，从而减少非易失性存储器读操作过程中的误读，提高非易失性存储器数据的可靠性。
实施例二
实施例二为对本发明实施例一提供的一种非易失性存储器的数据读取装置的进一步说明。在实施例一所述的装置中，偏移地址记录单元具体用于：如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压大于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
设定值为“0”。
非易失性存储器存储单元由于内部自身缺陷及外部影响，会造成浮栅中存储的电荷流失，从而引起存储单元阈值电压的降低。对于经过编程操作的编程存储单元而言，阈值电压降低到一定值后，编程存储单元的存储数据将由“0”变为“1”。在阈值电压降低的过程中，存储单元的漏极电流增大，其单元输出端电压也会有相应的变化，优选的单元电压相应增大。通过将校验参考电压设置大于读取参考电压，若存储单元单元电压的变化使得校验结果发生改变，而未使读取结果发生改变，则确定该存储单元为偏移存储单元。即在存储单元读取操作过程中，对于没有严重偏移的编程存储单元，其漏极电流较小，单元电压大于校验参考电压和读取参考电压，读取结果和校验结果为“0”；对于发生严重偏移的编程存储单元，当阈值电压降低到一定值时，由于校验参考电压设置大于读取参考电压，则可使存储单元的单元电压小于校验参考电压，且大于读取参考电压，这时校验结果为“1”，读取结果为“0”，说明该存储单元为偏移存储单元；对于擦除存储单元，其漏极电流较大，单元电压小于校验参考电压和读取参考电压，读取结果和校验结果为“1”。通过设定值为“0”，可使得发生严重偏移的编程存储单元的读取结果强制输出为“0”，避免由于阈值电压降低，导致编程存储单元的存储数据由“0”变为“1”，从而导致误读的情况。
本实施例的技术方案，通过将校验参考电压设置为大于读取参考电压，偏移地址记录单元，可检测出偏移存储单元、擦除存储单元及编程存储单元，并可在存储单元的阈值电压值未达到使得存储数据变化之前，有效记录阈值电压发生严重偏移的存储单元，在下次读取该单元时，通过将读取结果设定值设为“0”，可防止由于浮栅漏电，电子丢失，导致存储单元阈值电压降低，从而使得编程存储单元的存储数据由“0”变为“1”，导致误读的情况，从而提高非易失性存储器数据的可靠性。
实施例三
图2为本发明实施例三提供的一种非易失性存储器的数据读取装置的读取比较器和校验比较器的结构示意图。实施例三为对本发明上述实施例提供的一种非易失性存储器的数据读取装置中读取比较器和校验比较器进一步说明。读取比较器的输入端分别与存储单元的漏极和读取参考存储单元的漏极相连，校验比较器的输入端分别与存储单元的漏极和校验参考存储单元的漏极相连，
其中，存储单元的漏极与第一电阻相连，第一电阻的另一端与电源相连，存储单元的源极接地；
读取参考单元的漏极与第二电阻相连，第二电阻的另一端与电源相连，读取参考单元的源极接地；
校验参考单元的漏极与第三电阻相连，第三电阻的另一端与电源相连，校验参考单元的源极接地。
优选的，如图2所示，读取比较器为电压比较器SA，电压比较器SA的同相端与存储单元CA的漏极相连，存储单元CA的漏极与第一电阻RA的一端相连，存储单元CA的源极接地，第一电阻RA的另一端与电源VCC相连，电压比较器SA的反相端与读取参考存储单元CR的漏极相连，读取参考存储单元CR的漏极与第二电阻RR的一端相连，读取参考存储单元CR的源极接地，第二电阻RR的另一端与电源VCC相连，其中RA＝RR。读取比较器SA通过将存储单元CA的漏极电压VA与读取参考存储单元CR的漏极电压Vref比较得到读取结果。由于VA＝VCC-RAIA，Vref＝VCC-RRIref且RA＝RR，则当IA>Iref时，VA<Vref，SA输出读取结果“1”；当IA<Iref时，VA>Vref，SA输出读取结果“0”。
校验比较器为电压比较器SA1，电压比较器SA1的同相端与存储单元CA的漏极相连，电压比较器SA1的反相端与校验参考存储单元CR1的漏极相连，校验参考存储单元CR1的漏极与第三电阻RR1的一端相连，校验参考存储单元CR1的源极接地，第三电阻RR1的另一端与电源VCC相连，其中RR1＝RA。校验比较器通过将存储单元CA的漏极电压VA与校验参考存储单元CR1的漏极电压Vref1比较得到校验结果。由于VA＝VCC-RAIA，Vref1＝VCC-RR1Iref1且RR1＝RA，则当IA>Iref1时，VA<Vref1，SA1输出校验结果“1”；当IA<Iref1时，VA>Vref1，SA1输出校验结果“0”。
由于存储单元内部自身缺陷及外部影响，会造成浮栅中存储的电荷流失，从而引起存储单元阈值电压的降低。在存储单元的读取中，若阈值电压降低，则会引起存储单元漏极电流IA增大，即存储单元漏极电压VA降低，因此，存储单元漏极电压VA的变化可以反映存储单元阈值电压的变化趋势。若存储单元为经过编程操作的编程存储单元，且阈值电压未发生严重偏移，则存储单元呈现高阈值电压，即VA较大，使得VA>Vref，VA>Vref1，即SA输出读取结果“0”，SA1输出校验结果“0”；若阈值电压降低，VA也会降低，由于Vref1>Vref，当VA降低到一定值时，可使VA>Vref，VA<Vref1，即SA输出读取结果“0”，SA1输出校验结果“1”，可确定此时存储单元的阈值电压发生严重偏移，若阈值电压继续降低，则将导致VA<Vref，即读取结果为“1”，这时读取结果为错误的，通过将该存储单元的读取结果确定并输出为“0”，则可避免误读现象。若存储单元为经过擦除操作的擦除存储单元，则存储单元呈现低阈值电压，即VA较小，使得VA<Vref，VA<Vref1，即SA输出读取结果“1”，SA1输出校验结果“1”。
示例性的，第一电阻、第二电阻和第三电阻的阻值可以不相等。可通过控制读取参考存储单元与校验参考存储单元中浮栅存储的电荷来控制读取参考存储单元和校验参考存储单元的阈值电压，进而确定读取参考电压与校验参考电压。
本实施例的技术方案，通过将读取比较器的输入端分别与存储单元的漏极和读取参考存储单元的漏极相连，校验比较器的输入端分别与存储单元的漏极和校验参考存储单元的漏极相连，得到读取结果和校验结果，并根据读取结果和校验结果确定并记录偏移存储单元，使得下次读取该存储单元时，将其读取结果确定并输出为设定值，从而减少非易失性存储请读操作过程中的误读，提高非易失性存储器数据的可靠性。
实施例四
图3为本发明实施例四提供的一种非易失性存储器的数据读取方法的流程示意图，基于上述实施例中任一的非易失性存储器的数据读取装置来执行。
步骤310、根据接收到的读取请求，读取存储单元的单元电压；
优选的，接收到的读取请求具体为：存储单元的栅极、读取参考存储单元的栅极及校验存储单元的栅极施加读电压。
优选的，读电压的大小为5V-7V。
步骤320、通过读取比较器将单元电压与读取参考电压进行比较，以输出读取结果；
步骤330、通过校验比较器将单元电压与校验参考电压进行比较，以输出校验结果；
这里需要说明的是步骤320和步骤330的执行顺序不作限定，可以顺序执行，也可以先执行步骤330，再执行步骤320，也可并行执行。
步骤340、如果根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则通过偏移地址记录单元记录偏移存储单元的偏移单元地址；
优选的，如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
步骤350、如果接收到的读取请求命中偏移单元地址时，通过读取纠正单元确定对偏移存储单元的读取结果为设定值。
优选的，设定值为“0”。
本实施例的技术方案，通过根据读取比较器的读取结果与校验比较器的校验结果，在确定单元电压低于设定门限值时，确定并记录偏移存储单元，使得下次读取该存储单元时，将其读取结果确定并输出为设定值，从而减少非易失性存储请读操作过程中的误读，提高非易失性存储器数据的可靠性。
上述方法可由本发明实施例一至三所提供的装置执行，具备上述装置相应的功能和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明实施例一至三所提供的装置。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种非易失性存储器的数据读取装置，其特征在于，包括：
读取比较器，所述读取比较器的输入端与读取参考电压和存储单元的输出端相连，用于根据接收到的读取请求，将所述存储单元的单元电压与读取参考电压进行比较，并输出读取结果；
校验比较器，所述校验比较器的输入端与校验参考电压和存储单元的输出端相连，用于将所述存储单元的单元电压与校验参考电压进行比较，并输出校验结果；其中，所述校验参考电压大于所述读取参考电压；
偏移地址记录单元，与所述读取比较器和所述校验比较器相连，用于根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定所述存储单元为偏移存储单元，则记录所述偏移存储单元的偏移单元地址；
读取纠正单元，与所述偏移地址记录单元相连，用于如果接收到的读取请求命中所述偏移单元地址时，确定对所述偏移存储单元的读取结果为设定值，并抑制所述读取比较器的输出。
2.根据权利要求1所述的装置，其特征在于：所述偏移地址记录单元具体用于：
如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压大于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
3.根据权利要求1所述的装置，其特征在于：所述设定值为“0”。
4.根据权利要求1-3任一所述的装置，其特征在于，所述读取比较器的输入端分别与存储单元的漏极和读取参考存储单元的漏极相连，所述校验比较器的输入端分别与存储单元的漏极和校验参考存储单元的漏极相连，
其中，存储单元的漏极与第一电阻相连，第一电阻的另一端与电源相连，存储单元的源极接地；
读取参考单元的漏极与第二电阻相连，第二电阻的另一端与电源相连，读取参考单元的源极接地；
校验参考单元的漏极与第三电阻相连，第三电阻的另一端与电源相连，校验参考单元的源极接地。
5.一种非易失性存储器的数据读取方法，采用权利要求1-4任一所述的非易失性存储器的数据读取装置来执行，其特征在于，所述方法包括：
根据接收到的读取请求，读取存储单元的单元电压；
通过读取比较器将所述单元电压与读取参考电压进行比较，以输出读取结果；
通过校验比较器将所述单元电压与校验参考电压进行比较，以输出校验结果；
如果根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则通过偏移地址记录单元记录所述偏移存储单元的偏移单元地址；
如果接收到的读取请求命中所述偏移单元地址时，通过读取纠正单元确定对所述偏移存储单元的读取结果为设定值。
6.根据权利要求5所述的方法，其特征在于，根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元包括：
如果所述单元电压小于校验参考电压，且大于读取参考电压，则确定所述存储单元为偏移存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为擦除存储单元；
如果所述单元电压小于校验参考电压和读取参考电压，则确定所述存储单元为编程存储单元。
7.根据权利要求5所述的方法，其特征在于：所述设定值为“0”。
8.根据权利要求5所述的方法，其特征在于，所述接收到的读取请求具体为：存储单元的栅极、读取参考存储单元的栅极及校验存储单元的栅极施加读电压。
9.根据权利要求8所述的方法，其特征在于，所述读电压大小为5V-7V。
CN201610574374.3A 2016-07-19 2016-07-19 一种非易失性存储器的数据读取装置及方法 Active CN106024062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610574374.3A CN106024062B (zh) 2016-07-19 2016-07-19 一种非易失性存储器的数据读取装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610574374.3A CN106024062B (zh) 2016-07-19 2016-07-19 一种非易失性存储器的数据读取装置及方法

Publications (2)

Publication Number Publication Date
CN106024062A true CN106024062A (zh) 2016-10-12
CN106024062B CN106024062B (zh) 2023-12-05

Family

ID=57116894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610574374.3A Active CN106024062B (zh) 2016-07-19 2016-07-19 一种非易失性存储器的数据读取装置及方法

Country Status (1)

Country Link
CN (1) CN106024062B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027823A (ko) * 1998-10-29 2000-05-15 김영환 플레쉬 메모리의 리페어회로
JP2003006053A (ja) * 2001-06-22 2003-01-10 Hitachi Ltd データ処理装置
US6665216B1 (en) * 2002-07-23 2003-12-16 Macronix International Co., Ltd. Apparatus and system for reading non-volatile memory with dual reference cells
CN1464400A (zh) * 2002-06-18 2003-12-31 旺宏电子股份有限公司 存储器读取装置及读取方法
CN1591693A (zh) * 2003-04-29 2005-03-09 戴洛格半导体公司 预检测数据丢失的闪速存储器
US20060221712A1 (en) * 2005-03-30 2006-10-05 Tyler Lowrey Using a bit specific reference level to read a memory
US20070140015A1 (en) * 2005-12-20 2007-06-21 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
CN101303897A (zh) * 2007-05-11 2008-11-12 旺宏电子股份有限公司 存储器、修复系统与其测试方法
CN101345087A (zh) * 2007-07-10 2009-01-14 赛芬半导体有限公司 非易失性存储器件及读取存储单元的方法
CN101763887A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 一种存储器单元读取装置及读取方法
CN105702292A (zh) * 2014-11-25 2016-06-22 北京兆易创新科技股份有限公司 一种非易失存储器的数据恢复方法和装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027823A (ko) * 1998-10-29 2000-05-15 김영환 플레쉬 메모리의 리페어회로
JP2003006053A (ja) * 2001-06-22 2003-01-10 Hitachi Ltd データ処理装置
CN1464400A (zh) * 2002-06-18 2003-12-31 旺宏电子股份有限公司 存储器读取装置及读取方法
US6665216B1 (en) * 2002-07-23 2003-12-16 Macronix International Co., Ltd. Apparatus and system for reading non-volatile memory with dual reference cells
CN1591693A (zh) * 2003-04-29 2005-03-09 戴洛格半导体公司 预检测数据丢失的闪速存储器
US20060221712A1 (en) * 2005-03-30 2006-10-05 Tyler Lowrey Using a bit specific reference level to read a memory
US20070140015A1 (en) * 2005-12-20 2007-06-21 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device
CN101303897A (zh) * 2007-05-11 2008-11-12 旺宏电子股份有限公司 存储器、修复系统与其测试方法
CN101345087A (zh) * 2007-07-10 2009-01-14 赛芬半导体有限公司 非易失性存储器件及读取存储单元的方法
CN101763887A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 一种存储器单元读取装置及读取方法
CN105702292A (zh) * 2014-11-25 2016-06-22 北京兆易创新科技股份有限公司 一种非易失存储器的数据恢复方法和装置

Also Published As

Publication number Publication date
CN106024062B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
CN103219041B (zh) 用于模拟存储单元的增强编程和擦除方案
US7773413B2 (en) Reliable data storage in analog memory cells in the presence of temperature variations
JP5923085B2 (ja) メモリデバイスおよびシステム内のソフトデータの決定および使用
CN105719691A (zh) 阻变存储器的操作方法及阻变存储器装置
CN103811072B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN105590649A (zh) 固态储存系统中的读取阈值校准
TW201040982A (en) Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
CN106024063A (zh) 一种非易失性存储器的数据读取装置及方法
US9293194B2 (en) Programming and erasure schemes for analog memory cells
CN108647109A (zh) 一种固态硬盘提升ldpc纠错能力的方法
CN108154899A (zh) 闪存器件及其擦除方法
TW201025336A (en) Nonvolatile semiconductor storage device
CN109164978A (zh) 闪存管理方法、闪存存储设备及计算机可读存储介质
CN101620888A (zh) 多位阶单元存储器的读取方法及应用其的读取电路
CN109872756A (zh) 一种存储器擦除方法及装置
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
CN103811070B (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN205827924U (zh) 一种非易失性存储器的数据读取装置
CN105825884B (zh) 存储器操作方法及相关的存储器装置
CN206210398U (zh) 一种非易失性存储器的数据读取装置
CN106024062A (zh) 一种非易失性存储器的数据读取装置及方法
CN206210397U (zh) 一种非易失性存储器的数据读取装置
CN107633865A (zh) 一种非易失性存储器的数据读取装置及方法
CN103811071B (zh) 一种高可靠性NAND Flash的读取方法及其系统
TWI523011B (zh) 用於類比記憶體單元之程式化與抹除方案

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

GR01 Patent grant
GR01 Patent grant