CN108647109A - 一种固态硬盘提升ldpc纠错能力的方法 - Google Patents

Abstract

本发明公开了一种固态硬盘提升LDPC纠错能力的方法,其特征在于通过扫描法获得同一个Cell的相邻状态的电压分布交叉重叠数据,找到最优读阀值电压根据获得的最优读阀值电压进一步获得当前状态的LLR和LUT表,采用前状态的LLR和LUT表对错误数据进行纠错处理。通过对阈值电压交叠部分的分布的分析，可以准确的获取当前Cell的HD和SD信息，提供准确的LLR及LUT信息，有效提升了LDPC纠错能力，提升了使用寿命。

Description

一种固态硬盘提升LDPC纠错能力的方法

技术领域

本发明涉及存储技术领域，尤其涉及一种固态硬盘提升LDPC纠错能力的方法。

背景技术

随着NAND Flash制造工艺的发展及对存储容量的需求，TLC及QLC得到越来越多的应用。而Cell中存储bit个数的增加，导致了写入数据之后，存储的电荷更容易发生变化，从而导致数据错误。越来越多的算法用于对NAND Flash数据进行纠错，目前最新并广泛应用的是低密度奇偶校验码(Low Density Parity Check，LDPC)算法。

Nand Flash是一种非易失性存储半导体，其通过向存储单元Cell浮栅层注入电子的方式存储数据。随着存储单元浮栅层中电子数增加，相应的电压也会逐渐增大。Flash的擦除会损坏浮栅晶体管的氧化沟道，造成电压值的波动和偏移，界面态陷阱恢复和电子的逃逸也会造成电压的降低，通常Cell电压可近似为高斯分布。将Cell电压与判断电压Vth(也称阈值电压)对比，从而可以确定其存储的数据Level。

图1是两种相连存储单元电压分布示意图，其中A是理想的相邻两个存储单元的分布，两个存储单元的电压不存在重叠情况，因此取缺省的判断电压Default Vref即可实现两个存储单元的数据判断，不会存在相互影响。但是Nand Flash存储的数据会受到相邻Cell的干扰，滞留Retention特性的影响以及随机噪声干扰，造成电压分布的偏移和展宽。当部分Cell电压分布超出判断电压Vth范围就会造成误判，导致错误Bit数增加。B是相邻两个存储单元存在交叠情况的分布；但是，当相邻Level分布出现交叠时，单纯的调整判断电压，不能判定交叠处的电压分布。有针对性的偏移判断电压可以减少误判，这是当前普遍的纠错方法。

LDPC算法是一种循环迭代算法，其主要通过对每个bit进行可靠度(LogLikelihood Ratio)判断，最终生成LUT表，从而对读取错误的数据进行部分bit翻转迭代纠错的方式进行。其生成LUT表的过程中，所需要的中间信息称为软信息。LDPC算法纠错过程中，其纠错能力很大程度上取决于迭代过程中的bit可靠度(Log Likelihood Ratio，LLR)及由其生成的查找表(Look Up Table,LUT)，而这些信息来自于对HD(Hard Data)和对应软信息(Soft Information，SD)的读取的准确度。软信息的获取越准确，LLR越能反映相应bit的可靠度，LUT表越准确，从而LDPC纠错能力得以提升。

发明内容

针对以上缺陷，本发明目的在于如何提高存在阀值电压交叠情况的纠错能力。

为了实现上述目的，本发明提供了一种固态硬盘提升LDPC纠错能力的方法,其特征在于通过扫描法获得同一个Cell的相邻状态的电压分布交叉重叠数据,找到最优读阈值电压和最优软信息soft data的读阈值电压,根据获得的最优读阀值电压进一步获得当前状态的LLR和LUT表,采用前状态的LLR和LUT表对错误数据进行纠错处理；所述扫描法具体为:

步骤1:选取相邻状态的扫描区间[Vlow,Vup],并将其划分为N个ΔV等分,即ΔV为扫描步长；

步骤2:依次分别依次分别在Vref＝Vlow+n*ΔV(N>n>＝0)的位置对WL(Low page,Up page)进行读取，记录其Low Page中二进制数据分别为Bin_L(Cell0,Cell1,Cell2……Cellx)，Up page中二进制数据进别为Bin_U(Cell0,Cell1,Cell2……Cellx)；将第n次读取的数据与n-1次读取的数据进行对比，检测是否有bit翻转，若检查到bit翻转，则在该ΔV区间将计数+1。直至遍历结束；

步骤3:分别统计Low Page和Up page在不同读电压下分别出现误读的bit数的分布曲线,这两条分布曲线的交叉点设有该相邻状态的最优读阀值电压，根据两条分布曲线获得两个相邻区间的交叠部分的区间范围，通过交叠部分获LDPC中的读阈值电压最优位置。

所述的固态硬盘提升LDPC纠错能力的方法,其特征在于当读数据发生错误时，启动扫描法重新获取出现错误的页的最优读阀值电压和交叠读电压范围，根据最优读阀值电压重新读取数据，并根据获得的交叠读电压范围，重新更新发生错误页的各个bit的LLR表和LUT表，更新完成后LDPC纠错模块根据最新的LLR表和LUT表对发生错误的页进行纠错操作。

本发明通过对阈值电压交叠部分的分布的分析，可以准确的获取当前Cell的HD和SD信息，提供准确的LLR及LUT信息，有效提升了LDPC纠错能力，提升了使用寿命。

附图说明

图1是两种相连存储单元电压分布示意图；

图2是软信息LLR及LUT表的获取示例；

图3是状态发生进一步偏移的情况示例；

图4是NAND Flash存储单元的结构示意图；

图5是MLC Nand电压分布示例；

图6是增加Step size扫描的示意图；

图7是根据最优阀读值电压获得的可靠度分布示例。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对NAND Flash中由于电压偏移导致的相邻状态分布间交叠的情况，通过对交叠部分状态分布的获取，得到最优的HD和SD的读阈值电压，并在此基础上生成针对当前状态的更为准确的LLR和LUT表，从而提升LDPC纠错能力，从而提升NAND Flash使用寿命的方法。该方法可以解决修改阈值电压无法判断交叠部分分布的问题，并对LDPC使用合理的HD及SD，提升纠错能力。通过对读取page所在的WL(Word Line)上其他page的读取，分析出当前WL上各Cell电子偏移情况，从而获得LDPC算法所需的最优HD(Hard Data)读阈值电压及最优软信息(Soft Information，SD)读阈值电压，并将由此产生的HD及SD应用到LDPC算法中。基于最优的HD及SD信息，可以获得最优的LDPC算法中所使用的查找表(Look Up Table,LUT),从而提高LDPC算法的纠错能力。

图2是软信息LLR及LUT表的获取示例，对于相邻Level分布出现交叠时对于相邻交叉部分，由于不论怎样调整读阈值电压，都分别有一定概率为0或为1，这部分设置为较低的可靠度，其余部分，则为确定的0或1，设置为较高的可靠度。以此生成的LLR及对应LUT表为软信息。

Vth0和V1、V2是对当前Cell的三次读阈值电压；

由Vth0读取的为HD；由V1和V2两次读所得值的同或结果为SD，如此，三次读取可以将状态分为4中类型，分别为11,10,00,01，其中MSB为HD，LSB为SD。SD信息为1表示对应HD的可靠度高，SD为0表示对应HD的可靠度低。

但是随着时间的推移和周边Cell的变化都会引起状态的偏移，图3是状态发生进一步偏移的情况示例，如果固定使用之前获取的HD和SD的读阀值电压，并据此生成不合理的HD和SD，采用之前的LLR及对应的LUT表用于LDPC，则会导致纠错失败的问题。

图4是NAND Flash存储单元的结构示意图，主要包括源极(Source)、漏极(Drain)、控制栅极(Control Gate)和浮栅极(Floating Gate)，其存储数据的大小通过注入电子所产生的电压大小表示。对NAND Flash的写入之前必须先对其进行擦除，擦除后浮栅极中无电子，表示为”1”，对其写入，则是根据写入的数据对浮栅层注入电子，不同的电子数量分别表示不同的数据信息。

Nand Flash界面态陷阱恢复和电子的脱陷过程近似服从泊松分布，因此其电压的分布可以近似为高斯分布。以MLC Nand为例其电压分布如图5所示，其中VL为Low Page判断电压，VH1和VH2为High Page判断电压。

对于全新的NAND Flash，理性情况下，不同的状态分布在电压刻度上是完全分开的，可以通过不同的Vth电压进行完全区分开来，这样，选择合适的读阈值电压即可获取正确的数据。

随着PE(指的是擦写次数)的增大，数据滞留Data Retention和数据干扰ReadDisturb等影响，Cell中的电子个数发生变化，导致其电压发生变化，表现为不同状态的分布发生偏移，并一定程度上相邻状态发生重叠现象。如图6所示。此时，需要合适的HD读电压，方能使得出错bit个数最少化，需要核实的SD读电压，使得相应HD的可靠度度量准确化。

图6是增加Step size扫描的示意图,假设图6中的电压分布时同一个WL上的所有Cell的不同状态下的分布情况。此时整体分布较于默认读阈值电压有所偏移。

通过扫描法寻找最优HD及SD读电压的方法步骤如下：

步骤1：首先确定一个合适的扫描区间【Vlow，Vup】并将其划分为若干个小范围ΔV，设置个数为N，其中ΔV即Step Size，扫描步长。

步骤2：依次分别在Vref＝Vlow+n*ΔV(N>n>＝0)的位置对WL(Low page,Up page)进行读取，记录其Low Page中二进制数据分别为Bin_L(Cell0,Cell1,Cell2……Cellx)，Uppage中二进制数据进别为Bin_U(Cell0,Cell1,Cell2……Cellx)。将第n次读取的数据与n-1次读取的数据进行对比，检测是否有bit翻转，若检查到bit翻转，则在该ΔV区间将计数+1。直至遍历结束。

通过步骤2，可以获得相邻分布覆盖部分的分布情况，如图6中“11”和“01”所示，可以获得有多少“11”的cell的电压落入到“01”分布的状态分布中，有多少“01”的cell的电压落入到“11”分布的状态分布中。

以图6中“11”和“01”为例，阐述上述实现步骤。在Vref1处进行读取时，假设WL上Low page和Up page数据分别为：

Bin_L(10100010….0110)，Bin_U(11010011……1100)。

取Vref2＝Vref1+ΔV。在在Vref1处进行读取时，假设WL上Low page和Up page数据分别为：

Bin_L(10100010….0110)，Bin_U(11010001……1100)。

可以看到，在电压修改了ΔV之后，有一个cell中的数据由原来的“11”翻转为“01”，即灰色底纹处。可以认为，此Cell的电压落在ΔV的区间内。在对扫描区间进行完整扫描之后，可以获得如图6所示图形，依次类推，可以将各相邻分布间交叉部分进行扫描获取。

以下说明如何将上述扫描结果应用到LDPC纠错中。

在出现读取错误的情况下，通过扫描法获取相邻状态分布交叠部分，而两者曲线相交点，即是当前情况下最优的读阈值电压，可以最大程度的减少Cell的误判，此处为HD的读阈值电压。

在各自分布范围内，交叉的部分，是最容易判断出错的位置，也就是说，对于交叠的部分，总有一部分Cell被误判，属于可靠度最低的电压范围，而其余部分，则不存在误判情况，属于可靠度较高的电压范围，因此，SD的读阈值电压的选取即为相邻状态由于电压偏移探入错误分布中的极限位置，图7是根据最优阀读值电压获得的可靠度分布示例，即图7中VSD1和VSD2的位置。

如此方式选择的HD及SD的读阈值电压，可以最优化的将Cell的可靠度进行区分，从而获得最优的LLR及对应的LUT用于LDPC迭代纠错，从而提高纠错能力，得到正确数据，提升使用寿命。

以上实施例以MLC为例进行说明，但此方法不局限于MLC使用，同样适用于TLC及后续QLC NAND Flash。

以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (2)

1.一种固态硬盘提升LDPC纠错能力的方法,其特征在于通过扫描法获得同一个Cell的相邻状态的电压分布交叉重叠数据,找到最优读阈值电压和最优软信息soft data的读阈值电压,根据获得的最优读阀值电压进一步获得当前状态的LLR和LUT表,采用前状态的LLR和LUT表对错误数据进行纠错处理；所述扫描法具体为:

步骤1:选取相邻状态的扫描区间[Vlow,Vup],并将其划分为N个ΔV等分,即ΔV为扫描步长；

步骤2:依次分别依次分别在Vref＝Vlow+n*ΔV(N>n>＝0)的位置对WL(Low page,Uppage)进行读取，记录其Low Page中二进制数据分别为Bin_L(Cell0,Cell1,Cell2……Cellx)，Up page中二进制数据进别为Bin_U(Cell0,Cell1,Cell2……Cellx)；将第n次读取的数据与n-1次读取的数据进行对比，检测是否有bit翻转，若检查到bit翻转，则在该ΔV区间将计数+1。直至遍历结束；

步骤3:分别统计Low Page和Up page在不同读电压下分别出现误读的bit数的分布曲线,这两条分布曲线的交叉点设有该相邻状态的最优读阀值电压，根据两条分布曲线获得两个相邻区间的交叠部分的区间范围，通过交叠部分获LDPC中的读阈值电压最优位置。

2.根据权利要求1所述的固态硬盘提升LDPC纠错能力的方法,其特征在于当读数据发生错误时，启动扫描法重新获取出现错误的页的最优读阀值电压和交叠读电压范围，根据最优读阀值电压重新读取数据，并根据获得的交叠读电压范围，重新更新发生错误页的各个bit的LLR表和LUT表，更新完成后LDPC纠错模块根据最新的LLR表和LUT表对发生错误的页进行纠错操作。