CN105590649A - 固态储存系统中的读取阈值校准 - Google Patents

固态储存系统中的读取阈值校准 Download PDF

Info

Publication number
CN105590649A
CN105590649A CN201510765427.5A CN201510765427A CN105590649A CN 105590649 A CN105590649 A CN 105590649A CN 201510765427 A CN201510765427 A CN 201510765427A CN 105590649 A CN105590649 A CN 105590649A
Authority
CN
China
Prior art keywords
threshold
solid
threshold voltage
read
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510765427.5A
Other languages
English (en)
Other versions
CN105590649B (zh
Inventor
张帆
李濬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105590649A publication Critical patent/CN105590649A/zh
Application granted granted Critical
Publication of CN105590649B publication Critical patent/CN105590649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种固态储存系统中的读取阈值校准方法包括：测量固态储存元件的阈值电压分布；确定阈值电压；根据确定的阈值电压来解码数据；当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；改变滤波器长度；以及用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。

Description

固态储存系统中的读取阈值校准
相关申请的交叉引用
本申请要求2014年11月10日提交的名称为“通过重复滤波的读取阈值校准(READ-THRESHOLDCALIBRATIONBYITERATIVEFILTERING)”的第62/077,604号的美国临时专利申请的优先权，该美国临时专利申请的内容通过引用合并于此以用于所有目的。
技术领域
本发明的各种示例性实施例涉及一种固态储存系统，更具体地，涉及一种固态储存系统中的读取阈值校准。
背景技术
在NAND快闪存储器储存器件中，信息通过单元中的不同的电荷水平而被储存在单元中。在写入过程和读取过程期间，噪音通过编程串扰和单元间干扰电荷泄漏而引入，单元间干扰电荷泄漏导致电压电平随时间降低，其中所述降低与储存的电荷量以及单元已经经历的编程和擦除循环(P/E)的数量成比例。由于各单元处的噪音不一，因此意图被写入为同一电压电平的单元在被回读时呈现出特定电压分布。通常，随着时间流逝，来自较高预期电压电平的分布将因电荷泄漏效应向下漂降并且加宽，可能与来自较低预期电压电平的分布的一部分重叠。对于较小的制造工艺节点，该漂移和加宽现象更加严重。因此，随着NAND快闪存储器供应商积极地缩小制造工艺节点以增大储存密度并降低成本，辨别属于特定分布的单元变得越来越难。
对于硬读取NAND快闪存储器储存器件，回读储存的信息包括将单元电压与阈值组相比较。在SLC(单电平单元)器件中，位的回读值(0或1)仅基于单元电压高于还是低于单个阈值。(术语“硬读取”指回读值是0或1的事实。这与术语“软读取”形成对照，软读取中回读值可以取一系列数字以用于以高分辨率来表示单元电压。)理想地，阈值应当被选择以使因两个可能的重叠的分布导致的位错误的数量最小化。然而，这不是容易的事，因为事先不知道分布(其为预期电压电平的函数)、单元已经经历的P/E循环的数量以及数据保持时段(即，在写入数据与读取数据之间流逝的时间段)。所以，在现代NAND快闪存储器储存器件中，恰当地设置阈值来以自适应方式(adaptivemanner)使位错误率(BER)最小化是确保数据可靠性的重要组成部分。在各种实施例中，若干技术可以用来估算最优阈值。然而，在某些情况下，由最优阈值估算过程找到的阈值相对于真正最优阈值可能非常不准确。本文中描述了使用重复滤波技术的改善了的读取阈值校准技术。推荐的方案可以提供最优阈值的更准确的估算。
用于定位最优阈值的一些技术试着测量单元电平分布并且使用最小值作为阈值。这种技术的缺点在于相对于最优阈值，该阈值可能非常不准确。在图1中，从其中每个单元储存两个位的多电平单元(MLC)器件测量所述分布。显然，测量到的单元电平分布包括大量噪音。在这种情况下，使用最小值的技术将受困于一些局部最小点，因此远离全局最小点。
用于寻找(错误)局部最小点的位置的一个先前的想法为在测量所述分布时增大步长。然而，改变步长未消除那些局部最小点。在图2至图6中示出了使用2x、3x、4x和5x步长的测量结果。如所示，降采样(downsampling)所述分布未解决问题。
本文中所描述的技术旨在克服该缺点。
发明内容
本发明的一个方面包括固态储存系统中的读取阈值校准方法。所述方法可以包括：测量固态储存元件的阈值电压分布；确定阈值电压；根据确定的阈值电压来解码数据；当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；以及用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
本发明的另一个方面可以包括系统，该系统包括：固态储存元件；读取阈值校准器；以及接口，接口适用于与固态储存元件和读取阈值校准器通信；读取阈值校准器适用于：测量固态储存元件的阈值电压分布；确定阈值电压；根据确定的阈值电压来解码数据；当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；改变滤波器长度；以及用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
本发明的额外的方面包括计算机实现过程。该过程可以包括计算机指令，计算机指令用于：测量固态储存元件的阈值电压分布；确定阈值电压；根据确定的阈值电压来解码数据；当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；改变滤波器长度；以及用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
附图说明
图1是示出MLC分布的示例的图。
图2、图3、图4和图5是示出使用2x、3x、4x和5x步长的测量结果的图。
图6是示出阈值电压分布的示图。
图7是示出被偏移的阈值电压分布的示图。
图8是图示用于估算最优阈值的方法的实施例的流程图。
图9A和图9B是示出SLC分布的实施例的示图。
图10是图示执行最优阈值估算的储存器控制器的实施例的示图。
图11是图示用于使用最小元来估算最优阈值的步骤的流程图。
图12是图示用于获取改善的读取阈值电压分布的步骤的流程图。
图13、图14、图15、图16、图17、图18、图19和图20是示出通过使用不同的滤波器长度的滤波分布的图。
具体实施方式
本发明可以以很多方法来实现，方法包括过程；设备；系统；物的组合；在计算机可读储存介质上实施的计算机程序产品；和/或处理器(诸如，适用于运行储存在耦接至处理器的存储器上的指令和/或通过耦接至处理器的存储器提供的指令的处理器)。在该说明书中，这些实施方式或本发明可采取的任何其他形式可以被称为技术。一般而言，所公开的过程的步骤的次序可以在本发明的范围之内改变。除非另有说明，否则被描述为适用于执行任务的组件(诸如，处理器或存储器)可以被实施为在给定时间临时适用于执行该任务的一般组件，或实施为被制造用来执行该任务的特定组件。如本文中所使用的，术语“处理器”指适用于处理数据(诸如，计算机程序指令)的一个或更多个器件、电路和/或处理核。
以下连同图示本发明的原理的附图来提供对本发明的一个或更多个实施例的详细描述。关于这样的实施例来描述本发明，但是本发明不局限于任何实施例。本发明的范围仅由权利要求来限制，且本发明包含许多替代、变型和等同物。在以下描述中阐述了许多特定细节以提供对本发明的透彻理解。这些细节被提供以用于示例的目的，且本发明可以在没有这些特定细节中的一些或全部的情况下根据权利要求来实践。出于清楚的目的，在与本发明有关的技术领域中已知的技术材料未被详细地描述，使得本发明不被不必要地混淆。
本文中所使用的术语仅用于描述特定实施例而非意在限制本发明构思。如本文中所使用的，除非上下文明确相反指示，否则单数形式“一”、“一个”、“该”意在也包括复数形式。还将理解的是当在本说明书中使用术语“包括”和/或“包括有”时，表示存在陈述的特征，但是不排除存在或添加一个或更多个其他特征。
参照图6，示意性地图示3位MLC固态存储器件的编程状态和擦除状态的阈值电压分布被示出。在图7中，示出了示意性地图示因3位MLC固态存储器件的特性劣化造成的编程状态和擦除状态的阈值电压分布。
在MLC固态存储器件(例如，能够在单个存储单元中储存k位数据的MLC快闪存储器件)中，存储单元可以具有2k阈值电压分布中的一个。例如，3位MLC具有八个阈值电压分布中的一个。
被编程为同一数据的存储单元的阈值电压因存储单元之间的特性差异而形成阈值电压分布。在3位MLC固态存储器件中，如图6中所示，阈值电压分布形成为与包括7个编程状态“P1”至“P7”和擦除状态“E”的数据状态一致。
图6示出理想情况，在理想情况中阈值电压分布不重叠并且在其间具有充足的读取电压裕度。参照图7的快闪存储器示例，存储单元可以经历电荷损失，在电荷损失中在浮栅或隧道氧化物膜捕获的电荷随时间而被放电。当隧道氧化物膜通过重复的编程操作和擦除操作而劣化时，这种电荷损失可以加速。电荷损失导致存储单元的阈值电压的减小。例如，如图7中所示，阈值电压分布可以因电荷损失而偏移。
此外，编程干扰、擦除干扰和/或背面图案依赖性(backpatterndependency)也导致阈值电压增大。随着存储单元的特性劣化，相邻的阈值电压分布可能重叠，如图7中所示。
一旦阈值电压分布重叠，则当特定读取电压被施加至选中字线时，读取数据可以包括相当数量的错误。例如，当存储单元的根据施加至选中字线的读取电压Vread3而感测到的状态是上电时，确定该存储单元具有第二编程状态“P2”。当存储单元的根据施加至选中字线的读取电压Vread3而感测到的状态是掉电时，确定该存储单元具有第三编程状态“P3”。然而，当相邻的阈值电压分布重叠时，具有第三编程状态“P3”的存储单元会被错误地确定为具有第二编程状态“P2”。简而言之，如图7中所示，当相邻的阈值电压分布重叠时，读取数据会包括相当数量的错误。
接下来参照图8，示出了用于估算最优阈值的步骤的流程图。当对固态储存系统的读取被执行时，一个或更多个阈值被用于执行读取。例如，在单电平单元(SLC)系统(其中单元储存单个位)中，单个阈值被用于执行读取。如果给定单元具有小于阈值的电平，那么值1被读取。如果由单元储存的电压大于阈值，那么值0被读取。返回最少位错误(例如，当回读位序列与正确的或实际的位序列进行比较时)的阈值被称为最优阈值，并且图8的过程估算最优阈值的值。
在框800处，为多个元中的每个元确定位翻转计数。位翻转计数可以通过(1)在与给定元的下界(lowerbound)相对应的第一阈值处对固态储存单元组执行第一读取以及(2)在与给定元的上界(upperbound)相对应的第二阈值处对同一固态储存单元组执行第二读取来确定。位翻转计数可以基于来自(1)处的第一读取的回读值和来自(2)处的第二读取的回读值来计算。
见例如图9A和图9B，图9A和图9B是图示SLC分布的实施例的示图。图8的方法可以被执行以估算分布902与分布904相交处的电压，因为最优阈值对应于两个分布交叉处的电压。在示图900中，分布902对应于正确地储存1的单元，而分布904对应于正确地储存0的单元。可以使用任何位映射，并且本文中描述的所述位映射仅是示例性的。
在示图900中，对于元B1-B4中的每个将确定对应的位翻转计数。为了确定元B1的位翻转计数，在阈值电压R1处执行第一读取，且在阈值电压R2处执行第二读取。如果位中的任何位在阈值电压R1处的读取与阈值电压R2处的读取之间翻转(即，改变)，那么位翻转计数增加。
示图950示出由阈值电压R1处的读取和阈值电压R2处的读取返回的示例性回读位序列。在该示例中，被读取的单元组包括四个单元。单元1和单元4的回读值始终是0和1，因此不对应于位翻转，使得位翻转计数不增加。
在某些实施例中，在图8中的步骤800处，仅看似合理的或预期的位翻转被计数。例如，参照示图950中的单元2的回读值，单元2在阈值电压R1处的读取返回值0。因此，可以推断单元2正储存大于R1的电压(即，储存的电压(单元2)>R1)。单元2在阈值电压R2处的读取返回了1，其对应于单元2储存小于R2的电压(即，储存的电压(单元2)<R2)。由于范围R1<储存的电压(单元2)<R2满足两个不等式，因此这两个不等式是不矛盾的。这是看似合理的位翻转的一个示例。
相反地，由单元3示出的位翻转是难以置信的。在阈值电压R1处返回的值1对应于小于R1的储存的电压(即，储存的电压(单元3)<R1)。然而，在阈值电压R2处返回的值0对应于大于R2的储存的电压(即，储存的电压(单元3)>R2)。不存在满足两个不等式的储存的电压(单元3)的值，因为该值不能既小于R1又大于R2。这是难以置信的位翻转的一个示例，并且在某些实施例中在图8中的步骤800处不对这种难以置信的位翻转计数。
难以置信的位翻转经常是由读取噪音造成的，并且如果两个阈值电压(例如，R1和R2)充分地分开，那么难以置信的位翻转将不产生。因此，在某些实施例中，在看似合理的位翻转与难以置信的位翻转之间不存在差异。在这些实施例中所有位翻转都被计数。
回到图8，在步骤802处，使用与多个元相对应的位翻转计数来确定最小值(例如，最小位、最小元等)。在步骤804处，最小值(例如，最小位、最小元等)被用于估算最优阈值。以下参照图9A至图11来详细描述步骤802和步骤804。
虽然图9A中所示的放置阈值(即，R1-R5)的下标编号和其他数字可以暗示读取的特定顺序或排序(例如，从左至右)，但是这仅用于说明的目的。本领域技术人员将从本文中的公开内容理解的是，读取的任何顺序或排序可以被执行。例如，如果需要，可以首先执行阈值电压R2处的读取，，其次可以执行阈值电压R1处的读取。
图10是图示包括储存器控制器1001和固态储存器1050的系统1000的实施例的示图。储存器控制器1001可以执行最优阈值估算。在某些实施例中，储存器控制器1001在半导体器件(诸如，专用集成电路(ASIC)或现场可编程门阵列(FPGA))上实施。在某些实施例中，储存器控制器1001包括第一半导体器件(即，第一“芯片”)，而固态储存器1050包括第二半导体器件(即，第二“芯片”)。在某些实施例中，单个储存器控制器管理固态储存器的多个“芯片”。
系统1000可以包括固态储存器1050。在一个示例中，固态储存器1050包括NAND快闪存储器。在各种实施例中，固态储存器1050包括其中单元储存1位的SLC储存器、其中单元储存2位的多电平单元(MLC)储存器或其中单元储存3位的三电平单元(TLC)储存器。在某些实施例中，固态储存器1050包括多种类型的储存器(例如，SLC储存器以及MLC储存器)。
在所示示例中，储存器控制器1001可以包括产生放置阈值的放置阈值发生器1002。参照图9A中的示图900作为示例，放置阈值发生器1002产生放置阈值R1-R5。在某些实施例中，放置阈值发生器1002包括被用来产生放置阈值的一个或更多个可编程元参数。在一个示例中，元参数包括元宽度(例如，Δ、要产生的元的数量(N)、以及缺省阈值(R(缺省)))。例如，如果Δ＝10，N＝5且R(缺省)＝78，那么将在53、63、73、83、93和103处将产生放置阈值。示例性的放置阈值对应于五个元，每个元具有十个单位的宽度，其中中心元(即[73、83]元)具有缺省阈值78处的中心。
储存器控制器1001可以包括储存器接口1004。储存器接口1004从放置阈值发生器1002接收放置阈值，并且使用放置阈值来对固态储存器1050执行读取。
储存器控制器1001可以包括位翻转计算器1006和最优阈值估算器1008。储存器接口1004可以将回读位序列传送至位翻转计算器1006。图9B中的示图950示出回读位序列的一个示例。位翻转计算器1006计算针对每个元的位翻转计数并且将所述元(例如，B1-B5)和对应的位翻转计数传送至最优阈值估算器1008。最有阈值估算器1008包括通过确定最小值(例如，最小位、最小元等)来依次产生估算的阈值。
在以下描述的第一示例中，与具有最低的位翻转计数的元相对应的最小元被选中并且被用来产生估算的阈值。在以下描述的第二示例中，曲线被拟合至与位翻转计数相对应的数据点或者说基于位翻转计数的数据点，并且拟合曲线的最小值被用于估算最优阈值。
图11是用于使用最小元来估算最优阈值的步骤的流程图。在步骤1100处，为多个元中的每个元确定位翻转计数。位翻转计数可以通过(1)在与给定元的下界相对应的第一阈值处对固态储存单元组执行第一读取以及(2)在与给定元的上界相对应的第二阈值处对固态储存单元组执行第二读取来确定。
在步骤1102处，使用与多个元相对应的位翻转计数来确定最小值。最小值可以通过确定与具有最小的位翻转计数的元相对应的最小元来确定。
返回至图11，在步骤1104处，最小值用于估算最优阈值。最小值可以用于通过将最优阈值的估算设置为最小元的中心来估算最优阈值。
图12是用于获取改善的读取阈值电压分布的步骤的流程图1200。当读取阈值校准被触发时，执行下面的步骤。
在步骤1201处，测量存储单元的阈值电压分布。可以通过使用若干读取阈值电压读取存储单元来执行步骤1201。
在步骤1202处，确定阈值电压。例如可以通过搜索局部最小点并且输出阈值电压来执行用于确定阈值的方法，如以上在图8和图11中所描述的。
在步骤1203处，根据阈值电压执行解码。例如，可以通过使用阈值电压作为硬读取阈值电压或软读取阈值电压，并且读取和解码数据来执行步骤1303。
在步骤1204处，如果解码成功，那么过程结束并且报告成功。
在步骤1205处，如果解码失败，那么使固态储存元件的阈值电压分布平滑。可以使用具有在范围2至8中的滤波器长度的滤波器来对所述分布滤波。可以增大滤波器长度，然后可以重复步骤1202、1203和1204直到解码成功为止。对于方法1300的每次迭代，滤波器长度可以增加，例如，1。
图13至图20示出通过使用不同的滤波器长度的滤波分布。如所示，图13示出第一次迭代，图14示出第二次迭代等等这样图20示出第八次迭代。如所描绘的，滤波可以去除过量的局部最小点并且帮助最优阈值估算技术找到更好的阈值(即，更接近全局最小值和更接近实际最优阈值)。滤波还可以帮助去除分布上的噪音。在某些实施例中，滤波可以去除关于分布的一些详细信息，因此，在较早的迭代中可以使用较短的滤波器长度。如果解码仍然失败，那么可以使用较长的滤波器长度。
推荐的技术可以用在SLC、MLC和TLC(三电平单元)器件中。所述技术可以用于硬解码和软解码二者。所述技术也可以应用至不同种类的ECC，包括LDPC码、BCH码和TPC(涡轮(turbo)乘积码)码。
虽然已经关于特定实施例而描述了本发明，但是对于本领域技术人员将明显的是，在不脱离如所附权利要求书中限定的本发明的精神和范围的情况下可以做出各种改变和变型。
通过以上实施例可以看出，本申请提供了以下的技术方案：
技术方案1.一种固态储存系统中的读取阈值校准方法，包括：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
技术方案2.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，滤波器长度在2至8的范围中。
技术方案3.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，改变滤波器长度的步骤包括将滤波器长度增加1。
技术方案4.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，通过使用各种读取阈值电压读取固态储存元件来执行测量固态储存元件的阈值电压分布。
技术方案5.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，根据阈值电压来解码数据包括：使用阈值电压作为硬读取阈值电压和软读取阈值电压中的一种。
技术方案6.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，根据阈值电压来解码还包括：
当解码成功时，终止读取阈值校准方法。
技术方案7.根据技术方案1所述的固态储存系统中的读取阈值校准方法，其中，确定阈值电压包括选择阈值电压以降低读取错误的数量。
技术方案8.根据技术方案7所述的固态储存系统中的读取阈值校准方法，其中，确定阈值电压包括：找到局部最小点。
技术方案9.一种系统，包括：
固态储存元件；
读取阈值校准器；以及
接口，适用于与固态储存元件和读取阈值校准器通信；
读取阈值校准器适用于：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
技术方案10.根据技术方案9所述的系统，其中，滤波器长度在2至8的范围中。
技术方案11.根据技术方案9所述的系统，其中，读取阈值校准器适用于：通过将滤波器长度增加1来改变滤波器长度。
技术方案12.根据技术方案9所述的系统，其中，读取阈值校准器适用于：通过使用若干读取阈值电压读取固态储存元件来测量固态储存元件的阈值电压分布。
技术方案13.根据技术方案9所述的系统，其中，读取阈值校准器适用于：通过使用所述阈值电压作为硬读取阈值电压和软读取阈值电压中的一种来根据所述阈值电压来解码。
技术方案14.根据技术方案9所述的系统，其中，读取阈值校准器适用于：通过如果解码成功则终止读取阈值校准器的操作来根据所述阈值电压解码数据。
技术方案15.根据技术方案9所述的系统，其中，读取阈值校准器适用于：通过选择阈值电压以降低读取错误的数量来确定阈值电压。
技术方案16.根据技术方案15所述的系统，其中，读取阈值校准器适用于：通过找到局部最小点来确定阈值电压。
技术方案17.一种用于校准读取阈值的计算机实现过程，所述计算机实现过程在永久性计算机可读储存介质中实现并且包括计算机指令，所述计算机指令用于：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；以及
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
技术方案18.根据技术方案17所述的计算机实现过程，其中，滤波器长度在2至8的范围中。
技术方案19.根据技术方案17所述的计算机实现过程，其中，解码还包括：如果解码成功，则终止读取阈值校准方法。
技术方案20.根据技术方案17所述的用于校准读取阈值的计算机实现过程，其中，确定包括：找到局域最小点并且选择阈值电压以降低读取错误的数量。

Claims (10)

1.一种固态储存系统中的读取阈值校准方法，包括：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
2.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，滤波器长度在2至8的范围中。
3.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，改变滤波器长度的步骤包括将滤波器长度增加1。
4.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，通过使用各种读取阈值电压读取固态储存元件来执行测量固态储存元件的阈值电压分布。
5.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，根据阈值电压来解码数据包括：使用阈值电压作为硬读取阈值电压和软读取阈值电压中的一种。
6.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，根据阈值电压来解码还包括：
当解码成功时，终止读取阈值校准方法。
7.根据权利要求1所述的固态储存系统中的读取阈值校准方法，其中，确定阈值电压包括选择阈值电压以降低读取错误的数量。
8.根据权利要求7所述的固态储存系统中的读取阈值校准方法，其中，确定阈值电压包括：找到局部最小点。
9.一种系统，包括：
固态储存元件；
读取阈值校准器；以及
接口，适用于与固态储存元件和读取阈值校准器通信；
读取阈值校准器适用于：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
10.一种用于校准读取阈值的计算机实现过程，所述计算机实现过程在永久性计算机可读储存介质中实现并且包括计算机指令，所述计算机指令用于：
测量固态储存元件的阈值电压分布；
确定阈值电压；
根据确定的阈值电压来解码数据；以及
当解码失败时，用预定滤波器长度来对固态储存元件的阈值电压分布滤波；
改变滤波器长度；以及
用改变后的滤波器长度来重复确定步骤、解码步骤、滤波步骤和改变步骤，直到解码成功为止。
CN201510765427.5A 2014-11-10 2015-11-10 固态储存系统中的读取阈值校准 Active CN105590649B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462077604P 2014-11-10 2014-11-10
US62/077,604 2014-11-10
US14/936,340 2015-11-09
US14/936,340 US9607710B2 (en) 2014-11-10 2015-11-09 Read-threshold calibration in a solid state storage system

Publications (2)

Publication Number Publication Date
CN105590649A true CN105590649A (zh) 2016-05-18
CN105590649B CN105590649B (zh) 2021-05-14

Family

ID=55912758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510765427.5A Active CN105590649B (zh) 2014-11-10 2015-11-10 固态储存系统中的读取阈值校准

Country Status (2)

Country Link
US (1) US9607710B2 (zh)
CN (1) CN105590649B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647109A (zh) * 2018-03-27 2018-10-12 深圳忆联信息系统有限公司 一种固态硬盘提升ldpc纠错能力的方法
CN110209517A (zh) * 2019-04-25 2019-09-06 深圳市金泰克半导体有限公司 一种固态硬盘工作方法、系统、电子设备及存储介质
CN111341375A (zh) * 2020-02-19 2020-06-26 哈尔滨工业大学 一种面向TLC型NAND Flash的阈值电压获取方法
CN111813336A (zh) * 2020-06-05 2020-10-23 浙江大华存储科技有限公司 一种固态硬盘的数据存储方法及装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575532B (zh) * 2016-03-02 2017-03-21 群聯電子股份有限公司 解碼方法、記憶體控制電路單元及記憶體儲存裝置
US10347331B2 (en) 2016-06-13 2019-07-09 SK Hynix Inc. Read threshold optimization in flash memories
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10140040B1 (en) * 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10402272B2 (en) 2017-05-25 2019-09-03 Micron Technology, Inc. Memory device with dynamic programming calibration
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
US11037646B2 (en) * 2018-08-07 2021-06-15 Samsung Electronics Co., Ltd. Memory controller, operating method of memory controller and memory system
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system
US11023138B2 (en) * 2019-06-28 2021-06-01 Western Digital Technologies, Inc. Management operations in predictable latency mode
US11810625B2 (en) 2020-10-09 2023-11-07 Seagate Technology Llc Solid-state memory with intelligent cell calibration
US12073891B2 (en) * 2021-09-01 2024-08-27 Micron Technology, Inc. Integrated command to calibrate read voltage level

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404484A (zh) * 2007-10-04 2009-04-08 恩益禧电子股份有限公司 半导体电路
US20090282186A1 (en) * 2008-05-09 2009-11-12 Nima Mokhlesi Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US20100302850A1 (en) * 2009-05-26 2010-12-02 Samsung Electronics Co., Ltd. Storage device and method for reading the same
CN102884418A (zh) * 2010-03-29 2013-01-16 通用电气健康护理生物科学股份公司 自适应线性滤波器用于表面等离子共振传感图中实时降噪
CN102934429A (zh) * 2010-05-18 2013-02-13 索尼公司 图像处理装置和图像处理方法
CN103178844A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 滤波电路、相位一致性判断电路以及延迟锁定环
CN103295635A (zh) * 2012-02-22 2013-09-11 慧荣科技股份有限公司 快闪存储器的数据读取方法、存储器控制装置和系统
CN103839594A (zh) * 2012-11-27 2014-06-04 建兴电子科技股份有限公司 固态储存装置及其联合编解码方法
US20140269052A1 (en) * 2013-03-15 2014-09-18 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US8213236B1 (en) * 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
US8934306B2 (en) * 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
US8988940B2 (en) * 2012-07-31 2015-03-24 International Business Machines Corporation Structure and method for narrowing voltage threshold distribution in non-volatile memories
US9076545B2 (en) * 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US8913438B2 (en) * 2013-02-20 2014-12-16 Seagate Technology Llc Adaptive architecture in a channel detector for NAND flash channels

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404484A (zh) * 2007-10-04 2009-04-08 恩益禧电子股份有限公司 半导体电路
US20090282186A1 (en) * 2008-05-09 2009-11-12 Nima Mokhlesi Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US20100302850A1 (en) * 2009-05-26 2010-12-02 Samsung Electronics Co., Ltd. Storage device and method for reading the same
CN102884418A (zh) * 2010-03-29 2013-01-16 通用电气健康护理生物科学股份公司 自适应线性滤波器用于表面等离子共振传感图中实时降噪
CN102934429A (zh) * 2010-05-18 2013-02-13 索尼公司 图像处理装置和图像处理方法
CN103178844A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 滤波电路、相位一致性判断电路以及延迟锁定环
CN103295635A (zh) * 2012-02-22 2013-09-11 慧荣科技股份有限公司 快闪存储器的数据读取方法、存储器控制装置和系统
CN103839594A (zh) * 2012-11-27 2014-06-04 建兴电子科技股份有限公司 固态储存装置及其联合编解码方法
US20140269052A1 (en) * 2013-03-15 2014-09-18 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K. SEIDEL: "Electrical analysis of unbalanced Flash memory array construction effects and their impact on performance and reliability", 《2009 10TH ANNUAL NON-VOLATILE MEMORY TECHNOLOGY SYMPOSIUM (NVMTS)》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647109A (zh) * 2018-03-27 2018-10-12 深圳忆联信息系统有限公司 一种固态硬盘提升ldpc纠错能力的方法
CN110209517A (zh) * 2019-04-25 2019-09-06 深圳市金泰克半导体有限公司 一种固态硬盘工作方法、系统、电子设备及存储介质
CN110209517B (zh) * 2019-04-25 2024-01-23 深圳市金泰克半导体有限公司 一种固态硬盘工作方法、系统、电子设备及存储介质
CN111341375A (zh) * 2020-02-19 2020-06-26 哈尔滨工业大学 一种面向TLC型NAND Flash的阈值电压获取方法
CN111341375B (zh) * 2020-02-19 2020-12-01 哈尔滨工业大学 一种面向TLC型NAND Flash的阈值电压获取方法
CN111813336A (zh) * 2020-06-05 2020-10-23 浙江大华存储科技有限公司 一种固态硬盘的数据存储方法及装置
CN111813336B (zh) * 2020-06-05 2022-08-09 浙江大华存储科技有限公司 一种固态硬盘的数据存储方法及装置

Also Published As

Publication number Publication date
US20160133334A1 (en) 2016-05-12
US9607710B2 (en) 2017-03-28
CN105590649B (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN105590649A (zh) 固态储存系统中的读取阈值校准
CN105097044B (zh) 读取干扰检测
US8913437B2 (en) Inter-cell interference cancellation
CN103843067B (zh) 用于非易失性存储器的片上动态读取
US8650352B2 (en) Systems and methods for determining logical values of coupled flash memory cells
US8531888B2 (en) Determining optimal reference voltages for progressive reads in flash memory systems
CN102216999B (zh) 闪存的参考电压最优化
US9299459B2 (en) Method and apparatus of measuring error correction data for memory
US20110167305A1 (en) Methods and Apparatus for Soft Data Generation for Memory Devices Based on Performance Factor Adjustment
CN104112477B (zh) 用于固态储存装置中晶体单元的群组区分方法
CN102132350A (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN106981302B (zh) 一种快速评估最优读电压的方法
US9594615B2 (en) Estimating flash quality using selective error emphasis
US9336083B2 (en) Apparatus and methods of programming memory cells using adjustable charge state level(s)
US20160133333A1 (en) Optimal read threshold estimation
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
CN111833948A (zh) Nand闪存的擦写能力测试方法、装置、设备及介质
CN104900270B (zh) 半导体器件及其操作方法
US9007835B2 (en) Enhanced data storage in 3-D memory using string-specific source-side biasing
Nakamura et al. Machine learning-based proactive data retention error screening in 1Xnm TLC NAND flash
CN104575592B (zh) 用于q电平存储器单元的方法和设备
CN116072206B (zh) 闪存错误数的测试方法、装置、电子设备和存储介质
CN108761170B (zh) 一种nand参考电压测量方法、系统、设备及存储介质
CN109859792A (zh) 一种阈值电压分布预测方法及装置
CN115482866A (zh) 基于存储器装置中先前读取尝试的参数估计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant