CN115482866A - 基于存储器装置中先前读取尝试的参数估计 - Google Patents

基于存储器装置中先前读取尝试的参数估计 Download PDF

Info

Publication number
CN115482866A
CN115482866A CN202111571717.8A CN202111571717A CN115482866A CN 115482866 A CN115482866 A CN 115482866A CN 202111571717 A CN202111571717 A CN 202111571717A CN 115482866 A CN115482866 A CN 115482866A
Authority
CN
China
Prior art keywords
estimator
read
function
polynomials
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111571717.8A
Other languages
English (en)
Inventor
美萨姆·阿沙迪
哈曼·巴蒂亚
张帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115482866A publication Critical patent/CN115482866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明描述了用于提高存储器装置的性能的装置、系统和方法。示例方法包括：基于多个读取电压，对存储器装置的多个页面中的每一个执行读取操作；基于针对多个页面中的每个页面的读取操作，确定每个页面中的“1”计数以及每个页面的错误校正码的校验和；基于多项式回归生成校验和的第一估计器和“1”计数的第二估计器；基于第一估计器和第二估计器确定更新后的多个读取电压；并且将更新后的多个读取电压施加到存储器装置以从存储器装置检索信息。

Description

基于存储器装置中先前读取尝试的参数估计
技术领域
本专利文献总体上涉及存储器装置，并且更特别地，涉及存储器装置中的鲁棒性(robust)和可靠访问。
背景技术
数据完整性对于数据存储装置和数据传输很重要。在固态存储器(例如，NAND闪存)装置中，信息通过单元中的不同电荷电平存储在单元中。在写入和读取过程期间，编程干扰错误和单元间干扰电荷泄漏引起噪声，其导致电压分布和电平随时间下降。生成准确的读取电压提高存储器装置的可靠性和寿命。
发明内容
所公开技术的实施例涉及使用基于先前读取尝试的参数估计来确定读取电压，其提高了存储器装置的性能。这些和其它特征及益处至少部分地通过使用多项式回归来估计“1”计数(ones count)和校验和来实现，“1”计数和校验和用于确定更新后的读取电压，这些更新后的读取电压用于后续访问存储器装置。
在示例方面，描述了一种操作存储器装置的方法。该方法包括：基于多个读取电压，对存储器装置的多个页面中的每一个执行读取操作；基于针对多个页面中的每个页面的读取操作，确定每个页面中的“1”计数以及每个页面的错误校正码的校验和；基于多项式回归生成校验和的第一估计器和“1”计数的第二估计器；基于第一估计器和第二估计器确定更新后的多个读取电压；并且将更新后的多个读取电压施加到存储器装置以从存储器装置检索信息。
在另一示例方面，上述方法可以由包括或联接到处理器的存储器控制器来实施。
在另一示例方面，这些方法可以以处理器可运行指令的形式实现并存储在计算机可读程序介质上。
本专利文献中描述的主题可以以提供以下特征中的一个或多个的特定方式来实施。
根据本公开的方法能够提高存储器装置的性能。
附图说明
图1示出了存储器系统的示例。
图2是示例非易失性存储器装置的示图。
图3是示出非易失性存储器装置的单元电压电平分布(Vth)的示例图。
图4是示出非易失性存储器装置的单元电压电平分布(Vth)的另一示例图。
图5是示出编程干扰之前与之后的非易失性存储器装置的单元电压电平分布(Vth)的示例图。
图6是示出非易失性存储器装置的单元电压电平分布(Vth)作为参考电压的函数的示例图。
图7A和图7B分别示出了三层单元(TLC)单元电平分布中的“1”计数和位错误率(BER)的示例。
图8A和图8B分别示出了对应于NAND LSB页面的校验和的表面图和等高线图的示例。
图9A示出了使用五次读取(m＝5)的具有二阶多项式(dcs＝2)的校验和估计器的归一化等高线图的示例。
图9B示出了与图9A所示示例的特定校验和值相对应的成功读取阈值的示例。
图10A和图10B分别示出了对应于NAND页面的“1”计数的表面图和等高线图的示例。
图11示出了使用七次读取(m＝7)的具有三阶多项式(dp＝3)的“1”计数估计器的示例。
图12示出了操作存储器装置的示例方法的流程图。
具体实施方式
半导体存储器装置可以是易失性的或非易失性的。易失性半导体存储器装置以高速执行读取和写入操作，而其中所存储的内容在断电时可能会丢失。非易失性半导体存储器装置即使在断电时也可以保留其中所存储的内容。非易失性半导体存储器装置可以用于存储无论它们是否通电都必须保留的内容。
随着对大容量存储器装置的需求增加，每个单元存储多位数据的多层单元(MLC)或多位存储器装置变得越来越普遍。然而，MLC非易失性存储器装置中的存储器单元必须具有与有限电压窗口中的四个或更多个可区分数据状态相对应的阈值电压。为了提高非易失性存储器装置中的数据完整性，必须在存储器装置的整个寿命期间调整用于区分数据状态的读取电压的电平和分布，以在读取操作和/或读取尝试期间具有最佳值。
图1至图6概述了可以实施所公开技术的实施例的非易失性存储器系统(例如，基于闪存的存储器，NAND闪存)。
图1是基于所公开技术的一些实施例实施的存储器系统100的示例的框图。存储器系统100包括可以用于存储供其它电子装置或系统使用的信息的存储器模块110。存储器系统100可以被并入其它电子装置和系统中(例如，位于电路板上)。可选地，存储器系统100可以被实施为诸如USB闪存驱动器和固态驱动器(SSD)的外部存储装置。
存储器系统100中包括的存储器模块110可以包括存储器区域(例如，存储器阵列)102、104、106和108。存储器区域102、104、106和108中的每一个可以被包括在单个存储器管芯中或多个存储器管芯中。存储器管芯可以被包括在集成电路(IC)芯片中。
存储器区域102、104、106和108中的每一个包括多个存储器单元。可以基于存储器单位执行读取操作、编程操作或擦除操作。因此，每个存储器单位可以包括预定数量的存储器单元。存储器区域102、104、106和108中的存储器单元可以被包括在单个存储器管芯中或多个存储器管芯中。
存储器区域102、104、106和108中的每一个中的存储器单元可以在存储器单位中以行和列布置。存储器单位中的每一个可以是物理单位。例如，一组多个存储器单元可以形成存储器单位。存储器单位中的每一个也可以是逻辑单位。例如，存储器单位可以是可以分别由诸如块地址或页面地址的唯一地址标识的块或页面。再例如，其中存储器区域102、104、106和108可以包括计算机存储器，该计算机存储器包括存储体作为数据存储的逻辑单位，该存储器单位可以是可以由体地址标识的存储体。在读取或写入操作期间，与特定存储器单位相关联的唯一地址可以用于访问该特定存储器单位。基于唯一地址，可以将信息写入特定存储器单位中的一个或多个存储器单元或从特定存储器单位中的一个或多个存储器单元检索信息。
存储器区域102、104、106和108中的存储器单元可以包括非易失性存储器单元。非易失性存储器单元的示例包括闪速存储器单元、相变随机存取存储器(PRAM)单元、磁阻随机存取存储器(MRAM)单元或其它类型的非易失性存储器单元。在存储器单元被配置为NAND闪速存储器单元的示例实施方案中，可以基于页面执行读取或写入操作。然而，基于块执行NAND闪速存储器中的擦除操作。
非易失性存储器单元中的每一个可以被配置为单层单元(SLC)或多层存储器单元。单层单元可以每个单元存储一位信息。多层存储器单元可以每个单元存储多于一位的信息。例如，存储器区域102、104、106和108中的存储器单元中的每一个可以被配置为每个单元存储两位信息的多层单元(MLC)、每个单元存储三位信息的三层单元(TLC)或每个单元存储四位信息的四层单元(QLC)。在另一示例中，存储器区域102、104、106和108中的存储器单元中的每一个可以被配置为存储至少一位信息(例如，一位信息或多位信息)，并且存储器区域102、104、106和108中的存储器单元中的每一个可以被配置为存储多于一位的信息。
如图1所示，存储器系统100包括控制器模块120。控制器模块120包括：存储器接口121，与存储器模块110通信；主机接口126，与主机(未示出)通信；处理器124，运行固件级代码；以及高速缓存123和系统存储器122，分别临时或永久存储可运行固件/指令和相关联的信息。在一些实施方案中，控制器模块120可以包括错误校正引擎(ECC引擎)125，以对存储器模块110中存储的信息执行错误校正操作。错误校正引擎125可以被配置为检测/校正单个位错误或多个位错误。在另一实施方案中，错误校正引擎125可以位于存储器模块110中。
主机可以是包括一个或多个处理器的装置或系统，该一个或多个处理器从存储器系统100检索数据或将数据存储或写入存储器系统100中。在一些实施方案中，主机的示例可以包括个人计算机(PC)、便携式数字装置、数字摄像机、数字多媒体播放器、电视和无线通信装置。
在一些实施方案中，控制器模块120还可以包括主机接口126，以与主机进行通信。主机接口126可以包括符合包括但不限于以下的主机接口规范中的至少一个的组件：串行高级技术附件(SATA)、串列小型计算机系统接口(SAS)规范、高速外围组件互连(PCIe)。
图2示出了基于所公开技术的一些实施例实施的存储器单元阵列的示例。
在一些实施方案中，存储器单元阵列可以包括NAND闪速存储器阵列，该NAND闪速存储器阵列被分成许多块，每个块包含一定数量的页面。每个块包括多个存储器单元串，每个存储器单元串包括多个存储器单元。
在存储器单元阵列是NAND闪速存储器阵列的一些实施方案中，基于页面执行读取和写入(编程)操作，并且基于块执行擦除操作。在对块中包括的任意页面执行编程操作之前，必须同时擦除相同块内的所有存储器单元。在实施方案中，NAND闪速存储器可以使用偶数/奇数位线结构。在另一实施方案中，NAND闪速存储器可以使用全位线结构。在偶数/奇数位线结构中，偶数和奇数位线沿着每个字线交错并被交替访问，使得每对偶数和奇数位线可以共享诸如页面缓冲器的外围电路。在全位线结构中，所有位线同时被访问。
图3示出了多层单元装置中的阈值电压分布曲线的示例，其中每个编程/擦除状态的单元数量被绘制为阈值电压的函数。如其中所示，阈值电压分布曲线包括具有最低阈值电压的擦除状态(表示为“ER”并且对应于“11”)以及三个编程状态(分别表示为对应于“01”、“00”和“10”的“P1”、“P2”和“P3”)，并且读取电压在状态之间(由虚线表示)。在一些实施例中，由于在存储器阵列上的材料属性的差异，编程/擦除状态的阈值电压分布中的每一个具有有限的宽度。
尽管图3通过示例的方式示出了多层单元装置，但是存储器单元中的每一个可以被配置为每个单元存储任意数量的位。在一些实施方案中，存储器单元中的每一个可以被配置为每个单元存储一位信息的单层单元(SLC)，或者每个单元存储三位信息的三层单元(TLC)，或者每个单元存储四位信息的四层单元(QLC)。
在将多于一个数据位写入存储器单元时，由于相邻分布之间的距离减小，因此需要对存储器单元的阈值电压电平进行精细布置。这是通过使用增量步进脉冲编程(ISPP)来实现的，即，使用编程和验证的方法对相同字线上的存储器单元反复编程，在该方法中，对字线施加阶梯式的编程电压。每个编程状态与在验证操作中使用的验证电压相关联，并且设置每个阈值电压分布窗口的目标位置。
失真或重叠的阈值电压分布可能导致读取错误。理想的存储器单元阈值电压分布可能由于例如编程和擦除(P/E)循环、单元之间干扰以及数据保持错误而严重失真或重叠(这将在下面进行讨论)，并且在大多数情况下，可以通过使用错误校正码(ECC)来管理这些读取错误。
图4示出了理想的阈值电压分布曲线410的示例和失真的阈值电压分布曲线420的示例。纵轴表示具有横轴上表示的特定阈值电压的存储器单元的数量。
对于n位多层单元NAND闪速存储器，可以将每个单元的阈值电压编程为2n个可能的值。在理想的多层单元NAND闪速存储器中，每个值对应于不重叠的阈值电压窗口。
闪速存储器P/E循环对单元晶体管的电荷捕获层的浮栅的隧道氧化物造成损害，这导致阈值电压偏移并因此逐渐降低存储器装置噪声裕量。随着P/E循环增加，不同编程状态的相邻分布之间的裕量减小，并且最终分布开始重叠。阈值电压被编程到相邻分布的重叠范围内的存储器单元中存储的数据位可能被误判为原始目标值以外的值。
图5示出了NAND闪速存储器中的单元之间干扰的示例。单元之间干扰还可能导致闪存单元的阈值电压失真。一个存储器单元晶体管的阈值电压偏移可能通过干扰单元与牺牲单元之间的寄生电容耦合效应而影响其相邻存储器单元晶体管的阈值电压。单元之间干扰的量可能受NAND闪速存储器位线结构的影响。在偶数/奇数位线结构中，一个字线上的存储器单元交替地连接到偶数和奇数位线，并且在相同字线中，偶数单元在奇数单元之前被编程。因此，偶数单元和奇数单元经历不同量的单元之间干扰。全位线结构中的单元比偶数/奇数位线结构中的偶数单元遭受更少的单元之间干扰，并且全位线结构可以有效地支持高速电流感测，以提高存储器读取和验证速度。
图5中的虚线表示所考虑的单元的P/E状态的标称分布(编程干扰之前)，并且“相邻状态值”表示相邻状态已经被编程的值。如图5所示，如果将相邻状态编程为P1，则所考虑的单元的阈值电压分布偏移特定的量。然而，如果将相邻状态编程为阈值电压高于P1的P2，则这导致相比于相邻状态为P1时更大的偏移。类似地，当将相邻状态编程为P3时，阈值电压分布的偏移最大。
图6示出了将正常的阈值电压分布和偏移的阈值电压分布进行比较的NAND闪速存储器中的保持错误的示例。NAND闪速存储器中存储的数据容易随着时间推移而损坏，这被称为数据保持错误。保持错误由单元晶体管的浮栅或电荷捕获层中存储的电荷的损失引起。由于浮栅或电荷捕获层的损耗，编程擦除循环较多的存储器单元更可能经历保持错误。在图6的示例中，将顶行的电压分布(损坏之前)和底行的分布(被保持错误污染)进行比较，显示出向左偏移。
在基于NAND的存储系统中(例如，图1至图6所示的示例)，执行单页面读取是长延迟过程(TLC页面约60微秒)。由于每个页面的单元电平分布是未知的，因此将读取电压置于远离最佳读取阈值可能会导致较高的BER以及后续的解码失败。为了有效地处置读取位置，从先前失败的读取尝试中提取信息可以减少成功解码所需的读取总次数，从而减少主机读取操作的延迟。
在现有系统中，当解码不成功时，再次读取页面。然而，后续读取尝试的阈值电压是独立于所有先前读取尝试而选择的，其不会影响从中获悉的任何信息。因此，从先前读取中捕获有用信息的方法有利地减少了读取尝试的次数并增加了在后续读取尝试中成功解码的概率。
所公开技术的实施例使用多项式回归技术来获得校验和估计器和“1”计数估计器。所提出的估计器不对单元电平分布做出任何假设，也不依赖于NAND的代(NANDgeneration)。它们可以与任何失败的读取尝试结合使用，并且仅利用来自先前读取尝试的信息。固件可以被配置为使用这些估计器为任何页面的后续读取尝试推导出更准确的读取阈值，从而通过减少失败读取尝试的次数来显著提高服务质量(QoS)。
在一些实施例中，即使不能通过ECC解码器解码有用的元信息，也可以从读取尝试中提取该元信息。该元信息被表示为估计器，其可以指导搜索该页面的下一次读取尝试，或者主动预测块/管芯中具有类似单元电平分布的其它页面的历史读取失败。
图7A和图7B示出了与读取TLC中的LSB页面相关联的读取参数的示例。图7A将对应于LSB中的“1”的分布示出为深色阴影分布(对于状态“111”、“011”、“001”和“101”)，并将对应于“0”的分布(对于状态“000”、“010”、“110”和“100”)示出电压阶跃的函数。图7B示出了可能导致BER的相应区域，即对应于状态“001”和“000”的分布之间的重叠以及对应于状态“100”和“101”的分布之间的重叠。
对于每个LSB页面读取尝试，可以观察到以下信息并将其用于改进的读取阈值搜索：
-阈值(v2,v6)；
-“1”计数：当数据在写入TLC页面之前被扰乱时，“1”的计数预计接近页面大小的一半。页面中“1”的部分表示为P1，P1的标称值预计等于0.5(表示页面上“0”和“1”的分布相等)；以及
-LDPC校验和(CS)：低密度奇偶校验(LDPC)码的校验和是初始校正子权重，并提供页面的BER的噪声估计。
尽管针对TLC NAND装置中的LSB页面描述了实施例，但是可以理解，这些方法和技术适用于其它页面类型和其它NAND闪存类型。如上所述，校验和与“1”计数估计器可以用于为任何页面的后续读取尝试推导出更准确的读取阈值，从而减少失败读取尝试的次数并提高服务质量(QoS)。
在一些实施例中，估计器还可以用于调整NAND闪存装置中的增量步进脉冲编程(ISPP)参数。ISPP是一种对MLC和SLC晶体管中的存储器状态进行编程的方法。在ISPP操作中，使用增加幅度的短连续编程脉冲将编程电压施加到所选择的存储器单元的控制栅极。在增加幅度的每个脉冲之间，执行编程验证操作以检查所选择的存储器单元中的每一个是否具有升高到该存储器单元的编程验证电压电平以上的阈值电压。ISPP操作持续直到所选择的存储器单元(例如，图1至图2所示的存储器单元)中的每一个的阈值电压升高到相应的编程验证电压以上，使得单元中的每一个的阈值电压表示所期望的存储器状态。
所公开技术的实施例描述了LDPC校验和的估计器，LDPC校验和是初始校正子权重并提供页面的BER的噪声估计。图8A和图8B分别示出了典型的LSB页面(具有21000个编程/擦除周期)在不同的LSB读取阈值下的校验和值的表面图和等高线图。
在一些实施例中，为了估计图7A所示的CS表面，考虑两个区域：(1)接近CS表面的最小值的区域，其可以很好地通过dcs阶多项式近似，以及(2)远离最佳(或接近最佳)读取阈值的区域，其饱和到校验和的最大值，表示为CSmax。给定这两个区域，可以使用以下模型来估计校验和：
Figure BDA0003424064140000101
这里，S(·)表示sigmoid函数，校验和估计器
Figure BDA0003424064140000102
是校验和的最大(饱和)值(CSmax)与对应于多个读取电压中的N个读取电压的N个dcs阶多项式之和的sigmoid函数的乘积。在该示例中，对于LSB页面，N＝2对应于v2和v6(如图7A所示)。在示例中，sigmoid函数可以是逻辑函数、双曲正切函数、反正切函数、误差函数或广义逻辑函数。
设
Figure BDA0003424064140000103
其中S-1是可以使用算术单元或查找表(LUT)计算的反sigmoid函数。在示例中，LUT和反sigmoid函数的精度可以基于可用的硬件或复杂性约束。给定这个符号，等式(1)可以简化为
Figure BDA0003424064140000111
设
Figure BDA0003424064140000112
表示第i次先前读取，CS(i)为相应的校验和，m表示先前读取的次数。从m次先前读取中生成的信息可以用于构建矩阵V和Y，它们被定义为：
Figure BDA0003424064140000113
和
Figure BDA0003424064140000114
可以选择先前读取的次数，使得m≥2dcs+1，并且可以使用线性最小二乘模型，使用以下等式来确定该第一估计器的第一参数集
Figure BDA0003424064140000115
Θ＝(VTV)-1·VTY
图9A示出了LSB页面的底层校验和等高线图的示例(标记为“实际归一化等高线”)。使用从m＝5次先前读取获得的信息(表示为实心点)与阶数为dcs＝2的CS估计器，可以推导出校验和表面的估计值(标记为“估计归一化等高线”)，其显示为叠加在图9A中的底层等高线上的黑色椭圆。注意的是，使用来自更多次读取尝试的信息以及更高阶数的估计器通常导致对校验和表面的估计更准确，尽管以增加计算和复杂性为代价。
尽管图9A中实际等高线和估计等高线的形状不同，但是两者相关之处在于可校正区域中可能存在的任何差异。可校正区域包括所有读取阈值，这些阈值提供可以通过错误校正码(ECC)校正的位错误率(BER)。对于校验和估计，假设CS小于预定值的所有读取阈值可以通过ECC解码器校正。在示例中，CS的阈值取决于ECC码和相关的解码器。图9B示出了特定CS值(例如，CS＝1000)的实际和估计等高线以及先前读取。如图所示，实际CS区域和估计CS区域重叠得相当好。
基于先前读取并使用多项式回归推导出的校验和估计器提供元信息，该元信息无法用于解码，但是可以被影响基于所描述的实施例改进后续读取阈值。
所公开技术的实施例进一步描述了“1”计数(表示为P1)的估计器，“1”计数是页面中标称值为0.5的1的部分。图10A和图10B分别示出了典型的LSB页面(具有21000个编程/擦除周期)在不同的LSB读取阈值下的“1”计数的表面图和等高线图。
如图10B所示，与P1表面(图10A所示)相对应的等高线是多项式，并使用以下模型估计“1”计数的概率：
Figure BDA0003424064140000121
本文中，S(·)表示sigmoid函数，“1”计数估计器
Figure BDA0003424064140000122
是与多个读取电压中的N个读取电压相对应的N个dp阶多项式之和的sigmoid函数。在该示例中，对于LSB页面，N＝2对应于v2和v6(如图7A所示)。在示例中，sigmoid函数可以是逻辑函数、双曲正切函数、反正切函数、误差函数或广义逻辑函数。
设
Figure BDA0003424064140000123
其中S-1是可以使用算术单元或查找表(LUT)计算的反sigmoid函数。在示例中，LUT和反sigmoid函数的精度可以基于可用的硬件或复杂性约束。给定这个符号，等式(2)可以简化为
Figure BDA0003424064140000124
设
Figure BDA0003424064140000125
表示第i次先前读取，P1 (i)为“1”的相应百分比，m表示先前读取的次数。从m次先前读取中生成的信息可以用于构建矩阵W和Z，它们被定义为：
Figure BDA0003424064140000131
和
Figure BDA0003424064140000132
可以选择先前读取的次数，使得m≥2dp，并且可以使用线性最小二乘模型，使用以下等式来确定该第二估计器的第二参数集
Figure BDA0003424064140000133
Φ＝(WTW)-1·WTZ
图11示出了LSB页面的底层P1等高线图(标记为“实际“1”计数等高线”)。使用从m＝7次先前读取获得的信息(表示为实心点)与阶数为dp＝3的P1估计器，可以推导出P1表面的估计值(标记为“估计‘1’计数等高线”)，其显示为叠加在图11中的底层等高线上的黑线。使用估计的等高线，可以确定对应于接近50％的“1”计数(P1)的阈值区域。
基于先前读取并使用多项式回归推导出的“1”计数估计器提供元信息，该元信息无法用于解码，但是可以影响以基于所描述的实施例改进后续读取阈值。
在一些实施例中，固件可以被配置为应用估计的参数集(Θ和Φ)的函数来确定更新后的读取电压(例如，v2和v6)。在示例中，函数是相应参数估计的平均值。在另一示例中，函数是相应参数估计的加权平均值，其中基于模拟性能和/或先前收集的数据而确定权重。
图12示出了操作存储器装置的方法1200的流程图。方法1200包括，在操作1210，基于多个读取电压，对存储器装置的多个页面中的每一个执行读取操作。
方法1200包括，在操作1220，基于针对多个页面中的每个页面的读取操作，确定每个页面中的“1”计数和每个页面的错误校正码的校验和。
方法1200包括，在操作1230，基于多项式回归生成校验和的第一估计器和“1”计数的第二估计器。
方法1200包括，在操作1240，基于第一估计器和第二估计器确定更新后的多个读取电压。
方法1200包括，在操作1250，将更新后的多个读取电压施加到存储器装置以从存储器装置检索信息。
在一些实施例中，校验和的第一估计器包括校验和的最大值与对应于多个读取电压中的N个读取电压的N个dcs阶多项式之和的sigmoid函数的乘积，N和dcs为正整数，N个dcs阶多项式的系数包括第一参数集。
在一些实施例中，方法1200进一步包括以下操作：针对每次读取操作并基于sigmoid函数的反函数生成一组m次多项式，其中m是对应于读取操作次数的正整数，并且其中m≥2dcs+1；并且将线性最小二乘模型应用于该组m个多项式以生成第一参数集的估计。
在一些实施例中，“1”计数的第二估计器包括与多个读取电压中的N个读取电压相对应的N个dp阶多项式之和的sigmoid函数，N和dp是正整数，N个dp阶多项式的系数包括第二参数集。
在一些实施例中，方法1200进一步包括以下操作：针对每次读取操作并基于sigmoid函数的反函数生成一组m个多项式的操作，其中m是对应于读取操作次数的正整数，并且其中m≥2dp；并且将线性最小二乘模型应用于m个多项式以生成第二参数集的估计。
在一些实施例中，sigmoid函数选自由逻辑函数、双曲正切函数、反正切函数、误差函数和广义逻辑函数组成的组。
在一些实施例中，使用查找表(LUT)来确定sigmoid函数的反函数。
在一些实施例中，第一估计器和第二估计器用于调整存储器装置中的一个或多个增量步进脉冲编程(ISPP)参数。
在一些实施例中，存储器装置包括多个单元，并且其中生成第一估计器和第二估计器与多个单元的电压分布无关。
在一些实施例中，更新后的多个读取电压基于第一参数集的估计和第二参数集的估计的加权平均。
本专利文献中描述的主题的实施方案和功能操作可以以包括本说明书中公开的结构及它们的等效结构的各种系统、数字电子电路、或者以计算机软件、固件或硬件，或者它们中的一个或多个的组合来实施。本说明书中描述的主题的实施方案可以被实施为一个或多个计算机程序产品，即，由数据处理设备运行或控制数据处理设备的操作的、在有形和非暂时性计算机可读介质上编码的计算机程序指令的一个或多个模块)。计算机可读介质可以是机器可读存储装置、机器可读存储基底、存储器装置、影响机器可读传播信号的物质组成或者它们中的一个或多个的组合。术语“数据处理单元”或“数据处理设备”涵盖用于处理数据的所有设备、装置和机器，例如，包括可编程处理器、计算机或者多个处理器或计算机。除硬件之外，设备还可以包括为所讨论的计算机程序创建运行环境的代码，例如，构成处理器固件、协议栈、数据库管理系统、操作系统或者它们中的一个或多个的组合的代码。
计算机程序(也称为程序、软件、软件应用、脚本或代码)可以以任意形式的编程语言(包括编译语言或解译语言)写入，并且可以以任何形式进行部署，包括被部署为适用于在计算环境中使用的独立程序，或者模块、组件、子例程或其它单元。计算机程序不必与文件系统中的文件相对应。程序可以存储在保存其它程序或数据的文件的一部分(例如，标记语言文档中存储的一个或多个脚本)、专用于所讨论的程序的单个文件或者多个协调文件(例如，存储一个或多个模块、子程序或代码的一部分的文件)中。计算机程序可以被部署为在一台计算机或者在位于一个站点或跨多站点分布并通过通信网络互连的多台计算机上运行。
本说明书中描述的过程和逻辑流程可以由运行一个或多个计算机程序的一个或多个可编程处理器执行，以通过对输入数据进行操作并生成输出来执行功能。过程和逻辑流程也可以由专用逻辑电路(例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路))执行，并且设备也可以被实施为专用逻辑电路(例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路))。
适用于运行计算机程序的处理器包括，例如，通用微处理器和专用微处理器两者以及任何种类的数字计算机的任何一个或多个处理器。通常，处理器将从只读取存储器或随机存取存储器或两者接收指令和数据。计算机的基本元件是用于执行指令的处理器以及用于存储指令和数据的一个或多个存储器装置。通常，计算机还将包括用于存储数据的一个或多个大容量存储装置(例如，磁、磁光盘或光盘)，或者可操作地联接以从用于存储数据的一个或多个大容量存储装置(例如，磁、磁光盘或光盘)接收数据或向其传送数据或接收数据并且传送数据。然而，计算机不必具有这种装置。适用于存储计算机程序指令和数据的计算机可读介质包括所有形式的非易失性存储器、介质和存储器装置，包括例如半导体存储器装置(例如，EPROM、EEPROM和闪速存储器装置)。处理器和存储器可以由专用逻辑电路补充或并入专用逻辑电路。
虽然本专利文献包含许多细节，但是这些细节不应被解释为对任何发明或可以要求保护的任何发明的范围的限制，而应被解释为对特定发明的特定实施例可以进行的特定的特征描述。本专利文献中单独的实施例的上下文中描述的某些特征也可以以单个实施例的组合来实施。相反，在单个实施例的上下文中描述的各种特征也可以单独地在多个实施例中实施，或者以任何适用的子组合来实施。此外，尽管以上可以将特征描述为以某些组合而起作用并且甚至最初如此要求保护，但是在一些情况下，可以从组合中排除所要求保护的组合的一个或多个特征，并且所要求保护的组合可以涉及子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为为了实现理想的效果需要以所示的特定顺序或以连续的顺序执行这些操作，或者需要执行所有示出的操作。此外，本专利文献中描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中都需要这种分离。
本专利文献仅描述了少量的实施方案和示例，并且可以基于本专利文献中描述和示出的内容进行其它实施方案、改进和变化。

Claims (20)

1.一种操作存储器装置的方法，包括：
基于多个读取电压，对所述存储器装置的多个页面中的每个页面执行读取操作；
基于针对所述多个页面中的每个页面的读取操作，确定每个页面中的“1”计数与每个页面的错误校正码的校验和；
基于多项式回归生成所述校验和的第一估计器和所述“1”计数的第二估计器；
基于所述第一估计器和所述第二估计器确定更新后的多个读取电压；并且
将所述更新后的多个读取电压施加到所述存储器装置以从所述存储器装置检索信息。
2.根据权利要求1所述的方法，其中所述校验和的第一估计器包括所述校验和的最大值与对应于所述多个读取电压中的N个读取电压的N个dcs阶多项式之和的sigmoid函数的乘积，其中N和dcs为正整数，并且其中N个dcs阶多项式的系数包括第一参数集。
3.根据权利要求2所述的方法，其中所述sigmoid函数选自由逻辑函数、双曲正切函数、反正切函数、误差函数和广义逻辑函数组成的组。
4.根据权利要求2所述的方法，进一步包括：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dcs+1；并且
将线性最小二乘模型应用于所述一组m个多项式以生成所述第一参数集的估计。
5.根据权利要求4所述的方法，其中使用查找表即LUT来确定所述sigmoid函数的反函数。
6.根据权利要求1所述的方法，其中所述“1”计数的第二估计器包括与所述多个读取电压中的N个读取电压相对应的N个dp阶多项式之和的sigmoid函数，其中N和dp是正整数，并且其中N个dp阶多项式的系数包括第二参数集。
7.根据权利要求6所述的方法，其中所述sigmoid函数选自由逻辑函数、双曲正切函数、反正切函数、误差函数和广义逻辑函数组成的组。
8.根据权利要求6所述的方法，进一步包括：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dp；并且
将线性最小二乘模型应用于所述一组m个多项式以生成所述第二参数集的估计。
9.根据权利要求8所述的方法，其中使用查找表即LUT来确定所述sigmoid函数的反函数。
10.根据权利要求1所述的方法，其中所述第一估计器和所述第二估计器用于调整所述存储器装置中的一个或多个增量步进脉冲编程参数即ISPP参数。
11.根据权利要求1所述的方法，其中所述存储器装置包括多个单元，并且其中生成所述第一估计器和所述第二估计器与所述多个单元的电压分布无关。
12.一种操作存储器装置的系统，包括：
处理器与存储器，所述存储器包括所述存储器上存储的指令，其中所述指令在被所述处理器运行时使所述处理器：
基于多个读取电压，对所述存储器装置的多个页面中的每个页面执行读取操作；
基于针对所述多个页面中的每个页面的读取操作，确定每个页面中的“1”计数与每个页面的错误校正码的校验和；
基于多项式回归生成所述校验和的第一估计器和所述“1”计数的第二估计器；
基于所述第一估计器和所述第二估计器确定更新后的多个读取电压；并且
将所述更新后的多个读取电压施加到所述存储器装置以从所述存储器装置检索信息。
13.根据权利要求12所述的系统，其中所述校验和的第一估计器包括所述校验和的最大值与对应于所述多个读取电压中的N个读取电压的N个dcs阶多项式之和的sigmoid函数的乘积，其中N和dcs为正整数，并且其中N个dcs阶多项式的系数包括第一参数集。
14.根据权利要求13所述的系统，其中所述指令在被所述处理器执行时进一步使所述处理器：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dcs+1；并且
将线性最小二乘模型应用于所述一组m个多项式以生成所述第一参数集的估计。
15.根据权利要求12所述的系统，其中所述“1”计数的第二估计器包括与所述多个读取电压中的N个读取电压相对应的N个dp阶多项式之和的sigmoid函数，其中N和dp是正整数，并且其中N个dp阶多项式的系数包括第二参数集。
16.根据权利要求15所述的系统，其中所述指令在被所述处理器执行时进一步使所述处理器：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dp；并且
将线性最小二乘模型应用于所述一组m个多项式以生成所述第二参数集的估计。
17.一种非暂时性计算机可读存储介质，所述非暂时性计算机可读存储介质上存储有指令，所述非暂时性计算机可读存储介质包括：
基于多个读取电压对所述存储器装置的多个页面中的每个页面执行读取操作的指令；
基于针对所述多个页面中的每个页面的读取操作确定每个页面中的“1”计数与每个页面的错误校正码的校验和的指令；
基于多项式回归生成所述校验和的第一估计器和所述“1”计数的第二估计器的指令；
基于所述第一估计器和所述第二估计器确定更新后的多个读取电压的指令；以及
将所述更新后的多个读取电压施加到所述存储器装置以从所述存储器装置检索信息的指令。
18.根据权利要求17所述的计算机可读存储介质，其中所述校验和的第一估计器包括所述校验和的最大值与对应于所述多个读取电压中的N个读取电压的N个dcs阶多项式之和的sigmoid函数的乘积，其中N和dcs为正整数，其中N个dcs阶多项式的系数包括第一参数集，并且其中所述计算机可读存储介质进一步包括：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式的指令，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dcs+1；以及
将线性最小二乘模型应用于所述一组m个多项式以生成所述第一参数集的估计的指令。
19.根据权利要求18所述的计算机可读存储介质，其中所述“1”计数的第二估计器包括与所述多个读取电压中的N个读取电压相对应的N个dp阶多项式之和的sigmoid函数，其中N和dp为正整数，其中N个dp阶多项式的系数包括第二参数集，并且其中所述计算机可读存储介质进一步包括：
针对每一次所述读取操作并基于所述sigmoid函数的反函数生成一组m个多项式的指令，其中m是对应于所述读取操作的次数的正整数，并且其中m≥2dp；以及
将线性最小二乘模型应用于所述一组m个多项式以生成所述第二参数集的估计的指令。
20.根据权利要求19所述的计算机可读存储介质，其中所述更新后的多个读取电压基于所述第一参数集的估计和所述第二参数集的估计的加权平均。
CN202111571717.8A 2021-06-15 2021-12-21 基于存储器装置中先前读取尝试的参数估计 Pending CN115482866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/348,391 US11567693B2 (en) 2021-06-15 2021-06-15 Parameter estimation based on previous read attempts in memory devices
US17/348,391 2021-06-15

Publications (1)

Publication Number Publication Date
CN115482866A true CN115482866A (zh) 2022-12-16

Family

ID=84389860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111571717.8A Pending CN115482866A (zh) 2021-06-15 2021-12-21 基于存储器装置中先前读取尝试的参数估计

Country Status (2)

Country Link
US (1) US11567693B2 (zh)
CN (1) CN115482866A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240055046A1 (en) * 2022-08-12 2024-02-15 Micron Technology, Inc. Model for predicting memory system performance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080586A2 (en) 2006-01-10 2007-07-19 Saifun Semiconductors Ltd. Rd algorithm improvement for nrom technology
US10158380B2 (en) * 2016-12-06 2018-12-18 Sandisk Technologies Llc ECC and read adjustment based on dynamic memory error model estimation
US11227666B1 (en) * 2020-08-07 2022-01-18 Micron Technology, Inc. Track charge loss based on signal and noise characteristics of memory cells collected in calibration operations
US11342027B1 (en) * 2020-11-24 2022-05-24 SK Hynix Inc. Systems for adaptively determining read threshold voltage using meta information
US11430530B2 (en) * 2021-01-25 2022-08-30 SK Hynix Inc. Deep learning based program-verify modeling and voltage estimation for memory devices

Also Published As

Publication number Publication date
US11567693B2 (en) 2023-01-31
US20220398031A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
CN111538620B (zh) 存储器装置的鲁棒检测方法
CN111538458B (zh) 使用深度学习的存储装置性能优化
CN112783685B (zh) 快速收敛的低密度奇偶校验码的位翻转解码器
US10567001B2 (en) Method and data storage device to estimate a number of errors using convolutional low-density parity-check coding
CN102132350A (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN114792546A (zh) 存储器装置的基于深度学习的编程验证建模和电压估计
CN111538621B (zh) 针对位线故障的软芯片猎杀恢复
CN112860474B (zh) 快速收敛的低密度奇偶校验码的软位翻转解码器
US11574698B1 (en) Compressing deep neural networks used in memory devices
TW202109539A (zh) 用於非揮發性記憶體中的錯誤校正的快速失效支援
CN114765047A (zh) 非易失性存储器装置中的软读取阈值估计的高斯建模
CN114649047A (zh) 具有高度可变节点的低密度奇偶校验码的译码
CN115482866A (zh) 基于存储器装置中先前读取尝试的参数估计
CN112562772B (zh) 自适应低密度奇偶校验硬解码器
CN112331244B (zh) 广义低密度奇偶校验码的软输入软输出分量代码解码器
CN114664359A (zh) 用于无附加读取的软解码的系统和方法
US20240103727A1 (en) Out-of-order bit-flipping decoders for non-volatile memory devices
US11881869B1 (en) Asymmetric bit errors in low-density parity-check codes for non-volatile memory devices
TWI839424B (zh) 準迴圈校正子解碼器的硬體實施方案
US20230176765A1 (en) Read threshold prediction in memory devices using deep neural networks
US11082062B2 (en) Hardware implementations of a quasi-cyclic syndrome decoder
US11050442B2 (en) Reducing the latency of a syndrome-based quasi-cyclic decoder
CN115472200A (zh) 生成对数似然比的压缩框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination