TWI359424B - Memory, repair system and method for testing the s - Google Patents

Description

1359424

三達編號：TW3524PA ^ 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶體，且特別是有關於一種可 ' 用來改善良率並可供快速測試之記憶體。 【先前技術】 記憶體的製程包括一測試存於記憶體内的資料的步 驟。第1圖繪示一記憶體陣列110與用以測試記憶體陣列 籲 I10之一測試器120。測試器120包括一比較器121與一 資料緩衝記憶體122。一原始資料D0 (未繪示）係被寫入 至記憶體陣列120中的每個待測試的記憶胞。資料缓衝記 憶體122亦儲存一參考資料D2，其為原始資料D〇的正確 複製資料。當提供一輸入位址AI給記憶體陣列丨丨〇與資 料緩衝記憶體122時，由對應輸入位址AI的記憶胞所讀 取到的測試資料D1與資料緩衝記憶體丨2 2中的對應參考 *料D2係被分別被輸入至比較器121。比較器121係比較 Φ對應參考貝料D2與測試育料D卜並輸出一輸出訊號s〇， 以指出原始㈣DG是純正確地財於制輸人位址M 的記憶胞中，以決定記憶胞為正確與否。 然、而’隨著記憶體陣列的儲存容量越來越大，以傳統 測試器-個-個測試記憶體陣列中的記憶胞會變得十分 耗日寸此夕卜胃料緩衝§己憶體122的儲存容量亦需大幅增 加。因此，如何提供-個可較有效率地被測試的記憶體， 乃業界所致力之目標。 6 1359424

^達編號：TW3524PA 【發明内容】 ^㈣有關於-種記憶體。在職此記憶體之記憶 由^己憶體之錯誤校正料元能夠正4地校正 ^己憶胞讀取出來的測試資料中的錯誤，此記憶胞即可被 判疋為測試通過。因此，應用此記憶體可以有效改善 根據本發明（之第一方面），提出一種記憶體。此纪 憶體包括-記憶體陣列、-錯誤校正碼（Error c町⑽ code，ECC)單元與一比較器。記憶體陣列包括至少—記 = 記憶胞係被寫入並儲存至少一原始資料。錯誤校 正碼早元係用以從記憶胞讀取出至少一測試資料。 试貧料出現-錯誤，則錯誤校正碼單元即校正此測試資 料。錯誤校正码單元並據以輸出—錯誤校正資料。比較 用以判定原始資料是否實質上與錯誤校正資料相同^輸 出一輸出訊號來指示記憶胞為測試成功與否。 別 、，根據本發明（之第二方面），提出一種測試方法，用 以測忒一記憶體之至少一記憶胞。此方法包括：首先，將 至少-原始資料寫入至記憶胞中。之後，由記憶胞讀取出 至少一測試資料，並對此測試資料執行錯誤校正碼運算， 並，以輸出至少-錯誤校正資料。接著，決定錯誤校正資 ，是否實質上與原始資料相等，以決定記憶胞為測試成功 與否。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 乂 7 1359424

三達編號：TW3524PA ' 【實施方式】 第2圖繪示依據本發明實施例之記憶體之方塊圖。請 參考第2圖。記憶體200係包括一記憶體陣列210、一錯 誤校正碼（Error correct code，ECC)單元 220 與一比 較器230。 記憶體陣列210包括記憶胞211至21N。N係為一正 整數。一原始資料Dg (未繪示）係依據輸入位址Ad被寫 入至每個記憶胞。其中，存於記憶胞211至21N的資料係 • 被定義為測試資料Dt。錯誤校正碼單元220係用以讀取測 試資料Dt，並執行一錯誤校正碼運算。當一錯誤出現於測 試資料Dt，錯誤校正碼單元220係執行錯誤校正碼運算來 校正測試資料Dt，並據以輸出一錯誤校正資料De。 比較器230係比較錯誤校正資料De與原始資料Dg， 並輸出一輸出訊號So來指示錯誤校正資料De係否實質上 與原始資料Dg相同。如此一來，即可判斷記憶胞211至 21N是否可以正確地被存取原始資料Dg，以決定記憶胞211 ® 至21N正確與否。

若錯誤校正資料De與原始資料Dg實質上相同，表示 由記憶胞211至21N所讀取出的測試資料Dt即為正確， 或表示若有錯誤出現於測試資料Dt時，錯誤校正碼單元 220可以正確地校正測試資料Dt。比較器230即輸出輸出 訊號So，以表示記憶胞211至21N為測試正確。亦即，只 要錯誤校正碼單元220可以成功地校正由記憶胞211至 21N所讀取出的測試資料Dt中的錯誤，記憶胞211至21N 8 1359424 三達編號：TW3524PA 即被判定為測試正確。 若錯誤校正資料De未與原始資料％實質 示測試資料Dt係無法正確地由記憶胞被讀取出^同’表 無法由錯誤校正碼單元220成功地校正。因此”且， 輸出輸出訊號S〇來指示記憶胞211S21N為測試二： ，即’當測試資料Dt中有錯誤出現，且即使錯°

早π 220亦無法成功地校正測試資料 至21N即被判定為測試失敗。 己匕胞川 舉例來說，當錯誤校正碼單元22〇係用以執 的錯誤校正碼運算（卜 位疋 資料ΙΗΦΜ p 0n)日寺，在測試 貝科Dt t的-位元的錯誤係可以被成功地校正。亦即， 對於記憶胞211至21N，—位元的錯誤是可容忍的。因此， I7使劂4¾料De中出現一位元的錯誤，記憶胞211至 仍可被判疋為測試通過。然而，當超過一位元的錯誤出現 於測試資料Dt中，使用一位元的錯誤校正碼單元220即 ，法正確地校正。因此，記憶胞211至21N即被判定為測 5式失敗。使用一位元的錯誤校正碼單元，程式化的良率與 程式化速度可以增加5%至10%。 έ己憶體200更包括一錯誤記錄單元240。在本發明實 k例中’錯誤記錄單元240係記錄錯誤記憶胞的位址。另 一個正確的記憶胞係用來取代此錯誤的記憶胞。如此，當 欲存取此已記錄的記憶胞時，即會存取到用以取代的正確 §己憶胞。 在本發明實施例中，記憶胞211至21N係位於記憶體 9 1359424

三達編號：TW3524PA •陣列210中之一記憶列或一記憶行中。當錯誤校正資料De 未實質上與原始資料Dg相等時，亦即，當太多位元的錯 誤出現於一記憶列中，且無法以錯誤校正碼運算來校正並 • 復原時，此記憶列的位址可以被紀錄為測試失敗，並記錄 於錯誤記錄單元240中。記憶體陣列21〇可以被實現為一 修復系統。記憶體陣列21〇中之一修復列可被用來取代此 記憶列。另一原始資料係被寫入至此修復列中，以決定此 修復列正確與否。當使用記憶體時，若此錯誤的記憶列被 ⑩存取到，即會重新指向此修復列，以存取此修復列。 同樣地，當位於記憶體陣列210中之一記憶行被判定 為測試失敗’記憶列的位址亦被紀錄為測試失敗，並記錄 於錯誤記錄單元240中。記憶體陣列210中之-修復行可 被用來取代此記憶行。另一原始資料係被寫入至此修復行 中’以決定此修復行正確與否。當使用記憶體時，若此錯 誤的記憶行被存取到，即會重新指向此修復行，以存取此 修復行。 •在本發明實施例中，係藉由儲存等於的原始資 料Dg ’來測試每個記憶胞211至2請，以驗證其是否可正 確地存取0與1。 原始資料Dg係被-測試器寫入至記憶體陣列卜此 測試器亦接收輸出訊號So,以判定所測試的記憶胞為測試 成功或測試失敗。 第3圖繪示平行測試具有記憶體200之記憶體321至 32M之方塊圖。其中’M為—正整數。測試器31〇係分別 10 1359424

三^11 號：T+W3524PA 輸入原始資料Dgl至DgM至記憶體321至32M，以測試其 記憶體陣列。其記憶體陣列的記憶胞係以前述方式來測 試。用以指示記憶體321至32M的記憶體陣列的記憶胞正 確與否的輸出訊號Sol至SoM ’係分別被輸出至測試器 310。 。

在測试§己憶體時，僅需要測試器31 〇之一測試接腳來 接收每個記憶體的輸出訊號。如此，測試器31〇即可同時 測試更多的記憶體。相較之下，具有傳統記憶體的記憶體 的測試方式，係為一個一個測試每個記憶胞。測試器3 的一個測試接腳僅能用以接收對應單一記憶胞的輸出訊 號。因此，測試一個具有傳統記憶體的記憶體需使用更多 測試接腳。因此，測試器310可以平行地測試更多具有本 發明實施例之記憶體的記憶體，以加速生產流程。 第4圖繪示依照本發明實施例之測試方法，用以測試 記憶體200。首先，在步驟41〇中，寫入原始資料如至記 憶胞211至21Ν。接著’在步驟42〇中，由記憶胞2u至 21Ν讀取測試資料Dt，並對測試資料^執行錯誤校正運 算’並據以輸出一錯誤校正資料De。 之後，在步驟430中，決定錯誤校正資料以是否與 原始資料⑽實質上相同’以判定記憶胞m謂為測 試成功或^失敗。接著，在步驟權t，#記憶胞211 至21N㈣疋為錯誤失敗時，記錄錯誤的記憶胞211至2in 的位址。 在測試本發明實施例之記 憶體之記憶胞時，只要其錯 1359424

二達編號：丁 W3524PA 誤校正單元可以成功地校正由記憶胞所讀取出的測試資 料的錯誤’此記憶胞即被判定為測試成功。因此，使用此 • 記憶體可以改善良率。 此外’具有此記憶體的記憶體，僅需測試器中的一個 測5式接腳’來接收指示記憶體的記憶胞為正確與否的輸出 訊號。因此，測試器可以平行地測試更多具有此記憶體的 。己^體。如此，藉由應用本發明實施例之記憶體，可以顯 著提升記憶體的測試速度，而改善製程效率。 翁綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定者為準。 # 12 1^^9424

二達編號：TW3524PA 【圖式簡單說明】 第1圖繪示一記憶體陣列與用以測試記憶體陣列之 一測試器。 第2圖繪示依據本發明實施例之記憶體之方塊圖。 第3圖繪示平行測試數個具有第2圖之記憶體之記憶 體之方塊圖。 〜 第4圖繪示依照本發明實施例之測試方法，用以 第2圖之記憶體。 “ v 【主要元件符號說明】 110、210 :記憶體陣列 120、 310 :測試器 121、 230 :比較器 122 :資料緩衝記憶體 211〜21N :記憶胞 220 :錯誤校正碼單元 • 24〇 :錯誤記錄單元 321〜32M :記憶體 13

Claims (1)

1359424 三達編號：TW3524PA 十、申請專利範圍： 1. 一種記憶體，包括： ，-記憶體陣列，包括至少一記憶胞，該至少一記 係被寫入至少一原始資料； 一錯誤k正碼（Error correct c〇de，Ecc)單元， 用以由遠至少一記憶胞讀取至少一測試資料，當一錯誤出 現於該至少-測試資料時，校正該至少一測試資料，並據 以輸出至少一錯誤校正資料；以及 φ 比較器，用以決定該至少一原始資料與該至少—錯 誤校正資料是否實質上相同，並輸出一輸出訊號，該輸出曰 訊號係表不該至少一記憶胞為測試成功或測試失敗。 2. 如申請專利範圍第1項所述之記憶體，其中，該 記憶體更包括一錯誤記錄單元，用以當該至少一記憶胞為 測试失敗時，記錄該至少一記憶胞。 3. 如申請專利範圍第1項所述之記憶體，其中，該 記憶體更包括一錯誤記錄單元，該至少一記憶胞係位於該 # 記憶體陣列之一記憶體列（Memory row)或一記憶體行 (Memory column)，當該至少一記憶胞為測試失敗時，該 錯誤記錄單元係記錄該記憶體列或該記憶體行。 4. 如申請專利範圍第3項所述之記憶體，其中，記 錄於該錯誤記錄單元之該記憶體列或該記憶體行係由該 記憶體陣列之一修復列（Repa i r row)或一修復行（Repa i r column)來取代。 14 三達編號：TW3524PA 至，卜5·塔如申明專利犯圍第1項所述之記憶體，其中，該 ^一原始資料係由-測試器寫人至 , 判忒态所傳迗之該至少一原始資料盥 該至少一錯誤校正資料。 乂 二.”請專利範圍第Μ所述之記憶體，其中，該 •曰％又正碼單％係為位元的錯誤校正碼單元。 7.-測試方法’用以測試—記憶體陣列之至少一記 憶胞，該測試方法包括：

寫入至少一原始資料至該至少-記憶胞； 由該至少一記憶胞讀取至少一測試資料，對該至少一 測試資料執行-錯誤校正竭（Em)r CGrrectiQn code， ECC)運算’並據以輸出至少一錯誤校正資料；以及 一決定該至少一錯誤校正資料與該至少一原始資料是 否貫質上相同’以決定該至少―記憶胞為測試成功或測試 失敗。

8. 如申請專利範圍第7項所述之方法，更包括： 當該至少一記憶胞為測試失敗時，記錄該至少一記憶 胞。 9. 如申請專利範圍第7項所述之方法，其中該至少 一記憶胞係位於該記憶體陣列之一記憶列或一記憶行，該 方法更包括： 當该至少一記憶胞係測試失敗時’記錄該記憶列或該 記憶行。 15 1359424 ' 三達編號：TW3524PA • 10.如申請專利範圍第7項所述之方法，其中，於執 行該錯誤校正碼運算之步驟中，當一錯誤出現於該至少一 • 測試資料時，校正該至少一測試資料，並據以輸出該至少 - 一錯誤校正資料。

16