CN102272737A - 用于监视存储器系统的系统及方法 - Google Patents

用于监视存储器系统的系统及方法 Download PDF

Info

Publication number
CN102272737A
CN102272737A CN2010800044315A CN201080004431A CN102272737A CN 102272737 A CN102272737 A CN 102272737A CN 2010800044315 A CN2010800044315 A CN 2010800044315A CN 201080004431 A CN201080004431 A CN 201080004431A CN 102272737 A CN102272737 A CN 102272737A
Authority
CN
China
Prior art keywords
memory bank
memory
coupled
sub
communicatedly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800044315A
Other languages
English (en)
Other versions
CN102272737B (zh
Inventor
乔·M·杰德罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102272737A publication Critical patent/CN102272737A/zh
Application granted granted Critical
Publication of CN102272737B publication Critical patent/CN102272737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3452—Performance evaluation by statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)
  • Alarm Systems (AREA)
  • Burglar Alarm Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明揭示系统及方法，包含操作以监视与存储器库相关联的第一操作参数集合、调整与所述存储器库相关联的第二操作参数集合及对主机装置执行警示与报告操作的那些系统及方法。

Description

用于监视存储器系统的系统及方法
相关申请案交叉参考
本专利申请案主张2009年1月12日提出申请的第12/352,381号美国申请案的优先权权益，所述美国专利申请案以引用的方式并入本文中。
技术领域
本文中所描述的各种实施例涉及与半导体存储器相关联的系统及方法以及用于监视存储器系统的系统及方法。
背景技术
微处理器技术已以比半导体存储器技术的速率快的速率演变。因此，现代主机处理器与半导体存储器子系统之间通常存在性能的不匹配，所述处理器配接到所述半导体存储器子系统以接收指令及数据。举例来说，据估计，一些高端服务器闲置四分之三时钟来等待对存储器请求的响应。
另外，随着处理器核心及线程的数目继续增加，软件应用程序及操作系统技术的演变已增加了对较高密度存储器子系统的需求。然而，当前技术的存储器子系统通常表示性能与密度之间的折衷。较高带宽可限制可连接于系统中的存储器卡或存储器模块的数目不超过JEDEC电气规范。
虽然已提出JEDEC接口的扩展，但通常可发现缺少关于将来的所预期存储器带宽及密度。缺点包含缺少存储器电力优化及主机处理器与存储器子系统之间的接口的唯一性。随着处理器及/或存储器技术改变，后一种缺点可导致对重新设计所述接口的需要。
附图说明
图1是根据本发明的各种实例性实施例的存储器系统的框图。
图2是根据各种实例性实施例与逻辑裸片堆叠在一起的经堆叠裸片3D存储器阵列的剖切概念图。
图3及图4是展示根据各种实例性实施例的与实例性包相关联的字段的包图示。
图5是根据各种实例性实施例的存储器库控制器及相关联模块的框图。
图5A是根据各种实例性实施例的存储器系统的框图。
图6A、6B、6C及6D是图解说明根据各种实例性实施例的方法的流程图。
具体实施方式
图1是根据本发明的各种实例性实施例的存储器系统100的框图。一个或一个以上实施例操作以在一个或一个以上始发装置(例如，一个或一个以上处理器)与一经堆叠阵列存储器“库”集合之间大致同时传送多个命令、地址及/或数据传出流。可产生增加的存储器系统密度、带宽、平行性及可缩放性。
本文中的多裸片存储器阵列实施例聚合在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。本文中称为“存储器库”的经堆叠裸片群组的子区段共享共用控制逻辑。存储器库架构战略性地分割存储器控制逻辑以增加能量效率同时提供已通电存储器组的较细粒度。本文中的实施例还实现标准化的主机处理器到存储器系统接口。随着存储器技术演变，所述标准化接口可减少重新设计循环次数。
图2是根据各种实例性实施例与逻辑裸片202堆叠在一起的经堆叠裸片3D存储器阵列200的剖切概念图。存储器系统100并入有一个或一个以上铺砌式存储器阵列(例如经堆叠裸片3D存储器阵列200)堆叠。多个存储器阵列(例如，存储器阵列203)制作到多个经堆叠裸片(例如，经堆叠裸片204)中的每一者上。
所述经堆叠裸片中的每一者在逻辑上划分成多个“瓦片”(例如，与经堆叠裸片204相关联的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列203。在一些实施例中，每一存储器阵列203可配置为存储器系统100中的一个或一个以上独立存储器组。存储器阵列203并不限于任何特定存储器技术且可包含动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器等。
经堆叠存储器阵列瓦片集合208可包含来自所述经堆叠裸片中的每一者的单个瓦片(例如，瓦片212B、212C及212D，其中在图1中观看不到基底瓦片)。电力、地址及/或数据以及类似的共用信号可沿“Z”维度220在例如穿晶片互连(TWI)的传导路径(例如，传导路径224)上横过经堆叠瓦片集合208。因此，将经堆叠裸片3D存储器阵列200分割成存储器“库”(例如，存储器库230)集合。每一存储器库包含一经堆叠瓦片集合，从多个经堆叠裸片中的每一者出一个瓦片。所述库的每一瓦片包含一个或一个以上存储器阵列(例如，存储器阵列240)。
图1中展示所得的存储器库集合102。下文所描述的控制、切换及通信逻辑制作到逻辑裸片202上。存储器系统100包含多个存储器库控制器(MVC)104(例如，MVC 106)。每一MVC以一对一关系通信地耦合到对应存储器库(例如，存储器库110)。因此，每一MVC能够独立于其它MVC与其相应存储器库之间的通信而与对应存储器库通信。
存储器系统100还包含多个可配置串行化通信链路接口(SCLI)112。SCLI 112被划分成传出SCLI群组113(例如，传出SCLI 114)及传入SCLI群组115。多个SCLI 112中的每一者能够与其它SCLI 112同时操作。SCLI 112将多个MVC 104一起通信地耦合到一个或一个以上主机处理器114。存储器系统100将高度抽象的多链路高吞吐量接口呈现给主机处理器114。
存储器系统100还可包含矩阵开关116。矩阵开关116通信地耦合到多个SCLI 112且耦合到多个MVC 104。矩阵开关116能够将每一SCLI交叉连接到选定MVC。因此主机处理器114可跨越多个SCLI 112以大致同时的方式存取多个存储器库102。此架构可提供现代处理器技术(包含多核技术)所需要的处理器到存储器带宽。
存储器系统100还可包含通信地耦合到矩阵开关116的存储器组构控制寄存器117。存储器组构控制寄存器117接受来自配置源的存储器组构配置参数且配置存储器系统100的一个或一个以上组件以根据可选择模式操作。举例来说，矩阵开关116以及多个存储器库102及多个MVC 104中的每一者通常可经配置以响应于单独存储器请求而独立于彼此地操作。.此配置可由于SCLI 112与存储器库102之间的平行性而增强存储器系统带宽。
或者，存储器系统100可经由存储器组构控制寄存器117重新配置以致使多个存储器库102中的两者或两者以上的子集及对应MVC子集响应于单个请求而同步操作。后一配置可用以存取比正常宽的数据字以降低等待时间，如下文进一步描述。可通过将选定位型式加载到存储器组构控制寄存器117中来实现其它配置。
图3及图4是展示根据各种实例性实施例的分别与实例性包300及400相关联的字段的包图示。依据图3及图4转到图1，存储器系统100还可包含通信地耦合到矩阵开关116的多个包解码器118(例如，包解码器120)。主机处理器114汇编在一些实施例中可在结构上类似于实例性包300或400的传出包122。也就是说，传出包122可含有命令字段310、地址字段320及/或数据字段410。接着，主机处理器114跨越传出SCLI(例如，传出SCLI 114)以下文将进一步解释的方式将传出包122发送到包解码器120。
传出SCLI 114可包含多个传出差分对串行路径(DPSP)128。DPSP 128通信地耦合到主机处理器114且可共同地输送传出包122。也就是说，多个传出DPSP 128中的每一DPSP可以第一数据速率输送传出包122的第一数据速率传出子包部分。
传出SCLI 114还可包含通信地耦合到多个传出DPSP 128的解串行化器130。解串行化器130将传出包122的每一第一数据速率传出子包部分转换为多个第二数据速率传出子包。跨越第一多个传出单端数据路径(SEDP)134以第二数据速率发送多个第二数据速率传出子包。所述第二数据速率比所述第一数据速率慢。
传出SCLI 114还可包含通信地耦合到解串行化器130的多路分用器138。多路分用器138将多个第二数据速率传出子包中的每一者转换为多个第三数据速率传出子包。跨越第二多个传出SEDP 142以第三数据速率将所述多个第三数据速率传出子包发送到包解码器120。所述第三数据速率比所述第二数据速率慢。
包解码器120接收传出包122且提取命令字段310(例如，实例性包300的命令字段)、地址字段320(例如，实例性包300的地址字段)及/或数据字段(例如，实例性包400的数据字段)。在一些实施例中，包解码器120解码地址字段320以确定对应存储器库选择信号集合。包解码器120在接口146上将所述存储器库选择信号集合呈现给矩阵开关116。所述库选择信号致使输入数据路径148切换到对应于传出包122的MVC106。
现在转到对传入数据路径的论述，存储器系统100可包含通信地耦合到矩阵开关116的多个包编码器154(例如，包编码器158)。包编码器158可经由矩阵开关116从多个MVC 104中的一者接收传入存储器命令、传入存储器地址及/或传入存储器数据。包编码器158将传入存储器命令、地址及/或数据编码成传入包160以供跨越传入SCLI 164传输到主机处理器114。
在一些实施例中，包编码器158可将传入包160分段成多个第三数据速率传入子包。包编码器158可跨越第一多个传入单端数据路径(SEDP)166以第三数据速率发送所述多个第三数据速率传入子包。存储器系统100还可包含通信地耦合到包编码器158的多路复用器168。多路复用器168可将第三数据速率传入子包的多个子集中的每一者多路复用成第二数据速率传入子包。多路复用器168跨越第二多个传入SEDP 170以比所述第三数据速率快的第二数据速率发送所述第二数据速率传入子包。
存储器系统100可进一步包含通信地耦合到多路复用器168的串行化器172。串行化器172将第二数据速率传入子包的多个子集中的每一者聚合成第一数据速率传入子包。跨越多个传入差分对串行路径(DPSP)174以比所述第二数据速率快的第一数据速率将所述第一数据速率传入子包发送到主机处理器114。因此，经由矩阵开关116跨越SCLI 112在主机处理器114与MVC 104之间来回地传送命令、地址及数据信息。
图5是根据各种实例性实施例的MVC(例如，MVC 106)及相关联模块的框图。MVC 106可包含可编程库控制逻辑(PVCL)组件(例如，PVCL 510)。PVCL 510将MVC 106介接到对应存储器库(例如，存储器库110)。PVCL 510产生与对应存储器库110相关联的一个或一个以上组控制信号及/或定时信号。
PVCL 510可经配置以将MVC 106调适到选定配置或选定技术的存储器库110。因此，举例来说，最初可使用当前可用的DDR2 DRAM配置存储器系统100。随后可调适存储器系统100以通过将PVCL 510重新配置为包含DDR3组控制与定时逻辑来适应基于DDR3的存储器库技术。
MVC 106还可包含通信地耦合到PVCL 510的存储器定序器514。存储器定序器514基于用以实施相关联存储器库110的技术执行存储器技术相依操作集合。举例来说，存储器定序器514可执行与对应存储器库110相关联的命令解码操作、存储器地址多路复用操作、存储器地址多路分用操作、存储器刷新操作、存储器库训练操作及/或存储器库预取操作。在一些实施例中，存储器定序器514可包括DRAM定序器。在一些实施例中，存储器刷新操作可始发于刷新控制器515中。
存储器定序器514可经配置以将存储器系统100调适到选定配置或技术的存储器库110。举例来说，存储器定序器514可经配置以与同存储器系统100相关联的其它存储器定序器同步地操作。此配置可用以响应于单个高速缓存线请求而将宽数据字从多个存储器库递送到与主机处理器114相关联的高速缓存线(未展示)。
MVC 106还可包含写入缓冲器516。写入缓冲器516可通信地耦合到PVCL 510以缓冲从主机处理器114抵达MVC 106的数据。MVC 106可进一步包含读取缓冲器517。读取缓冲器517可通信地耦合到PVCL 510以缓冲从对应存储器库110抵达MVC 106的数据。
MVC 106还可包含无序请求队列518。无序请求队列518建立对包含于存储器库110中的多个存储器组的有序读取及/或写入操作序列。选择所述有序序列以避免对任一单个存储器组的顺序操作以减少组冲突且降低读取到写入周转时间。
MVC 106还可包含存储器库修复逻辑(MVRL)组件524。MVRL 524可通信地耦合到存储器库110以使用阵列修复逻辑526执行有缺陷存储器阵列地址重映射操作。MVRL524还可使用TWI修复逻辑528执行与存储器库110相关联的TWI修复操作。
图5A是根据各种实例性实施例的存储器系统5000的框图。存储器系统5000可包含存储器库集合102(例如，存储器库110)及对应MVC集合104(例如，MVC 106)。如先前所论述，在与存储器阵列裸片(例如，图2的存储器阵列裸片204)堆叠在一起的逻辑裸片(例如，图2的逻辑裸片202)上制作MVC。
以下对图5A的论述涉及实例性存储器库110、实例性MVC 106与同存储器系统5000的监视及控制相关联的各种结构元件之间的连接。然而，应注意，下文所描述及关于图5A所图解说明的连接及功能适用于存储器库集合102中的每一者及MVC集合104中的每一者。
存储器系统5000还可包含系统监视器处理器5004(其可包含(例如)嵌入式处理器或状态机)。系统监视器处理器5004通信地耦合到存储器库集合102中的每一者及MVC集合104中的每一者。处理器5004监视与存储器库相关联的至少一个操作参数(例如第一操作参数集合)且对主机装置(在图5A中未展示)执行警示及/或报告操作。在一些实施例中，处理器5004还可调整与存储器库110相关联的至少一个操作参数(例如第二操作参数集合)，如下文进一步描述。
存储器系统5000可进一步包含通信地耦合到系统监视器处理器5004的一个或一个以上传感器(例如，电压传感器5006、温度传感器5008及/或位错误检测器)。传感器5006及5008仅为实例；各种实施例中可包含其它传感器。所述传感器可感测与所述第一操作参数集合相关联的值集合(例如，电压集合或温度集合)。
传感器监视模块5010可通信地耦合到系统监视器处理器5004。传感器监视模块5010存储所感测值集合。在一些实施例中，传感器监视模块5010还将所述所感测值与对应警示阈值集合进行比较。
存储器系统5000还可包含通信地耦合到系统监视器处理器5004的统计分析模块5012。统计分析模块5012对所述所感测值集合执行统计计算。
存储器系统5000可进一步包含通信地耦合到系统监视器处理器5004的报告与警示模块5014。在所感测值超过对应警示阈值的情况下，报告与警示模块5014向主机装置发出警示。在一些实施例中，报告与警示模块5014还将统计及性能数据报告给所述主机装置。
配电系统5016可通信地耦合到系统监视器处理器5004。配电系统5016从存储器库110内的传感器(例如，传感器5006及5008)接收操作参数传感器数据(例如，电压电平测量或温度测量)。配电系统5016根据与存储器库110的子区段(例如，到存储器阵列裸片或到所述裸片上的个别存储器阵列)相关联的电力使用水平调整每一阵列的供应电压电平。
存储器系统5000还可包含错误监视器，例如通信地耦合到动态修复模块5022的错误校正码(ECC)模块5020。在一些实施例中，动态修复模块5022可经由MVRL 524耦合到ECC模块5020。ECC模块5020检测一个或一个以上软错误校正、硬位故障、刷新调整及/或有故障通孔。动态修复模块5022通信地耦合到系统监视器处理器5004。动态修复模块5022接收软错误校正、硬位故障、刷新调整及/或通孔故障的通知并采取校正行动。
存储器库修复逻辑(MVRL)524可通信地耦合到动态修复模块5022。MVRL 524将存储器请求从有故障存储器阵列重新引导到备用存储器阵列。在一些实施例中，MVRL524还将存储器库信号从有故障通孔重新引导到备用通孔。
存储器系统5000可进一步包含PVCL 510。PVCL 510经由通信链路(例如，图1的通信链路112)在主机装置与存储器库110之间传送数据及地址字，如先前所描述。PVCL510还解码所述地址字以获得对应于若干个存储器库子区段中的每一者的子区段地址(例如，裸片地址、阵列地址、行地址及列地址)。
业务密度监视器5026可通信地耦合到系统监视器处理器及/或耦合到PVCL 510。业务密度监视器5026监视对数个存储器库子区段中的每一者的存取频率。在一些实施例中，业务密度监视器5026还监视跨越通信链路的业务量且将存取频率及业务量统计报告给主机装置。
在一些实施例中，业务密度监视器5026经配置以引导PVCL 510执行负载平衡操作。举例来说，业务密度监视器5026可引导PVCL 510替代对应于存储器库110的利用不足的子区段的子区段地址而非对应于利用过度的子区段的子区段地址。此些操作可导致降低的等待时间及/或较高的吞吐量。
在一些实施例中，业务密度监视器5026可经配置以将前馈信息提供给配电系统5016。举例来说，所述前馈信息可包含子区段利用的最近历史及/或推测。配电系统5016可利用所述前馈信息来预期存储器库110的各种子区段处的电力要求。
存储器系统5000还可包含通信地耦合到系统监视器处理器5004及/或耦合到PVCL510的数据眼监视器5028。数据眼监视器5028在个别存储器库基础上进行周期性数据选通定位调整例程且追踪与数据选通漂移相关的趋势。也就是说，可在执行读取或写入存取序列的同时，在一范围内递增地调整对存储器库、对存储器库裸片或对裸片上的存储器单元阵列的数据选通定时。所述范围的限制可通过检测读取或写入错误来确定。可计算所述范围的中心作为所述限制之间的中点且可选择所述中心作为所要的选通定时，即“数据眼”的中心。在一些实施例中，可针对包括存储器库的数个裸片中的每一者个别地执行数据选通调整。可以若干种方式实施先前所描述的组件中的任一者，包含呈硬件、软件、固件或其组合的实施例。应注意，在此上下文中的“软件”是指法定软件结构且不仅仅指代软件列表。
因此，存储器系统100；存储器阵列200、203、240、527；裸片202、204；瓦片205A、205B、205C、208、212B、212C、212D；“Z”维度220；路径224、148；存储器库230、102、110；MVC 104、106；SCLI 112、113、114、115、164；处理器114；矩阵开关116；寄存器117；包300、400、122、160；包解码器118、120；字段310、320、410；DPSP128、174；解串行化器130；SEDP 134、142、166、170；多路分用器138；接口146；包编码器154、158；多路复用器168；串行化器172；PVCL 510；存储器定序器514；刷新控制器515；缓冲器516、517；无序请求队列518；MVRL 524；阵列修复逻辑526；TWI修复逻辑528；存储器系统5000；系统监视器处理器5004；传感器5006、5008；传感器监视模块5010；统计分析模块5012；报告与警示模块5014；配电系统5016；ECC模块5020；动态修复模块5022；业务密度监视器5026；及数据眼监视器5028在本文中可全部表征为“模块”。
所述模块可包含存储器系统100的架构所要且适于各种实施例的特定实施方案的硬件电路、光学组件、单处理器或多处理器电路、存储器电路、软件程序模块及对象(但并非软件列表)、固件及其组合。
各种实施例的设备及系统在除高密度、多链路、高吞吐量半导体存储器子系统5000以外的应用中可为有用的。因此，本发明的各种实施例并不受如此限制。存储器系统5000的图解说明打算提供对各种实施例的结构的一般理解。所述图解说明并非打算用作对可利用本文中所描述结构的设备及系统的所有元件及特征的完整说明。
各种实施例的新颖设备及系统可包括或并入到用于计算机、通信及信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、数据交换机及包含多层、多芯片模块的专用模块中的电子电路中。此些设备及系统可作为子组件进一步包含于各种电子系统内，例如电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组音频层3)播放器)、车辆、医学装置(例如，心脏监视器、血压监视器等)、机顶盒及其它装置。一些实施例可包含若干种方法。
图6A、6B、6C及6D是图解说明根据各种实例性实施例的方法1000的流程图。方法1000包含监视与存储器库相关联的至少一个操作参数，例如，电压、温度、定时参数、存储器库利用统计及/或数据错误以及其它参数。在一些实施例中，方法1000还可包含调整与存储器库相关联的至少一个操作参数，例如，供应电压、数据选通定时及/或有缺陷存储器阵列替代。方法1000可进一步包含对主机装置执行警示与报告操作。
方法1000可在框1006处以接收警示阈值集合开始。方法100可在框1010处继续存储所述警示阈值集合。
方法1000还可包含在框1012处感测与第一操作参数集合相关联的值集合及在框1014处存储所述所感测值集合。方法1000可进一步包含在框1016处将所述所感测值集合与所述警示阈值集合中的对应阈值进行比较。
方法1000还可包含在框1020处对所述所感测值集合执行统计计算及在框1022处将统计及性能数据报告给主机装置。在一些实施例中，方法1000可进一步包含在框1024处在所感测值超过对应警示阈值的情况下向所述主机装置发出警示。
方法1000可在框1028处继续从存储器库内的传感器接收一个或一个以上电压电平测量或温度测量。各种实施例可包含存储器库层级、存储器阵列裸片层级或甚至存储器阵列层级处的传感器。方法1000还可包含在框1032处响应于电压电平测量或温度测量而调整存储器库内的供应电压电平。可在存储器库层级上、在存储器阵列裸片层级处或在存储器阵列层级处做出此些调整。
方法1000可在框1036处继续检测一个或一个以上软错误校正、硬位故障及/或刷新调整。可在ECC模块(例如，图5A的ECC模块5020)处、在PVCL(例如，图5A的PVCL 510)处及/或在逻辑裸片202内或存储器库自身内的某一其它适合点处检测所述错误。方法1000还可包含在框1040处接收软错误校正、硬位故障及/或刷新调整的通知。举例来说，可在图5A的动态修复模块5022处接收此些通知，且此些通知可指示有故障或出故障的存储器阵列。方法1000可进一步包含在框1042处将存储器请求从有故障存储器阵列重新引导到备用存储器阵列。
方法1000可在框1046处继续检测一个或一个以上有故障传导路径(下文中称为“有故障通孔”)，例如有故障穿晶片互连(例如，至少部分地延伸穿过晶片的传导路径)。可在ECC模块处、在PVCL处及/或在逻辑裸片202内或存储器库自身内的某一其它适合点处检测有故障通孔事件。方法1000还可包含在框1048处接收有故障通孔的通知。举例来说，可在图5A的动态修复模块5022处接收此些通知。方法1000可进一步包含在框1050处将存储器库信号从有故障通孔重新引导到备用通孔。
方法1000可在框1054处进一步继续跨越主机装置与存储器库之间的通信链路传送数据及/或地址字。方法1000还可包含在框1056处解码所述地址字以获得存储器库子区段地址。每一子区段地址对应于存储器库的一子区段。子区段可包括(例如)裸片或存储器阵列。
方法1000还可包含在框1058处监视跨越通信链路的业务量及在框1060处将所述业务量报告给主机装置。方法1000可进一步包含在框1062处监视对存储器库的子区段中的每一者的存取频率及在框1064处将所述存取频率报告给主机装置。
方法1000可在框1068处继续通过管理存储器地址分配来平衡存储器库的各种子区段的利用。举例来说，主机装置操作系统可基于在主机装置处从存储器子系统接收的子区段利用报告而将物理存储器分配给较少使用的存储器库子区段。
方法1000还可包含在框1070处替代子区段地址以平衡存储器库的各种子区段的利用。在一些实施例中，举例来说，可引导MVC用较少使用的子区段地址替代重度使用的子区段地址以平衡存储器库子区段利用。
方法1000可进一步包含在框1074处将前馈子区段利用信息提供给配电系统。可使用所述子区段利用信息来预期存储器库的各种子区段处的电力要求。方法1000还可包含在框1076处个别地调整存储器库的各种子区段的电力可用性。举例来说，可将供应电压增加到针对其预期高存取负载的存储器阵列。
方法1000可在框1080处继续进行周期性数据选通定位调整例程。也就是说，可在执行读取或写入存取序列的同时，在一范围内递增地调整对存储器库、对存储器库裸片或对裸片上的存储器单元阵列的数据选通定时。所述范围的限制可通过检测读取或写入错误来确定。可计算所述范围的中心作为所述限制之间的中点且可选择所述中心作为所要的选通定时，即“数据眼”的中心。在一些实施例中，方法1000可包含在框1082处追踪与存储器库、存储器库裸片或所述裸片上的存储器单元阵列处的数据选通漂移相关的趋势。
注意，可以不同于所描述的次序的次序执行本文中所描述的活动。还可以重复、串行及/或并行方式执行关于本文中所识别的方法所描述的各种活动。
可从基于计算机的系统中的计算机可读媒体启动软件程序以执行所述软件程序中所定义的功能。可采用各种程序设计语言以创建经设计以实施及执行本文中所揭示的方法的软件程序。可使用面向对象的语言(例如Java或C++)以面向对象的格式结构化所述程序。或者，可使用程序语言(例如汇编语言或C语言)以面向程序的格式结构化所述程序。软件组件可使用众所周知的机制进行通信，包含应用程序接口、过程间通信技术及远程程序呼叫以及其它机制。各种实施例的教示内容并不限于任一特定程序设计语言或环境。
本文中所描述的设备、系统及方法可操作以监视并调整与存储器库相关联的操作参数。可对所述操作参数进行统计分析并将其报告给耦合到所述存储器库的主机装置。在一个或一个以上参数超过对应阈值的情况下，可设定警示阈值且向所述主机装置发出警示。这些任务可由与所述存储器库堆叠在一起的逻辑裸片上的模块执行，因此从所述主机装置卸载此处理。监视/控制功能与所述存储器库之间的较高集成水平可以较低成本导致增加的性能。举例来说，可针对对应于所述存储器库的裸片堆叠中的每一裸片个别地执行数据选通校准。因此，可使用具有较宽广定时能力范围的存储器阵列裸片来制造存储器库。可产生增加的制造合格率及降低的成本。
通过图解说明而非限制的方式，附图展示其中可实践标的物的特定实施例。充分详细地描述所图解说明的实施例旨在使所属领域的技术人员能够实践本文中所揭示的教示内容。可使用其它实施例且从本发明导出其它实施例，使得可在不背离本发明的范围的情况下做出结构及逻辑替代及改变。因此，此实施方式不应视为具有限制意义。各种实施例的广度由所附权利要求书及此权利要求书授权的等效内容的全部范围界定。
发明性标的物的此些实施例在本文中可个别地或共同地由术语“发明(invention)”指代，此仅出于便利性且并不打算在事实上已揭示一个以上发明或发明性概念的情况下将本申请案自发地限制于任一单个发明或发明性概念。因此，虽然本文已图解说明并描述了特定实施例，但旨在实现相同目的的任一布置均可替代所展示的特定实施例。本发明打算涵盖各种实施例的任何及所有改动或变化形式。在审阅以上描述之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。
提供本发明的摘要以符合37C.F.R.§1.72(b)，其需要将允许读者快速获取技术性发明的性质的摘要。提交本发明摘要是基于以下理解：其并非将用于解释或限制权利要求书的范围或含义。在前述实施方式中，出于简化本发明的目的将各种特征一起集合在单个实施例中。本发明的此方法不应解释为需要比每一权利要求中所明确陈述的特征更多的特征。而是，发明性标的物可存在于少于单个所揭示实施例的所有特征中。因此，以上权利要求书特此并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (42)

1.一种存储器系统，其包括：
存储器库，其包括经堆叠的多个存储器阵列，每一存储器阵列位于多个经堆叠存储器裸片中的一者上；
存储器库控制器(MVC)，其位于与所述经堆叠存储器裸片堆叠在一起的逻辑裸片上且通信地耦合到所述存储器库以提供与所述存储器库相关联的控制、切换或通信逻辑中的至少一者；
所述逻辑裸片的系统监视器处理器，其用以监视与所述存储器库相关联的至少一个操作参数且调整与所述存储器库相关联的至少一个操作参数。
2.根据权利要求1所述的存储器系统，其进一步包括：
至少一个传感器，其通信地耦合到所述系统监视器处理器以感测与所述所监视的至少一个操作参数相关联的值；及
传感器监视模块，其通信地耦合到所述系统监视器处理器以将所述所感测值与对应阈值进行比较。
3.根据权利要求2所述的存储器系统，其中所述至少一个传感器包括电压传感器、温度传感器、定时测量装置或位错误检测器中的至少一者。
4.根据权利要求2所述的存储器系统，其中所述至少一个传感器在存储器库层级、存储器阵列裸片层级或存储器阵列层级处。
5.根据权利要求2所述的存储器系统，其进一步包括：
统计分析模块，其通信地耦合到所述系统监视器处理器以基于所述所感测值执行统计计算。
6.根据权利要求5所述的存储器系统，其进一步包括：
报告模块，其通信地耦合到所述系统监视器处理器且耦合到所述统计分析模块以将统计或性能数据中的至少一者报告给始发装置。
7.根据权利要求2所述的存储器系统，其进一步包括：
警示模块，其通信地耦合到所述系统监视器处理器以在所述所感测值超过所述阈值的情况下向始发装置发出警示。
8.根据权利要求1所述的存储器系统，其进一步包括：
配电系统，其通信地耦合到所述系统监视器处理器以响应于所述所感测值而调整供应电压电平。
9.根据权利要求8所述的存储器系统，其中所述配电系统经配置以根据与所述存储器库的个别子区段相关联的电力使用水平来调整每一子区段的供应电压电平。
10.根据权利要求1所述的存储器系统，其进一步包括：
动态修复模块，其通信地耦合到所述系统监视器处理器以响应于接收到软错误校正、硬位故障、刷新调整或传导路径故障中的至少一者的通知而采取校正行动；
错误校正码(ECC)模块，其通信地耦合到所述动态修复模块或所述系统监视器处理器中的至少一者以检测所述软错误、所述硬位故障、所述刷新调整或所述传导路径故障中的至少一者；及
存储器库修复逻辑，其通信地耦合到所述动态修复模块以将存储器请求从有故障存储器阵列重新引导到备用存储器阵列且将存储器库信号从有故障传导路径重新引导到备用传导路径。
11.根据权利要求1所述的存储器系统，其进一步包括：
业务密度监视器，其通信地耦合到所述系统监视器处理器以监视对所述存储器库的子区段的存取频率、监视跨越所述始发装置与所述存储器库之间的通信链路的业务量及/或将所述存取频率及业务量报告给所述始发装置。
12.根据权利要求11所述的存储器系统，其进一步包含：
可编程库控制逻辑(PVCL)，其通信地耦合到所述业务密度监视器以在所述通信链路与所述存储器库之间传送数据及地址字且解码所述地址字以获得对应于所述存储器库的所述子区段中的每一者的子区段地址。
13.根据权利要求12所述的存储器系统，其中所述业务密度监视器经配置以引导所述PVCL替代子区段地址以平衡所述存储器库的所述子区段的利用。
14.根据权利要求11所述的存储器系统，其中所述业务密度监视器经配置以将前馈信息提供给配电系统以预期所述存储器库的所述子区段处的电力要求。
15.根据权利要求1所述的存储器系统，其进一步包括：
数据眼监视器，其通信地耦合到所述系统监视器处理器以进行周期性数据选通定位调整例程及/或追踪与数据选通漂移相关的趋势。
16.一种方法，其包括：
监视与存储器库相关联的至少一个操作参数；
调整与所述存储器库相关联的至少一个操作参数；及
对始发装置执行警示操作或报告操作中的至少一者。
17.根据权利要求16所述的方法，其进一步包括：
接收警示阈值集合；及
存储所述警示阈值集合。
18.根据权利要求17所述的方法，其中监视所述至少一个操作参数包括：
感测与第一操作参数集合相关联的值集合；及
将所述所感测值集合与所述警示阈值集合中的对应阈值进行比较。
19.根据权利要求18所述的方法，其进一步包括：
对所述所感测值集合执行统计计算。
20.根据权利要求16所述的方法，其进一步包括：
将统计及/或性能数据中的至少一者报告给所述始发装置，其中所述始发装置包括主机装置。
21.根据权利要求15所述的方法，其进一步包括：
在所述所感测值集合中的一者超过所述警示阈值集合中的对应一者的情况下，向所述始发装置发出警示。
22.根据权利要求16所述的方法，其中监视所述至少一个操作参数包括从所述存储器库内的传感器接收电压电平测量或温度测量中的至少一者，且其中调整与所述存储器库相关联的至少一个操作参数包括根据与所述存储器库内的个别存储器阵列相关联的电力使用水平来调整每一阵列的供应电压电平。
23.根据权利要求16所述的方法，其进一步包括：
检测软错误校正、硬位故障或刷新调整中的至少一者；及
响应于所述检测而将存储器请求从有故障存储器阵列重新引导到备用存储器阵列。
24.根据权利要求16所述的方法，其进一步包括：
检测至少一个有故障传导路径；及
将存储器库信号从所述有故障传导路径重新引导到备用传导路径。
25.根据权利要求16所述的方法，其进一步包括：
跨越所述始发装置与所述存储器库之间的通信链路传送数据及地址字；及
解码所述地址字以获得对应于与所述存储器库相关联的多个子区段中的每一者的存储器库子区段地址。
26.根据权利要求25所述的方法，其进一步包括：
监视跨越所述通信链路的业务量；及
将所述业务量报告给所述始发装置。
27.根据权利要求25所述的方法，其进一步包括：
监视对所述存储器库的所述多个子区段的存取频率；及
将所述存取频率报告给所述始发装置。
28.根据权利要求27所述的方法，其进一步包括：
通过管理存储器地址分配来平衡所述存储器库的所述多个子区段的利用。
29.根据权利要求27所述的方法，其进一步包括：
替代子区段地址以平衡所述存储器库的所述多个子区段的利用。
30.根据权利要求27所述的方法，其进一步包括：
将前馈子区段利用信息提供给配电系统以预期所述存储器库的所述子区段处的电力要求；及
个别地调整所述存储器库的所述子区段中的每一者的电力可用性。
31.根据权利要求16所述的方法，其进一步包括：
进行周期性数据选通定位调整例程以使数据眼集中在存储器库裸片处；及/或
追踪与所述存储器库裸片处的数据选通漂移相关的趋势。
32.一种存储器系统，其包括：
存储器库，其包括经堆叠的多个存储器阵列，每一存储器阵列位于多个经堆叠存储器裸片中的一者上；及
逻辑裸片，其与所述经堆叠存储器裸片堆叠在一起且包括：
存储器库控制器(MVC)，其通信地耦合到所述存储器库以提供与所述存储器库相关联的控制、切换或通信逻辑中的至少一者；
系统监视器处理器，其通信地耦合到所述MVC；及
动态修复模块，其通信地耦合到所述系统监视器处理器以响应于接收到软错误校正、硬位故障、刷新调整或传导路径故障中的至少一者的通知而采取校正行动。
33.根据权利要求32所述的存储器系统，其中所述MVC包括错误监视器以检测所述软错误、所述硬位故障、所述刷新调整或所述传导路径故障中的至少一者。
34.根据权利要求32所述的存储器系统，其中所述MVC包括存储器库修复逻辑(MVRL)，所述存储器库修复逻辑(MVRL)通信地耦合到所述动态修复模块以将存储器请求从有故障存储器阵列重新引导到备用存储器阵列及/或将存储器库信号从有故障传导路径重新引导到备用传导路径。
35.一种存储器系统，其包括：
存储器库，其包括经堆叠的多个存储器阵列，每一存储器阵列位于多个经堆叠存储器裸片中的一者上；及
逻辑裸片，其与所述经堆叠存储器裸片堆叠在一起且包括：
存储器库控制器(MVC)，其通信地耦合到所述存储器库以提供与所述存储器库相关联的控制、切换或通信逻辑中的至少一者；
系统监视器处理器，其通信地耦合到所述MVC；及
业务密度监视器，其通信地耦合到所述系统监视器处理器及/或耦合到所述MVC以监视对所述存储器库的子区段的存取频率。
36.根据权利要求35所述的存储器系统，其中所述业务密度监视器进一步经配置以监视跨越始发装置与所述存储器库之间的通信链路的业务量及/或将所述存取频率及/或业务量报告给所述始发装置。
37.根据权利要求35所述的存储器系统，其中所述MVC包括可编程库控制逻辑(PVCL)，所述可编程库控制逻辑(PVCL)通信地耦合到所述业务密度监视器以在所述通信链路与所述存储器库之间传送数据及地址字，且解码所述地址字以获得对应于所述存储器库的所述子区段中的每一者的子区段地址。
38.根据权利要求35所述的存储器系统，其中所述业务密度监视器经配置以引导所述PVCL替代子区段地址以平衡所述存储器库的所述子区段的利用。
39.根据权利要求35所述的存储器系统，其中所述业务密度监视器进一步经配置以将前馈信息提供给配电系统以预期所述存储器库的所述子区段处的电力要求。
40.一种存储器系统，其包括：
存储器库，其包括经堆叠的多个存储器阵列，每一存储器阵列位于多个经堆叠存储器裸片中的一者上；及
逻辑裸片，其与所述经堆叠存储器裸片堆叠在一起且包括：
存储器库控制器(MVC)，其通信地耦合到所述存储器库以提供与所述存储器库相关联的控制、切换或通信逻辑中的至少一者；
系统监视器处理器，其通信地耦合到所述MVC；及
数据眼监视器，其通信地耦合到所述系统监视器处理器及/或耦合到所述MVC以调整数据选通定时及/或追踪与数据选通漂移相关的趋势。
41.根据权利要求40所述的存储器系统，其中所述数据眼监视器经配置以：
在执行读取或写入存取序列的同时，在一范围内递增地调整对所述存储器库、存储器库裸片中的至少一者或对所述存储器库裸片上的存储器单元阵列的数据选通定时；
通过检测读取或写入错误来确定所述范围的限制；
计算所述范围的中心作为所述限制之间的中点；及
选择所述范围的所述中心作为所要的选通定时。
42.根据权利要求40所述的存储器系统，其中所述数据眼监视器经配置以针对包括所述存储器库的所述裸片中的每一者调整数据选通定时。
CN201080004431.5A 2009-01-12 2010-01-12 用于监视存储器系统的系统及方法 Active CN102272737B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,381 2009-01-12
US12/352,381 US8032804B2 (en) 2009-01-12 2009-01-12 Systems and methods for monitoring a memory system
PCT/US2010/020786 WO2010081157A2 (en) 2009-01-12 2010-01-12 Systems and methods for monitoring a memory system

Publications (2)

Publication Number Publication Date
CN102272737A true CN102272737A (zh) 2011-12-07
CN102272737B CN102272737B (zh) 2015-07-08

Family

ID=42317217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080004431.5A Active CN102272737B (zh) 2009-01-12 2010-01-12 用于监视存储器系统的系统及方法

Country Status (7)

Country Link
US (3) US8032804B2 (zh)
EP (1) EP2386084B1 (zh)
JP (2) JP2012515381A (zh)
KR (1) KR101603814B1 (zh)
CN (1) CN102272737B (zh)
TW (1) TWI505089B (zh)
WO (1) WO2010081157A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8601332B2 (en) 2009-01-12 2013-12-03 Micron Technology, Inc. Systems and methods for monitoring a memory system
CN105718223A (zh) * 2011-12-27 2016-06-29 英特尔公司 管理工作负载存储器分配的方法和设备
KR20170100724A (ko) * 2016-02-26 2017-09-05 삼성전자주식회사 메모리 장치 진단 시스템
CN108292253A (zh) * 2015-12-19 2018-07-17 英特尔公司 用于芯片上可靠性控制器的设备和方法
CN111142784A (zh) * 2018-11-06 2020-05-12 美光科技公司 存储器元件配置处理和操作调整
CN113539345A (zh) * 2020-04-14 2021-10-22 美光科技公司 调整修整设定以改善存储器性能或可靠性
US11822789B2 (en) 2011-12-27 2023-11-21 Intel Corporation Methods and apparatus to manage workload memory allocation

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US8018752B2 (en) * 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
JP5421152B2 (ja) * 2010-03-08 2014-02-19 ルネサスエレクトロニクス株式会社 半導体集積回路
US8412882B2 (en) * 2010-06-18 2013-04-02 Microsoft Corporation Leveraging chip variability
US8464107B2 (en) * 2010-06-28 2013-06-11 Qualcomm Incorporated Surrogate circuit for testing an interface
US8364813B2 (en) 2010-11-02 2013-01-29 International Business Machines Corporation Administering incident pools for event and alert analysis
US8386602B2 (en) 2010-11-02 2013-02-26 International Business Machines Corporation Relevant alert delivery in a distributed processing system
US8621277B2 (en) * 2010-12-06 2013-12-31 International Business Machines Corporation Dynamic administration of component event reporting in a distributed processing system
US8737231B2 (en) 2010-12-07 2014-05-27 International Business Machines Corporation Dynamic administration of event pools for relevant event and alert analysis during event storms
US8868984B2 (en) 2010-12-07 2014-10-21 International Business Machines Corporation Relevant alert delivery in a distributed processing system with event listeners and alert listeners
US8805999B2 (en) 2010-12-07 2014-08-12 International Business Machines Corporation Administering event reporting rules in a distributed processing system
KR101214285B1 (ko) * 2010-12-30 2012-12-20 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US8756462B2 (en) 2011-05-24 2014-06-17 International Business Machines Corporation Configurable alert delivery for reducing the amount of alerts transmitted in a distributed processing system
US8645757B2 (en) 2011-05-26 2014-02-04 International Business Machines Corporation Administering incident pools for event and alert analysis
US8676883B2 (en) 2011-05-27 2014-03-18 International Business Machines Corporation Event management in a distributed processing system
US9213621B2 (en) 2011-05-27 2015-12-15 International Business Machines Corporation Administering event pools for relevant event analysis in a distributed processing system
US8880943B2 (en) 2011-06-22 2014-11-04 International Business Machines Corporation Restarting event and alert analysis after a shutdown in a distributed processing system
US8392385B2 (en) 2011-06-22 2013-03-05 International Business Machines Corporation Flexible event data content management for relevant event and alert analysis within a distributed processing system
US8713366B2 (en) 2011-06-22 2014-04-29 International Business Machines Corporation Restarting event and alert analysis after a shutdown in a distributed processing system
US9419650B2 (en) 2011-06-22 2016-08-16 International Business Machines Corporation Flexible event data content management for relevant event and alert analysis within a distributed processing system
TWI430094B (zh) 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
US20130097215A1 (en) 2011-10-18 2013-04-18 International Business Machines Corporation Selected Alert Delivery In A Distributed Processing System
US8887175B2 (en) 2011-10-18 2014-11-11 International Business Machines Corporation Administering incident pools for event and alert analysis
US20130097272A1 (en) 2011-10-18 2013-04-18 International Business Machines Corporation Prioritized Alert Delivery In A Distributed Processing System
US9178936B2 (en) 2011-10-18 2015-11-03 International Business Machines Corporation Selected alert delivery in a distributed processing system
US8713581B2 (en) 2011-10-27 2014-04-29 International Business Machines Corporation Selected alert delivery in a distributed processing system
TWI454910B (zh) * 2011-11-03 2014-10-01 Winbond Electronics Corp 記憶體裝置之操作方法、讀取數位記憶體的方法及其應用、及其記憶體裝置
WO2013075225A1 (en) * 2011-11-25 2013-05-30 Mosaid Technologies Incorporated Memory system and method using stacked memory device dice
US8867286B2 (en) * 2011-12-20 2014-10-21 Industrial Technology Research Institute Repairable multi-layer memory chip stack and method thereof
WO2013095674A1 (en) 2011-12-23 2013-06-27 Intel Corporation Memory operations using system thermal sensor data
US8869007B2 (en) 2012-06-14 2014-10-21 International Business Machines Corporation Three dimensional (3D) memory device sparing
US8874979B2 (en) 2012-06-14 2014-10-28 International Business Machines Corporation Three dimensional(3D) memory device sparing
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US8954811B2 (en) 2012-08-06 2015-02-10 International Business Machines Corporation Administering incident pools for incident analysis
US9697147B2 (en) * 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US8922243B2 (en) 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US8943366B2 (en) 2012-08-09 2015-01-27 International Business Machines Corporation Administering checkpoints for incident analysis
US9170948B2 (en) 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9135185B2 (en) 2012-12-23 2015-09-15 Advanced Micro Devices, Inc. Die-stacked memory device providing data translation
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9201777B2 (en) 2012-12-23 2015-12-01 Advanced Micro Devices, Inc. Quality of service support using stacked memory device with logic die
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
JP6195342B2 (ja) * 2013-03-27 2017-09-13 キヤノン株式会社 情報処理装置およびメモリアクセス制御方法
US9361184B2 (en) 2013-05-09 2016-06-07 International Business Machines Corporation Selecting during a system shutdown procedure, a restart incident checkpoint of an incident analyzer in a distributed processing system
US10083069B2 (en) 2013-06-27 2018-09-25 Sandisk Technologies Llc Word line defect detection and handling for a data storage device
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
US9170860B2 (en) 2013-07-26 2015-10-27 International Business Machines Corporation Parallel incident processing
US9658902B2 (en) 2013-08-22 2017-05-23 Globalfoundries Inc. Adaptive clock throttling for event processing
US9256482B2 (en) 2013-08-23 2016-02-09 International Business Machines Corporation Determining whether to send an alert in a distributed processing system
US9602337B2 (en) 2013-09-11 2017-03-21 International Business Machines Corporation Event and alert analysis in a distributed processing system
US9086968B2 (en) 2013-09-11 2015-07-21 International Business Machines Corporation Checkpointing for delayed alert creation
US9389943B2 (en) 2014-01-07 2016-07-12 International Business Machines Corporation Determining a number of unique incidents in a plurality of incidents for incident processing in a distributed processing system
KR102088343B1 (ko) 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
US8929169B1 (en) * 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
US20160124785A1 (en) * 2014-10-30 2016-05-05 Siemens Aktiengesellschaft System and method of safety monitoring for embedded systems
US20160162185A1 (en) * 2014-12-05 2016-06-09 Sandisk Technologies Inc. Data programming for a memory having a three-dimensional memory configuration
US9940457B2 (en) 2015-02-13 2018-04-10 International Business Machines Corporation Detecting a cryogenic attack on a memory device with embedded error correction
US9606851B2 (en) 2015-02-02 2017-03-28 International Business Machines Corporation Error monitoring of a memory device containing embedded error correction
US10020031B2 (en) * 2015-05-21 2018-07-10 Arm Limited Location-based optimization for memory systems
KR102602694B1 (ko) * 2015-12-15 2023-11-15 삼성전자주식회사 스토리지 컨트롤러의 작동 방법과 이를 포함하는 스토리지 장치의 작동 방법
US9767892B1 (en) * 2016-04-27 2017-09-19 Altera Corporation Memory elements with dynamic pull-up weakening write assist circuitry
KR102571497B1 (ko) 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10013192B2 (en) 2016-08-17 2018-07-03 Nxp Usa, Inc. Soft error detection in a memory system
US9753806B1 (en) 2016-10-14 2017-09-05 International Business Machines Corporation Implementing signal integrity fail recovery and mainline calibration for DRAM
KR102030462B1 (ko) * 2017-12-08 2019-10-10 현대오트론 주식회사 복수의 차량용 멀티 코어 프로세서 오류 모니터링 장치 및 그 방법
US10740177B2 (en) * 2018-01-16 2020-08-11 International Business Machines Corporation Optimizing error correcting code in three-dimensional stacked memory
US20190273649A1 (en) * 2018-03-02 2019-09-05 Nxp B.V. Vehicle quality of service device
US10446246B2 (en) 2018-03-14 2019-10-15 Silicon Storage Technology, Inc. Method and apparatus for data refresh for analog non-volatile memory in deep learning neural network
JP6991446B2 (ja) * 2018-05-18 2022-01-12 日本電信電話株式会社 パケット処理装置及びそのメモリアクセス制御方法
US10990480B1 (en) 2019-04-05 2021-04-27 Pure Storage, Inc. Performance of RAID rebuild operations by a storage group controller of a storage system
US10923199B2 (en) 2019-05-01 2021-02-16 Micron Technology, Inc. Peak current management in a memory array
US11449245B2 (en) 2019-06-13 2022-09-20 Western Digital Technologies, Inc. Power target calibration for controlling drive-to-drive performance variations in solid state drives (SSDs)
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
JP2021174302A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 メモリデバイス、および温度センサのキャリブレーション方法
US11372572B2 (en) * 2020-05-08 2022-06-28 Kyndryl, Inc. Self-relocating data center based on predicted events
US11307782B2 (en) 2020-06-03 2022-04-19 Micron Technology, Inc. Host identification and verification system and method for a memory system
US11600355B2 (en) * 2020-07-28 2023-03-07 Micron Technology, Inc. Monitoring and adjusting access operations at a memory device
US20230065593A1 (en) * 2021-08-31 2023-03-02 Micron Technology, Inc. Memory traffic monitoring

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040260957A1 (en) * 2003-06-20 2004-12-23 Jeddeloh Joseph M. System and method for selective memory module power management
US20080010435A1 (en) * 2005-06-24 2008-01-10 Michael John Sebastian Smith Memory systems and memory modules
US20080016401A1 (en) * 2003-08-19 2008-01-17 Micro Technology, Inc. System and method for on-board diagnostics of memory modules

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6912680B1 (en) * 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP3940539B2 (ja) * 2000-02-03 2007-07-04 株式会社日立製作所 半導体集積回路
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
JP3551139B2 (ja) * 2000-09-21 2004-08-04 日本電気株式会社 動画像再生システム及び動画像再生方法
TW594743B (en) * 2001-11-07 2004-06-21 Fujitsu Ltd Memory device and internal control method therefor
US20040004861A1 (en) * 2002-07-05 2004-01-08 Impinj, Inc. A Delware Corporation Differential EEPROM using pFET floating gate transistors
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
US20050041453A1 (en) * 2003-08-22 2005-02-24 Brazis Paul W. Method and apparatus for reading and writing to solid-state memory
US7219294B2 (en) * 2003-11-14 2007-05-15 Intel Corporation Early CRC delivery for partial frame
JP3896112B2 (ja) * 2003-12-25 2007-03-22 エルピーダメモリ株式会社 半導体集積回路装置
US7450456B2 (en) 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US8089795B2 (en) * 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7327592B2 (en) * 2005-08-30 2008-02-05 Micron Technology, Inc. Self-identifying stacked die semiconductor components
US7379316B2 (en) * 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US7622961B2 (en) * 2005-09-23 2009-11-24 Intel Corporation Method and apparatus for late timing transition detection
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
WO2007095080A2 (en) * 2006-02-09 2007-08-23 Metaram, Inc. Memory circuit system and method
US7769964B2 (en) * 2006-08-21 2010-08-03 Intel Corporation Technique to perform memory reference filtering
JP2008140220A (ja) * 2006-12-04 2008-06-19 Nec Corp 半導体装置
EP3540736B1 (en) * 2006-12-14 2023-07-26 Rambus Inc. Multi-die memory device
JP2008251070A (ja) * 2007-03-29 2008-10-16 Hitachi Ltd 半導体記憶装置
CN101796497B (zh) * 2007-07-18 2012-03-21 富士通株式会社 存储器刷新装置和存储器刷新方法
US20090196093A1 (en) * 2008-01-31 2009-08-06 Qimonda Ag Stacked die memory
US8756486B2 (en) * 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8032804B2 (en) 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040260957A1 (en) * 2003-06-20 2004-12-23 Jeddeloh Joseph M. System and method for selective memory module power management
US20080016401A1 (en) * 2003-08-19 2008-01-17 Micro Technology, Inc. System and method for on-board diagnostics of memory modules
US20080010435A1 (en) * 2005-06-24 2008-01-10 Michael John Sebastian Smith Memory systems and memory modules

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8601332B2 (en) 2009-01-12 2013-12-03 Micron Technology, Inc. Systems and methods for monitoring a memory system
CN105718223A (zh) * 2011-12-27 2016-06-29 英特尔公司 管理工作负载存储器分配的方法和设备
US11822789B2 (en) 2011-12-27 2023-11-21 Intel Corporation Methods and apparatus to manage workload memory allocation
CN105718223B (zh) * 2011-12-27 2019-11-12 英特尔公司 管理工作负载存储器分配的方法和设备
CN108292253B (zh) * 2015-12-19 2022-01-11 英特尔公司 用于芯片上可靠性控制器的设备和方法
CN108292253A (zh) * 2015-12-19 2018-07-17 英特尔公司 用于芯片上可靠性控制器的设备和方法
CN107134295B (zh) * 2016-02-26 2022-05-03 三星电子株式会社 存储器诊断系统
CN107134295A (zh) * 2016-02-26 2017-09-05 三星电子株式会社 存储器诊断系统
KR102529171B1 (ko) * 2016-02-26 2023-05-04 삼성전자주식회사 메모리 장치 진단 시스템
KR20170100724A (ko) * 2016-02-26 2017-09-05 삼성전자주식회사 메모리 장치 진단 시스템
CN111142784A (zh) * 2018-11-06 2020-05-12 美光科技公司 存储器元件配置处理和操作调整
US11836345B2 (en) 2018-11-06 2023-12-05 Micron Technology, Inc. Memory element profiling and operational adjustments
CN113539345A (zh) * 2020-04-14 2021-10-22 美光科技公司 调整修整设定以改善存储器性能或可靠性

Also Published As

Publication number Publication date
US20120297241A1 (en) 2012-11-22
KR101603814B1 (ko) 2016-03-16
US8032804B2 (en) 2011-10-04
WO2010081157A2 (en) 2010-07-15
US20100180150A1 (en) 2010-07-15
US8234528B2 (en) 2012-07-31
WO2010081157A3 (en) 2010-10-21
EP2386084A2 (en) 2011-11-16
JP2012515381A (ja) 2012-07-05
US20120023376A1 (en) 2012-01-26
KR20110110799A (ko) 2011-10-07
TWI505089B (zh) 2015-10-21
JP5952923B2 (ja) 2016-07-13
JP2015109100A (ja) 2015-06-11
EP2386084A4 (en) 2013-09-11
CN102272737B (zh) 2015-07-08
US8601332B2 (en) 2013-12-03
EP2386084B1 (en) 2019-08-14
TW201030515A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
CN102272737A (zh) 用于监视存储器系统的系统及方法
CN102349109B (zh) 存储器预取系统及方法
CN102341860B (zh) 堆叠式裸片存储器系统及用于训练堆叠式裸片存储器系统的方法
CN102272849B (zh) 可变存储器刷新装置和方法
CN102232215B (zh) 多串行接口堆叠裸片存储器架构
CN102687121B (zh) 堆叠式存储器中的错误校正
CN102292715B (zh) 存储器装置功率管理器及其方法
CN102405498B (zh) 可配置带宽存储器装置及方法
CN101405708B (zh) 自动计算机器的存储器系统
CN102292778A (zh) 用于管理错误区域的存储器装置及方法
JP2014238908A (ja) スイッチインターフェース積層ダイメモリアーキテクチャ
NL2029034B1 (en) Adaptive internal memory error scrubbing and error handling
US20240013851A1 (en) Data line (dq) sparing with adaptive error correction coding (ecc) mode switching
CN115762621A (zh) 不可校正的存储器错误预测

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant