CN102254840A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN102254840A
CN102254840A CN2010101829998A CN201010182999A CN102254840A CN 102254840 A CN102254840 A CN 102254840A CN 2010101829998 A CN2010101829998 A CN 2010101829998A CN 201010182999 A CN201010182999 A CN 201010182999A CN 102254840 A CN102254840 A CN 102254840A
Authority
CN
China
Prior art keywords
semiconductor
based end
active surface
conductive layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101829998A
Other languages
English (en)
Inventor
张文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yigfebos Youle LLC
Original Assignee
HONGBAO TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HONGBAO TECHNOLOGY CO LTD filed Critical HONGBAO TECHNOLOGY CO LTD
Priority to CN2010101829998A priority Critical patent/CN102254840A/zh
Publication of CN102254840A publication Critical patent/CN102254840A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构及其制造方法，此方法是先提供具有彼此相对的有源表面与背面的半导体基底，且此半导体基底包括至少一个接地垫，配置于其有源表面上。接着，在半导体基底中形成至少一个硅通孔，此硅通孔自背面贯穿至有源表面，而暴露出接地垫。然后，在半导体基底的背面形成导电层，此导电层是填入硅通孔内而同时与半导体基底及接地垫电性连接。与已知的引线技术相较之下，本发明可增加单位面积的接地信号的传输密度。此外，导电层与半导体基底之间并无设置任何绝缘材料，因此半导体基底上的接地垫可以通过导电层均匀地传输接地信号至外部接地元件，进而提升本发明的半导体结构运作效能。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，且特别是涉及一种电性接地均匀的半导体结构及其制造方法。
背景技术
在传统的半导体封装技术中，是利用引线(wire bonding)工艺将焊线电性连接于芯片上的接地垫与外部接地元件之间。而且，在高频及高功率的芯片中，每一个接地垫均需与多条焊线连接，以应付高功率的电流传输。
然而，由于各接地垫可容纳的焊线数量受限于接地垫的面积，因此在半导体元件日趋微小的今日，焊线的布局难度也随的升高。此外，若芯片上各接地垫与外部接地元件之间的距离不一致，则所使用的焊线长度亦不相同。若焊线的长度过长，将使电性有衰退之虞，并因而产生电性不匹配的现象。
是以，如何缩短芯片的接地信号传输距离以提高传输效率，实已成为目前亟欲解决的课题。
发明内容
有鉴于此，本发明的目的就是在提供一种半导体结构的制造方法，以提高接地信号的传输品质。
本发明的再一目的是提供一种半导体结构，其具有均匀的接地性，并因而具有良好的运作效能。
本发明提出一种半导体结构的制造方法，其是先提供具有彼此相对的有源表面与背面的半导体基底，且此半导体基底包括至少一个接地垫，配置于其有源表面上。接着，在半导体基底中形成至少一个硅通孔，此硅通孔自背面贯穿至有源表面，而暴露出接地垫。然后，在半导体基底的背面形成导电层，此导电层填入硅通孔内而同时与半导体基底及接地垫电性连接。
在本发明的实施例中，在形成上述的硅通孔之前，还包括将半导体基底的有源表面粘着于承载板上。而且，在形成导电层之后，可将半导体基底与承载板分离。
在本发明的实施例中，上述的半导体基底还包括至少一个电源/信号垫，其配置于有源表面上。而且，再将半导体基底与承载板分离之后，还包括在半导体基底的有源表面上进行引线工艺，以使电源/信号垫与外部电路电性连接。
本发明还提出一种半导体结构，包括半导体基底以及导电层。其中，半导体基底具有彼此相对的有源表面与背面，并包括至少一个接地垫，配置于有源表面上。而且，半导体基底中具有至少一个硅通孔，自背面贯穿至有源表面而暴露出接地垫。导电层则是配置于半导体基底的背面而填入硅通孔内，以同时与接地垫及半导体基底电性连接。
在本发明的实施例中，上述的半导体基底还包括至少一个电源/信号垫，配置于有源表面上。
在本发明的实施例中，上述的电源/信号垫相对接地垫邻近半导体基底的边缘。
在本发明的实施例中，上述的导电层的材料例如是铜或铝。
本发明是先在半导体基底中形成硅通孔而暴露出接地垫，再将导电层形成在半导体基底背面，并填入硅通孔内而与接地垫电性连接。也就是说，本发明是利用TSV技术来制作接地信号的传输路径，与已知的引线技术相较之下，本发明可增加单位面积的接地信号的传输密度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1E为本发明的实施例中的半导体结构在工艺中的剖面示意图。
图2为本发明的另一实施例中的半导体结构在部分工艺中的剖面示意图。
图3为本发明的另一实施例中的半导体结构在部分工艺中的剖面示意图。
附图标记说明
100：半导体结构
110：半导体基底
112：有源表面
114：背面
115：材料层
116：接地垫
118：电源/信号垫
120：硅通孔
130：承载板
135：粘着层
140：导电层
具体实施方式
图1A至图1E为本发明的实施例中的半导体结构在工艺中的剖面示意图。请参照图1A，首先提供半导体基底110，其具有彼此相对的有源表面112与背面114。以本实施例来说，半导体基底110例如是晶片，但本发明不以此为限，在其他实施例中，半导体基底110也可以是切割晶片而得的芯片。而且，半导体基底110包括至少一个接地垫116，配置于有源表面112上。具体来说，半导体基底110的有源表面112上形成有多层材料层115，且各层材料层中均可以配置有接地垫116。为方便说明，图1A仅绘示出单层材料层115及位于其中的多个接地垫116。此外，本实施例的半导体基底110还包括至少一个电源/信号垫118，其与接地垫116同样均配置于有源表面112上。
值得一提的是，由于本实施例在后续工艺中是利用焊线(图未示)将这些电源/信号垫118电性连接至外部电路，因此本实施例是将电源/信号垫118设置于相对接地垫116而邻近半导体基底110的边缘之处，以便于后续引线工艺的进行。
请参照图1B，为避免半导体基底110在使用机台设备进行后续工艺时因刚性不足而损坏，本实施例是先将半导体基底110粘着至承载板130上。举例来说，半导体基底110例如是通过粘着层135而粘着至承载板130上，且半导体基底110是以其有源表面112与粘着层135接触。其中，粘着层135例如是具有暂时性粘着力的粘胶材料，例如紫外胶、热熔胶、或者可以溶剂将其溶解的可溶解胶，但不以此为限。承载板130则可以是透明的塑胶基板。
需要注意的是，虽然本实施例是将粘着层135布满于承载板130与半导体基底110之间，但在其他实施例中，如图2所示，粘着层135还可呈图案化地分布于承载板130与半导体基底110之间，而不与半导体基底110的有源表面112上的元件(图未示)接触，以避免在移除粘着层135时损坏这些元件。
请参照图1C，在半导体基底110中形成至少一个硅通孔(through siliconvia，TSV)120，以暴露出配置在有源表面112的接地垫116。具体来说，硅通孔120的数量是与接地垫116的数量相符，以将有源表面112上的所有接地垫116暴露出来。本实施例例如自半导体基底110的背面114，使用激光穿孔或深反应式离子蚀刻(deep reactive ion etching，DRIE)的方式形成贯穿至有源表面112的硅通孔120，本发明但不以此为限。
请参照图1D，在半导体基底110的背面114上形成导电层140，且导电层140填入硅通孔120内而与接地垫116电性连接。在后续工艺中，接地垫116即通过导电层140而与外部接地元件(图未示)电性连接。值得注意的是，导电层140直接填入硅通孔120内，其与半导体基底110之间并未配置有任何绝缘材料。换言之，半导体基底110的有源表面112上的所有接地垫116可通过导电层140及半导体基底110而彼此电性连接，进而具有均匀的接地性，并因而适用于高频或高功率的半导体装置。
在本实施例中，导电层140的材料可以包括铜或铝，但不以此为限。而且，虽然本实施例的导电层140是共形地填入硅通孔120内，但在其他实施例中，如图3所示，所形成的导电层140也可以是将硅通孔120填满。本发明不在此做任何限定。
请参照图1D及图1E，本实施例在形成导电层140之后，接着即是将半导体基底110与承载基板130分离。具体来说，将半导体基底110与承载基板130分离的方法包括紫外线光照、热熔法、溶剂溶解或以机械力剥离，其可视粘着层135的材料而定。此时已大致完成半导体结构100的工艺，而后续还可以接着对半导体结构100进行切割及封装等工艺，本领域一般技术人员应该了解其细节，此处不再赘述。
值得一提的是，若初始所提供的半导体基底110为芯片，则可在将半导体基底110与承载基板130分离之后，在半导体基底110的有源表面上进行引线工艺，以将电源/信号垫118电性连接至外部电路(图未示)。
综上所述，本发明是先在半导体基底中形成硅通孔而暴露出接地垫，再将导电层形成在半导体基底背面，并填入硅通孔内而与接地垫电性连接。也就是说，本发明是利用TSV技术来制作接地信号的传输路径，与已知的引线技术相较之下，本发明可增加单位面积的接地信号的传输密度。
此外，导电层与半导体基底之间并无设置任何绝缘材料，因此半导体基底上的接地垫可以通过导电层均匀地传输接地信号至外部接地元件，进而提升本发明的半导体结构运作效能。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准。

Claims (8)

1.一种半导体结构的制造方法，包括：
提供半导体基底，该半导体基底具有有源表面与背面，其中该有源表面与该背面相对，且该半导体基底包括至少一接地垫，该接地垫配置于该有源表面上；
从该背面形成至少一硅通孔于该半导体基底中，以暴露出该接地垫；以及
于该半导体基底的该背面形成导电层，其中该导电层填入该硅通孔内而同时与该半导体基底及该接地垫电性连接。
2.如权利要求1所述的半导体结构的制造方法，其中在形成该硅通孔之前，还包括将该半导体基底的该有源表面粘着于承载板上。
3.如权利要求2所述的半导体结构的制造方法，其中在形成该导电层后，还包括将该半导体基底与该承载板分离。
4.如权利要求3所述的半导体结构的制造方法，其中该半导体基底还包括至少一电源/信号垫，配置于该有源表面上，且在将该半导体基底与该承载板分离后，还包括对该电源/信号垫进行引线工艺。
5.一种半导体结构，包括：
半导体基底，具有有源表面、背面以及至少一硅通孔，其中该有源表面与该背面相对，且该半导体基底包括至少一接地垫，配置于该有源表面上，该硅通孔自该背面贯穿至该有源表面而暴露出该接地垫；以及
导电层，配置于该半导体基底的该背面而填入该硅通孔内，以同时与该接地垫及该半导体基底电性连接。
6.如权利要求5所述的半导体结构，其中该半导体基底还包括至少一电源/信号垫，配置于该有源表面上。
7.如权利要求6所述的半导体结构，其中该电源/信号垫相对该接地垫邻近该半导体基底的边缘。
8.如权利要求5所述的半导体结构，其中该导电层的材料包括铜或铝。
CN2010101829998A 2010-05-18 2010-05-18 半导体结构及其制造方法 Pending CN102254840A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101829998A CN102254840A (zh) 2010-05-18 2010-05-18 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101829998A CN102254840A (zh) 2010-05-18 2010-05-18 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102254840A true CN102254840A (zh) 2011-11-23

Family

ID=44982009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101829998A Pending CN102254840A (zh) 2010-05-18 2010-05-18 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102254840A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640721A (zh) * 2020-06-04 2020-09-08 厦门通富微电子有限公司 一种芯片封装体的制备方法
CN111640734A (zh) * 2020-06-04 2020-09-08 厦门通富微电子有限公司 一种芯片封装体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119401A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp マイクロ波集積回路
JPH0864234A (ja) * 1994-08-23 1996-03-08 Canon Inc 二次電池及びその製造方法
US20040016940A1 (en) * 2002-07-24 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR20040075179A (ko) * 2003-02-20 2004-08-27 엘지전자 주식회사 화합물 반도체 소자의 제조방법
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
CN101207101A (zh) * 2006-12-19 2008-06-25 育霈科技股份有限公司 用于干刻蚀的图案屏蔽结构及其方法
CN101563773A (zh) * 2006-12-20 2009-10-21 英特尔公司 用于将现有硅管芯结合到3d集成叠置体中的方法
US20090278244A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Inc Ic device having low resistance tsv comprising ground connection
TW201011875A (en) * 2008-09-09 2010-03-16 Lsi Corp Package with power and ground through via

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119401A (ja) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp マイクロ波集積回路
JPH0864234A (ja) * 1994-08-23 1996-03-08 Canon Inc 二次電池及びその製造方法
US20040016940A1 (en) * 2002-07-24 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR20040075179A (ko) * 2003-02-20 2004-08-27 엘지전자 주식회사 화합물 반도체 소자의 제조방법
CN1992151A (zh) * 2005-12-28 2007-07-04 三洋电机株式会社 半导体装置的制造方法
CN101207101A (zh) * 2006-12-19 2008-06-25 育霈科技股份有限公司 用于干刻蚀的图案屏蔽结构及其方法
CN101563773A (zh) * 2006-12-20 2009-10-21 英特尔公司 用于将现有硅管芯结合到3d集成叠置体中的方法
US20090278244A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Inc Ic device having low resistance tsv comprising ground connection
TW201011875A (en) * 2008-09-09 2010-03-16 Lsi Corp Package with power and ground through via

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640721A (zh) * 2020-06-04 2020-09-08 厦门通富微电子有限公司 一种芯片封装体的制备方法
CN111640734A (zh) * 2020-06-04 2020-09-08 厦门通富微电子有限公司 一种芯片封装体

Similar Documents

Publication Publication Date Title
CN101530012B (zh) 使用介电层封装器件的方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
CN103325703B (zh) 在封装件形成期间探测芯片
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
US7932616B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
KR20180023384A (ko) 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
CN104835808A (zh) 芯片封装方法及芯片封装结构
CN101728584B (zh) 形成二次电池的保护电路模块的方法
CN110098130B (zh) 一种系统级封装方法及封装器件
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
CN102270619A (zh) 用于电子封装组件的焊盘配置
CN102782829B (zh) 具有非均匀真空分布的裸芯安装端部
CN102254840A (zh) 半导体结构及其制造方法
CN102122646A (zh) 晶圆封装装置及芯片封装单元
JP2004343088A (ja) 半導体装置及びその製造方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
US8685860B2 (en) Semiconductor structure and manufacturing method thereof
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
KR20110001155A (ko) 반도체 패키지의 제조방법
TWI538098B (zh) 半導體結構及其製造方法
CN107403784B (zh) 线路板制作方法及结构
TW201431128A (zh) 發光元件及其製作方法
KR101616272B1 (ko) 반도체 패키지 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: VIDOLED GROUP CO., LTD.

Free format text: FORMER OWNER: HONGBAO TECHNOLOGY CO., LTD.

Effective date: 20120703

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120703

Address after: Anguilla Valley

Applicant after: Victoria Group Company

Address before: Hsinchu City, Taiwan, China

Applicant before: Hongbao Technology Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: YIGFEBOS YOULE LLC

Free format text: FORMER OWNER: VIDOLED GROUP CO., LTD.

Effective date: 20130227

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130227

Address after: Delaware

Applicant after: Yigfebos Youle LLC

Address before: Anguilla Valley

Applicant before: Victoria Group Company

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111123