KR20040075179A - 화합물 반도체 소자의 제조방법 - Google Patents

화합물 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20040075179A
KR20040075179A KR1020030010651A KR20030010651A KR20040075179A KR 20040075179 A KR20040075179 A KR 20040075179A KR 1020030010651 A KR1020030010651 A KR 1020030010651A KR 20030010651 A KR20030010651 A KR 20030010651A KR 20040075179 A KR20040075179 A KR 20040075179A
Authority
KR
South Korea
Prior art keywords
ground pad
nitride film
substrate
forming
semiconductor device
Prior art date
Application number
KR1020030010651A
Other languages
English (en)
Other versions
KR100943896B1 (ko
Inventor
김형욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030010651A priority Critical patent/KR100943896B1/ko
Publication of KR20040075179A publication Critical patent/KR20040075179A/ko
Application granted granted Critical
Publication of KR100943896B1 publication Critical patent/KR100943896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 화합물 반도체 소자의 제조방법에 관한 것으로, 그라운드 패드 영역을 포함하는 기판을 노출하는 질화막을 형성하는 단계와, 상기 그라운드 패드 영역에 그라운드 패드를 형성하는 단계와, 상기 그라운드 패드가 노출되도록 기판 후면에 비아홀을 형성하는 단계와, 상기 비아홀을 통해 그라운드 패드에 연결되는 후면 금속막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 그라운드 패드와 질화막이 겹치지 않아 비아홀 공정에서 그라운드 패드가 변형되더라도 질화막 융기 현상(Peel up)이 방지되어 소자 신뢰성 및 상품 가치를 향상시킬 수 있는 효과가 있다.

Description

화합물 반도체 소자의 제조방법{Method for Manufacturing Chemical Compound Semiconductor Device}
본 발명은 화합물 전자소자에 관한 것으로 특히, 질화막 융기(Peel up)현상을 제거하기 위한 화합물 반도체 소자의 제조방법에 관한 것이다.
후면 비아홀(Via-hole) 공정은 HBT(Heterojunction Bipolar Transistor),HEMT(High Electron Mobility Transistor), MESFET(MEtal Semiconductor Field Effect Transistor) 등의 화합물 전자소자를 제작할 때 많이 사용하는 공정 중 하나이다.
이 공정은 그라운드 패드(Ground Pad)와 외부의 그라운드(Ground)간의 연결을 와이어 본딩(Wire Bonding)으로 하지 않고 그라운드 패드 후면에 비아홀(Via-Hole)을 형성하여 전기적으로 연결하는 방법으로, 와이어 본딩에 비하여 인덕턴스(Inductance)를 줄일 수 있을 뿐만 아니라 다수의 단위 소자를 모아 놓은 큰 사이즈의 소자를 동작시킬 때 발생하는 열의 방출을 용이하게 한다.
이하, 첨부된 도면을 참조하여 종래 기술을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래 기술에 따른 화합물 반도체 소자의 제조 공정 단면도로, 우선 도 1a에 도시된 바와 같이 기판(10)상에 질화막(11)을 형성하고, 상기 기판(10)의 일부분이 노출되도록 상기 질화막(11)을 선택적으로 제거한다.
상기 질화막(11)은 소자의 패시베이션(Passivation)이나 MIM(Metal Insulator Metal) 캐패시터 제작을 목적으로 형성하는 것으로, 약 2000Å의 두께로 형성한다.
이어, 전면에 그라운드 패드용 도전막을 형성하고 상기 노출된 기판(10)과 이에 인접한 질화막(11)상에 남도록 상기 그라운드 패드용 도전막을 패터닝하여 그라운드 패드(12)를 형성한다.
그리고, 전면에 폴리미드(Polyimide) 등의 절연 물질을 이용하여 절연막(13)을 형성하고 상기 그라운드 패드(12)의 일부분이 노출되도록 상기 절연막(13)을 제거한 후에, 전면에 금속막을 형성하고 상기 노출된 그라운드 패드(12)와 이에 인접한 절연막(13)상에만 남도록 상기 금속막을 제거하여 연결 금속막(14)을 형성한다.
이어, 화합물 전자 소자의 후면 공정을 실시한다.
상기 기판(10)의 하면을 원하는 두께로 랩핑(Lapping), 폴리싱(Polishing)을 한 후에 기판(10) 하부에 식각 마스크(도시하지 않음)를 제조하고 그 식각 마스크를 이용하여 상부의 기판(10)을 식각하여 상기 그라운드 패드(12)를 노출하는 비아홀(15)을 형성한다. 이때, 오버에칭(Over-etching)을 통하여 상기 비아홀(15)이 그라운드 패드(12)에 물리적으로 연결될 수 있도록 한다.
이어, 상기 비아홀(15)을 포함한 기판(10) 하부 표면상에 후면 금속막(16)을 형성하여 상기 그라운드 패드(12)와 비아홀(15)을 전기적으로 연결한다.
상기 그라운드 패드(12)의 상부는 조금씩 달라질 수 있지만 통상, 질화막, 금속막, 폴리미드(Polyimide) 등의 다양한 층들이 존재하고 이 층들은 상기 후면 공정 이전에 형성한 것이므로 후면 공정에 영향을 받게 된다.
특히, 그라운드 패드(12)가 변형되게 되는데 이로 인하여 도 1b에서 원형으로 표시한 그라운드 패드(12) 근처의 질화막(13)에 융기 현상(Peel up 현상)이 발생되게 된다. 상기 질화막(13)은 2000Å 정도의 얇은 막으로, 두께가 얇기 때문에 주변의 변형에 상당히 민감하여 작은 물리적인 스트레스로 인해서도 융기 현상이 발생되게 된다.
상기 질화막(13)의 융기 현상을 비아홀(15) 형성 공정의 개선을 통해서 방지하는 방안이 제안되고 있으나, 현실적으로 구현하기 어려운 실정이다.
따라서, 상기한 종래 기술은 다음과 같은 문제점이 있다.
첫째, 후면 공정으로 인하여 그라운드 패드상의 질화막에 융기 현상이 발생된다. 따라서, 소자 형태가 불량해져 상품 가치가 저하될 뿐만 아니라 소자 신뢰성이 저하된다.
둘째, 비아홀 형성 공정 개선을 통해 질화막 융기 현상을 방지하는 방법이 제안되고 있으나, 이는 현실적으로 구현하기 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 질화막 융기 현상을 방지하여 소자 신뢰성 및 상품 가치를 향상시킬 수 있는 화합물 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 화합물 반도체 소자의 제조방법은 그라운드 패드 영역을 포함하는 기판을 노출하는 질화막을 형성하는 단계와, 상기 그라운드 패드 영역에 그라운드 패드를 형성하는 단계와, 상기 그라운드 패드를 노출되도록 기판 후면에 비아홀을 형성하는 단계와, 상기 비아홀을 통해 그라운드 패드에 연결되는 후면 금속막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
보다 구체적으로, 상기 질화막을 형성하는 단계는 상기 기판 전면에 질화막을 형성하는 단계와, 상기 그라운드 패드 영역과 이에 인접하는 영역의 기판이 노출되도록 상기 질화막을 선택적으로 제거하는 단계로 이루어짐을 특징으로 한다.
도 1a 내지 도 1b는 종래 기술에 따른 화합물 반도체 소자의 제조공정 단면도이고,
도 2a 내지 도 2b는 본 발명에 따른 화합물 반도체 소자의 제조공정 단면도이다.
**도면의 주요 부분에 대한 부호 설명**
20 : 기판 21 : 질화막
22 : 그라운드 패드 23 : 절연막
24 : 연결 금속막 25 : 비아홀
26 : 후면 금속막
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 도 2b는 본 발명에 따른 화합물 반도체 소자의 제조 공정 단면도이다.
우선, 도 2a에 도시된 바와 같이 기판(20)상에 질화막(21)을 형성하고 차후에 그라운드 패드가 형성될 라운드 패드 영역 및 이에 인접한 기판(20)이 노출되도록 상기 질화막(21)을 제거한다.
그리고, 전면에 그라운드 패드용 금속막을 형성하고 상기 그라운드 패드 영역에만 남도록 상기 그라운드 패드용 금속막을 선택적으로 제거하여 그라운드 패드(22)를 형성한다.
따라서, 상기 그라운드 패드(22)와 절연막(21)은 소정 거리를 두고 분리되게 된다.
이어, 전면에 폴리미드(Polyimide) 등의 절연 물질로 절연막(23)을 형성하고 상기 그라운드 패드(22)의 일영역이 노출되도록 상기 절연막(23)을 선택적으로 제거한 후에 전면에 금속막을 형성한다.
그리고, 상기 노출된 그라운드 패드(22) 및 이에 인접한 절연막(23)상에만 남도록 상기 금속막을 선택적으로 제거하여 연결 금속막4)을 형성한다.
이어, 화합물 전자 소자의 후면 공정을 실시한다.
상기 기판(20)을 원하는 두께로 랩핑(Lapping), 폴리싱(Polishing)을 한 후에 기판(20) 하부에 식각 마스크(도시하지 않음)를 제조하고 그 식각 마스크를 이용하여 상부의 기판(20)을 식각하여 상기 그라운드 패드(22)를 노출하는 비아홀(25)을 형성한다. 이때, 오버에칭(Over-etching)을 통하여 상기 비아홀(25)이 그라운드 패드(22)에 물리적으로 연결될 수 있도록 한다.
이때, 상기 비아홀(25) 상부의 층들에 식각 공정의 영향이 미치게 되며, 특히 상기 그라운드 패드(22)의 변형이 초래된다. 그러나, 질화막(23)이 그라운드 패드(22)가 분리되어 있으므로 질화막(23)에 융기 현상이 발생되지 않는다.
이어, 상기 비아홀(25)을 포함한 기판(20) 하부 표면상에 후면 금속막(26)을 형성하여 상기 그라운드 패드(22)와 비아홀(25)을 전기적으로 연결하여 본 발명에 따른 화합물 반도체 소자를 완성한다.
상기와 같은 본 발명의 화합물 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 질화막 융기현상을 제거할 수 있으므로 소자 형태 불량으로 인한 상품 가치 저하를 방지할 수 있으며 소자 신뢰성을 향상시킬 수 있다.
둘째, 별도의 공정 개선 없이 질화막 패턴만 변경하여 질화막 융기 현상을 제거할 수 있으므로 실제로 적용하기가 용이하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.

Claims (2)

  1. 그라운드 패드 영역을 포함하는 기판을 노출하는 질화막을 형성하는 단계;
    상기 그라운드 패드 영역에 그라운드 패드를 형성하는 단계;
    상기 그라운드 패드를 노출되도록 기판 후면에 비아홀을 형성하는 단계; 그리고,
    상기 비아홀을 통해 그라운드 패드에 연결되는 후면 금속막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 화합물 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 질화막을 형성하는 단계는
    상기 기판 전면에 질화막을 형성하는 단계;
    상기 그라운드 패드 영역과 이에 인접하는 영역의 기판이 노출되도록 상기 질화막을 선택적으로 제거하는 단계로 이루어짐을 특징으로 하는 화합물 반도체 소자의 제조방법.
KR1020030010651A 2003-02-20 2003-02-20 화합물 반도체 소자의 제조방법 KR100943896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030010651A KR100943896B1 (ko) 2003-02-20 2003-02-20 화합물 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030010651A KR100943896B1 (ko) 2003-02-20 2003-02-20 화합물 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040075179A true KR20040075179A (ko) 2004-08-27
KR100943896B1 KR100943896B1 (ko) 2010-02-24

Family

ID=37361566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030010651A KR100943896B1 (ko) 2003-02-20 2003-02-20 화합물 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100943896B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254840A (zh) * 2010-05-18 2011-11-23 宏宝科技股份有限公司 半导体结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320644B2 (ja) 1997-11-05 2002-09-03 松下電器産業株式会社 半導体装置
DE69737262T2 (de) 1997-11-26 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
KR100308041B1 (ko) 1998-02-28 2001-11-15 구자홍 밀리미터파용에프이티(fet)및그의제조방법
JP2002231748A (ja) 2001-02-01 2002-08-16 Sanyo Electric Co Ltd バンプ電極の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254840A (zh) * 2010-05-18 2011-11-23 宏宝科技股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR100943896B1 (ko) 2010-02-24

Similar Documents

Publication Publication Date Title
US6746938B2 (en) Manufacturing method for semiconductor device using photo sensitive polyimide etching mask to form viaholes
US7633159B2 (en) Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
JP2001185519A (ja) 半導体装置及びその製造方法
JP3600544B2 (ja) 半導体装置の製造方法
JP2803408B2 (ja) 半導体装置
US8039946B2 (en) Chip package structure and fabricating method thereof
JP2000357693A (ja) 半導体装置および半導体基板貫通導体の形成方法
JPH11261010A (ja) 半導体装置及びその製造方法
KR100943896B1 (ko) 화합물 반도체 소자의 제조방법
JP2010027703A (ja) 半導体装置およびその製造方法
JPH06120294A (ja) 化合物半導体装置及びその製造方法及びその実装方法
JP5162826B2 (ja) 半導体装置及びその製造方法
US20010034081A1 (en) Method of manufacturing semiconductor device
JPH08255810A (ja) 半導体装置及びその製造方法
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH04311069A (ja) 高周波用半導体装置
JPH06326330A (ja) 半導体装置及びその製造方法
JP2001244274A (ja) 半導体装置およびその製造方法および無線通信システム
US11581289B2 (en) Multi-chip package
JP2001267331A (ja) 半導体装置の製造方法
KR100811492B1 (ko) ＧａＮ계 전자소자 제조방법
JP3133295B2 (ja) ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JP2697683B2 (ja) 半導体装置及びその製造方法
JPH11150113A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 10