CN102239563A - 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法 - Google Patents

具有倾斜侧壁的垂向结型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN102239563A
CN102239563A CN2009801484358A CN200980148435A CN102239563A CN 102239563 A CN102239563 A CN 102239563A CN 2009801484358 A CN2009801484358 A CN 2009801484358A CN 200980148435 A CN200980148435 A CN 200980148435A CN 102239563 A CN102239563 A CN 102239563A
Authority
CN
China
Prior art keywords
semiconductor device
layer
semi
channel layer
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801484358A
Other languages
English (en)
Other versions
CN102239563B (zh
Inventor
大卫·C·谢里登
A·P·里特诺尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PI company
Original Assignee
Semisouth Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semisouth Laboratories Inc filed Critical Semisouth Laboratories Inc
Publication of CN102239563A publication Critical patent/CN102239563A/zh
Application granted granted Critical
Publication of CN102239563B publication Critical patent/CN102239563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明描述了一种半导体器件和制造该器件的方法。所述器件可以是结型场效应晶体管(JFET)。所述器件具有带有向内渐缩的倾斜侧壁的凸起区。所述侧壁可以与垂直于基板表面的方向形成5°以上的角。所述器件可以具有二重倾斜侧壁，其中，所述侧壁的下部与垂直方向形成5°以上的角，并且所述侧壁的上部与垂直方向形成＜5°的角。可以利用法向(即，0°)或接近法向入射的离子注入制造所述器件。器件具有相对均匀的侧壁掺杂，并且可以不使用有角度的注入而制得。

Description

具有倾斜侧壁的垂向结型场效应晶体管及其制造方法
本申请要求于2008年11月5日递交的美国临时专利申请第61/111,437号的权利，本文通过援引并入其全部内容。
关于联邦资助研究的声明
本发明是根据美国空军研究实验室授予的第FA8650-06-D-2680号合同在美国政府支持下做出的。美国政府可以具有本发明的某些权利。
本文所用的章节标题仅出于组织的目的，不应将其以任何方式解释为对本文所述主题的限制。
背景
领域
本申请主要涉及半导体器件及其制造方法。
背景技术
迄今为止，已经提出将垂直沟道碳化硅结型场效应晶体管作为具有垂直或接近垂直的侧壁的器件[1，2]。然而，在具有垂直或接近垂直的侧壁的器件中，难以利用离子注入实现均匀的p+侧壁掺杂。特别是，法向入射的离子注入能够导致具有低掺杂物浓度的不均匀掺杂侧壁。
已经公开利用有角度的离子注入来掺杂侧壁[1]。然而，即使利用该方法，也难以实现具有均匀沟道宽度(wch)的理想结构。特别是，有角度的注入的使用仍能够导致槽底附近的较重掺杂和沿侧壁的不均匀掺杂，这降低了器件性能。此外，为确保在两个侧壁上进行相似的掺杂，必须在注入过程中旋转晶片。然而，对于SiC而言，离子注入需要不同能级的多次注入。因此，包括晶片旋转和有角度的注入的方法会显著增加制造方法的复杂性和成本。
因此，对于制造具有更均匀和得到良好控制的沟道宽度的半导体器件(如垂向JEET(结型场效应晶体管)等)的改进方法仍然存在需求。
发明内容
本发明提供了一种半导体器件，所述半导体器件包含：
第一导电类型的半导体材料的基板层；
在所述基板层的上表面上的所述第一导电类型的半导体材料的沟道层，所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的所述凸起区的第一侧壁和第二侧壁向内渐缩(tapered)并与垂直于所述基板层的上表面的方向形成至少5°的角，其中，所述一个或多个凸起区包含所述第一导电类型的半导体材料的内在部分和不同于所述第一导电类型的第二导电类型的半导体材料的外在部分，其中，所述外在部分与所述第一侧壁和第二侧壁邻近；
位于所述沟道层的下表面中的所述第二导电类型的半导体材料的栅区，所述沟道层与相邻凸起区的外在部分邻近并连接；和
位于所述一个或多个凸起区的上表面上的所述第一导电类型的半导体材料的源层。
本发明还提供了一种方法，所述方法包括：
将离子注入第一导电类型的半导体材料的沟道层中以形成不同于所述第一导电类型的第二导电类型的半导体材料的注入栅区，其中，所述沟道层位于基板层的上表面上，并且其中所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的凸起区的第一侧壁和第二侧壁向内渐缩并与垂直于所述基板的上表面的方向形成至少5°的角，其中所述注入栅区形成在所述侧壁中和所述沟道层的下表面中；和
在所述一个或多个凸起区的上表面上形成所述第一导电类型的半导体材料的源层。
此处说明本教导的这些和其他特征。
附图说明
本领域技术人员将会理解，以下所述的附图仅出于说明目的。附图并不意在以任何方式限制本教导的范围。
图1A～1D是具有离子注入的垂直侧壁的正常关闭型(normally-off)SiC VJFET(垂向结型场效应晶体管)的理想结构(图1A和1C)和实际结构(图1B和1D)的示意图，其中，栅周围的耗尽区显示零栅偏压(即，关闭状态)(图1A和1B)和大于阈值电压的正电压(即，开启状态)(图1C和1D)，其中，器件端子(栅、源和漏)显示在图1A中并且也适用于图1B、1C和1D。
图2是具有倾斜侧壁的垂向结型场效应晶体管(VJFET)的示意图。
图3是具有二重倾斜侧壁的垂向结型场效应晶体管(VJFET)的示意图。
图4A和4B是将VJFET器件特性(Id-Vg：漏极电流(drain current)-栅电压)显示为一重倾斜(图4A)和二重倾斜(图4B)器件的漏电压的函数的图，其中，DIBL(漏致势垒降低)的程度由Id-Vg曲线随漏电压升高的负偏移表示。
图5A和5B是显示一重倾斜(图5A)和二重倾斜(图5B)器件在Vgs＝-5V和-10V时关于栅-源漏电流(leakage)的器件良率的表。
图5C是对于一重倾斜和二重倾斜器件总结来自图5A和5B的数据的表。
图6A和6B是显示对具有一重倾斜(图6A)和多重倾斜(图6B)指状物的器件进行栅-源(G-S)漏电流测量的示意图。
图7是显示具有一重倾斜和多重倾斜指状物的器件在漏电流为5μA时所对应的反向偏压的图。
图8是显示具有一重倾斜和多重倾斜指状物的器件在Vgs为-15V时以安培为单位测得的栅-源P-N结反向漏电流的图。
具体实施方式
出于解释本说明书的目的，除非另有说明或使用“和/或”明显不合适，否则本文使用的“或”是指“和/或”。除非另有说明或使用“一种或多种”明显不合适，否则此处使用的“一种”是指“一种或多种”。“包含”和“包括”(“comprise”、“comprises”、“comprising”、“include”、“includes”和“including”)的使用是可互换的，并且并非意在起限制作用。此外，当一个或多个实施方式的描述中使用术语“包含”时，本领域技术人员会理解，在某些特定情况下，作为选择，这些实施方式也可以使用“基本上由……构成”和/或“由……构成”这样的语言来描述。还应理解，在一些实施方式中，步骤的顺序或执行某些动作的顺序并不重要，只要本教导能够保持可行性即可。此外，在某些实施方式中，两个或多个步骤或动作可以同时进行。
已经提出将垂直沟道碳化硅结型场效应晶体管作为具有垂直或接近垂直的侧壁的器件[1]，[2]。具有垂直侧壁的器件具有几个缺点。首先，难以使用直接的制造方法(例如，离子注入)实现均匀的p+侧壁掺杂。
具有均匀掺杂的侧壁的理想结构示意性地显示在图1A(关闭状态)和图1C(开启状态)中。然而，法向入射的离子注入导致形成不均匀、低掺杂的侧壁，如图1B(关闭状态)和图1D(开启状态)所绘制的实际结构中所示。
已经提出了利用有角度的离子注入来掺杂侧壁[1]。然而，即使利用该方法，也不能实现如图1A(关闭状态)和1C(开启状态)中所示的具有均匀沟道宽度(wch)的理想结构。特别是，有角度注入仍会导致槽底附近的较重掺杂和沿侧壁的不均匀掺杂。此外，对于有角度的离子注入而言，必须在注入过程中旋转晶片以确保在两个侧壁上进行相似的掺杂。不幸的是，SiC的离子注入非常昂贵。特别是，SiC中的扩散十分轻微，因此必须通过注入来实现所需分布(即，“原始注入的(as implanted)”分布)。结果，通常需要不同能级的多次注入来实现所需分布。另外，对于SiC器件而言，在注入过程中通常将基板加热至高温(例如，～600℃)以减少晶格损伤。因此，包括晶片旋转和有角度注入的制造方法会显著增加方法的复杂性和成本。
沿沟道的长度方向(Lch)在wch上具有一定程度的变化的实际器件的示意图示于图1B(关闭状态)和图1D(开启状态)。器件的电特性由相对的栅的耗尽区相交处的沟道的点或部分决定。在沟道的最窄点处的耗尽区的交迭产生了漏和源之间的能量势垒，由此防止电流。势垒的高度和形状同时决定了器件的正向导电特性(包括阈值电压)和反向阻断特性。器件的指状物宽度(wf)决定了器件在零栅偏压下为正常开启还是正常关闭。对于较大的wf，相对的栅-沟道p-n结的耗尽区不交迭，并且在零栅偏压下存在导电沟道(即，正常开启器件/负阈值电压)。随着wf降低，耗尽区的交迭会防止零偏压下的电流(即，正常关闭器件/正阈值电压)。
交迭程度设定零栅偏压下的势垒并因而设定阈值电压。对于正常关闭器件而言，零栅偏压下的势垒应该能够防止在额定截止电压下的过电流。较高的漏电压通过公知的漏致势垒降低(DIBL)现象降低势垒。DIBL效应随势垒远离漏和更接近于源而降低。这突出了离子注入垂直侧壁的另一明显缺点：沟道宽度(wch)在沟道的漏端处较窄(参见图1D)。结果，该处形成的势垒非常易于发生DIBL，从而降低器件的截止电压。实际中，器件具有较差的静电整体性。
相关问题是在开启状态下饱和电流降低。当栅偏压升高至超过阈值电压时，栅耗尽区减小并且在漏和源之间形成导电沟道。然而，对于较大的漏电压，栅-漏p-n结变为反向偏压，并且位于沟道的漏端处的耗尽区会增大，直至导电沟道被夹断和电流“饱和”。具有垂直侧壁和注入栅的JFET的实际注入会在沟道的漏端处具有较窄的wch，因此低漏偏压下的夹断会导致不期望的低饱和电流。
一些实施方式提供了具有倾斜侧壁的垂直沟道JFET。该类型的器件如图2中所描绘。如图2所示，器件包含n+基板、位于所述基板上的n+缓冲层、位于所述缓冲层上的n-漂移层和位于所述漂移层上的n沟道层。还如图2中所示，沟道层包含具有与漂移层相对的上表面的凸起区。源层位于所述凸起区的上表面上。
仍如表2中所示，凸起区具有倾斜侧壁，所述倾斜侧壁与垂直于基板表面所画的线形成角θ。根据一些实施方式，侧壁可以充分倾斜，以确保位于沟道的源端处的沟道宽度(wch)小于位于沟道的漏端处的wch。为满足这一要求，对于常见结构，侧壁角θ可以大于5°。该结构的优点包括以下：
·在关闭状态下，对于自源至漏的电子流的势垒位于源处(离漏最远)，这可降低DIBL和提高器件的截止电压；
·在漏端处的宽沟道可以提高开启状态中夹断沟道所需的漏电压，由此增大饱和电流；和
·该结构与法向入射的离子注入相容，因此可以简化注入工艺和降低成本。
如果栅区通过离子注入形成，则源和栅之间的区域可能被过重注入，导致晶格损伤和具有窄耗尽区的p+n+栅-源结(参见图2)及由此带来的高电场。这些因素会导致较高的栅-源漏电流。因此，根据一些实施方式，提供了如图3中所示的具有二重倾斜侧壁的器件。
如图3所示，器件包含n+基板、位于所述基板上的n+缓冲层、位于所述缓冲层上的n-漂移层和位于所述漂移层上的n沟道层。所述沟道层包含具有与所述漂移层相对的上表面的凸起区。n+源层位于所述凸起区的上表面上。
如图3中所示，二重倾斜侧壁包含上方的第一倾斜部分和下方的第二倾斜部分。根据一些实施方式，第一倾斜几乎是垂直的(例如，θ小于+/-5°)。当第一倾斜接近垂直时，p型注入物浓度以及由此注入损伤会在栅-源结处降低。
在二重倾斜器件中，电子势垒位于第二倾斜的起始处。因此，根据一些实施方式，第二倾斜可以位于尽可能接近源的位置。根据一些实施方式，第二倾斜的起始处距源的距离可以不超过沟道长度一半。这比一重倾斜侧壁的情况中更靠近漏，但仍比垂直侧壁的情况下更远。第二倾斜的角度可以大于5°。因此，二重倾斜侧壁相对于垂直侧壁器件提供了改善的DIBL和饱和电流，同时还降低了栅-源p-n结附近的p型掺杂浓度和注入损伤，二者都降低了栅-源漏电流。
本文所述的具有倾斜侧壁的器件可以是使用已知半导体制造的通用垂向结型场效应晶体管(例如，正常开启和正常关闭型晶体管)。
图4A和4B显示了作为一重倾斜器件(图4A)和二重倾斜器件(图4B)的漏电压的函数的器件特性(Id-Vg漏极电流-栅电压)。DIBL的程度由Id-Vg曲线随漏电压升高的负偏移表示。从图4A和4B中可看出，一重倾斜器件具有比二重倾斜器件小的DIBL。二重倾斜器件又具有比垂直侧壁器件小的DIBL。
如上所述，一重倾斜器件具有比二重倾斜器件小的DIBL，所述二重倾斜器件又具有比垂直侧壁器件小的DIBL。二重倾斜结构的一个主要优点(即，较小的栅-源漏电流)可以通过检查栅-源漏电流的器件良率而看出。
图5A显示了一重倾斜器件的栅-源漏电流良率，而图5B显示了二重倾斜器件的栅-源漏电流良率。同时制造这些器件，不同之处仅在于指状物外形(即，一重倾斜与二重倾斜)。二重倾斜器件显示了较低的漏电流和因而较高的良率，特别是在Vgs＝-10V时。图5C是对于一重倾斜和二重倾斜器件总结来自图5A和5B的数据的表。
图6A和6B是显示对具有一重倾斜(图6A)和多重倾斜(图6B)指状物的器件进行栅-源(G-S)漏电流测量的示意图。测量5μA反向漏电流时的栅-源电压(Vgs)。
图7是显示分别如图6A和6B所示的具有一重倾斜和多重倾斜指状物的器件在漏电流为5μA时所对应的反向偏压的图。如图7中所示，具有多重倾斜指状物的器件在漏电流为5μA时所对应的反向偏压比具有一重倾斜指状物的大得多。从图7中还可以看出，具有二重倾斜外形的器件清楚地显示了比具有一重倾斜外形的器件更小的反向栅-源漏电流。
图8是显示具有一重倾斜和多重倾斜指状物的器件在栅-源电压(Vgs)为-15V时以安培为单位测得的栅-源P-N结反向漏电流的图。从图8可以看出，具有一重倾斜外形的器件的栅-源漏电流高得多。
用于制造所述器件的半导体材料可以是宽带隙半导体材料(即，EG＞2eV的半导体材料)。宽带隙半导体材料的示例性非限制性实例包括碳化硅(SiC)和III族氮化物(例如，氮化镓GaN)。
所述器件的层可以通过利用已知技术使层掺杂有供体或受体材料而形成。用于SiC的示例性供体材料包括氮和磷。对于SiC氮为优选的供体材料。用于掺杂SiC的示例性受体材料包括硼和铝。对于SiC铝为优选的受体材料。然而，上述材料仅仅是示例性的，可以使用能够掺杂至碳化硅中的任何受体和供体材料。
可以改变本文所述的掺杂物浓度和器件各层的厚度，以产生对于特定应用具有所需特性的器件。类似地，还可以改变所述器件的各种特征的尺度，以产生对于特定应用具有所需特性的器件。沟道层可以具有0.5μm～5μm的厚度和1×1016cm-3～1×1018cm-3的掺杂浓度。漂移层可以具有5μm～15μm的厚度和4×1015cm-3～2×1016cm-3的掺杂浓度。基板可以具有100μm～500μm的厚度和1×1019cm-3～5×1019cm-3的掺杂浓度。源层可以具有0.1μm～1.0μm的厚度和1×1019cm-3～1×1020cm-3的掺杂浓度。注入栅区可以具有5×1018cm-3～1×1020cm-3的掺杂浓度。可选的缓冲层可以具有0.1μm～1.0μm的厚度和5×1017cm-3～5×1018cm-3的掺杂浓度。这些掺杂物浓度和厚度仅是示例性的，并不意在进行限制。
半导体材料的缓冲层、漂移层、沟道层和源层可以通过在适当基板上进行外延生长而形成。在外延生长过程中可以对这些层进行掺杂。
虽然上述说明书教导了本发明的原理并出于说明目的而提供了实例，但是本领域技术人员通过阅读此公开内容将会意识到，可以进行形式和细节的各种改变，而不脱离本发明的真正范围。
参考文献
[1]美国专利申请公开第2007/0187715A1号，″Power Junction Field Effect PowerTransistor with Highly Vertical Channel and Uniform Channel Opening″
[2]美国专利第5,903,020号，″Silicon Carbide Static Induction Transistor Structure″。

Claims (32)

1.一种半导体器件，所述器件包含：
第一导电类型的半导体材料的基板层；
在所述基板层的上表面上的所述第一导电类型的半导体材料的沟道层，所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的凸起区的第一侧壁和第二侧壁向内渐缩并与垂直于所述基板层的上表面的方向形成至少5°的角，其中，所述一个或多个凸起区包含所述第一导电类型的半导体材料的内在部分和不同于所述第一导电类型的第二导电类型的半导体材料的外在部分，其中，所述外在部分与所述第一侧壁和第二侧壁邻近；
位于所述沟道层的下表面中的第二导电类型的半导体材料的栅区，所述沟道层与相邻凸起区的外在部分邻近并连接；和
位于所述一个或多个凸起区的上表面上的所述第一导电类型的半导体材料的源层。
2.如权利要求1所述的半导体器件，其中，邻近所述一个或多个凸起区的上表面的所述第一侧壁和第二侧壁的方向与垂直于所述基板层的上表面的方向呈＜5°的角。
3.如权利要求1所述的半导体器件，其中，邻近所述一个或多个凸起区的上表面的所述第一侧壁和第二侧壁的方向与垂直于所述基板层的上表面的方向呈＜2°的角。
4.如权利要求1所述的半导体器件，其中，对于紧邻所述基板层的栅区的下表面与所述凸起区的上表面之间的至少一半距离，邻近所述沟道层的下表面的所述第一侧壁和第二侧壁向内渐缩并与垂直于所述基板层的上表面的方向形成至少5°的角。
5.如权利要求1所述的半导体器件，其中，紧邻所述基板的沟道层的表面与所述凸起区的上表面之间的垂直距离为0.5μm～5μm，并且其中所述沟道层具有1×1016cm-3～1×1018cm-3的掺杂浓度。
6.如权利要求1所述的半导体器件，其中，所述基板具有100μm～500μm的厚度和1×1019cm-3～5×1019cm-3的掺杂浓度。
7.如权利要求1所述的半导体器件，其中，所述源层具有0.1μm～1.0μm的厚度和1×1019cm-3～1×1020cm-3的掺杂浓度。
8.如权利要求1所述的半导体器件，其中，所述凸起区的外在部分和栅区各自具有5×1018cm-3～1×1020cm-3的掺杂浓度。
9.如权利要求1所述的半导体器件，所述半导体器件还包含在所述基板与所述沟道层之间的所述第一导电类型的半导体材料的漂移层。
10.如权利要求9所述的半导体器件，其中，所述漂移层具有5μm～15μm的厚度和4×1015cm-3～2×1016cm-3的掺杂浓度。
11.如权利要求1所述的半导体器件，所述半导体器件还包含在所述基板与所述沟道层之间的缓冲层。
12.如权利要求9所述的半导体器件，所述半导体器件还包含在所述基板与所述漂移层之间的缓冲层。
13.如权利要求11所述的半导体器件，其中，所述缓冲层具有0.1μm～1μm的厚度和5×1017cm-3～5×1018cm-3的掺杂浓度。
14.如权利要求1所述的半导体器件，其中，所述器件包含多个凸起区，其中所述多个凸起区是伸长的，并且以间隔关系设置成指状物。
15.如权利要求1所述的半导体器件，其中，所述第一导电类型的半导体材料为n型半导体材料，并且其中，所述第二导电类型的半导体材料为p型半导体材料。
16.如权利要求1所述的半导体器件，其中，所述半导体材料为宽带隙半导体材料。
17.如权利要求1所述的半导体器件，其中，所述半导体材料为SiC。
18.如权利要求1所述的半导体器件，其中，所述器件为结型场效应晶体管(JFET)。
19.如权利要求1所述的半导体器件，所述半导体器件还包含：
位于所述沟道层的下表面上的第一栅接点；
位于所述源层上的源接点；和
位于与所述沟道层相对的所述基板层上的漏接点。
20.一种电路，所述电路包含权利要求19所述的半导体器件。
21.如权利要求20所述的电路，其中，所述电路为集成电路。
22.一种方法，所述方法包括：
将离子注入第一导电类型的半导体材料的沟道层中以形成不同于所述第一导电类型的第二导电类型的半导体材料的注入栅区，其中，所述沟道层位于基板层的上表面上，并且其中所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的所述凸起区的所述第一侧壁和第二侧壁向内渐缩并与垂直于所述基板的上表面的方向形成至少5°的角，其中所述注入栅区形成在所述侧壁中和所述沟道层的下表面中；和
在所述一个或多个凸起区的上表面上形成所述第一导电类型的半导体材料的源层。
23.如权利要求22所述的方法，其中，所述离子以与垂直于所述基板的上表面的方向呈+/-2°的角度注入所述沟道层。
24.如权利要求22所述的方法，其中，邻近所述一个或多个凸起区的上表面的第一侧壁和第二侧壁的方向与垂直于所述基板层的上表面的方向呈＜5°的角。
25.如权利要求22所述的方法，其中，邻近所述一个或多个凸起区的上表面的所述第一侧壁和第二侧壁的方向与垂直于所述基板层的上表面的方向呈＜2°的角。
26.如权利要求22所述的方法，所述方法还包含在所述基板与所述沟道层之间的所述第一导电类型的半导体材料的漂移层。
27.如权利要求22所述的方法，所述方法还包含在所述基板与所述沟道层之间的缓冲层。
28.如权利要求26所述的方法，所述方法还包含在所述基板与所述漂移层之间的缓冲层。
29.如权利要求22所述的方法，其中，所述器件包含多个凸起区，其中所述多个凸起区是伸长的，并且以间隔关系设置成指状物。
30.如权利要求22所述的方法，其中，所述第一导电类型的半导体材料为n型半导体材料，并且其中，所述第二导电类型的半导体材料为p型半导体材料。
31.如权利要求22所述的方法，所述方法还包括：
在所述沟道层的下表面上形成栅接点；
在所述源层上形成源接点；和
在与所述沟道层相对的所述基板层上形成漏接点。
32.如权利要求12所述的半导体器件，其中，所述缓冲层具有0.1μm～1μm的厚度和5×1017cm-3～5×1018cm-3的掺杂浓度。
CN2009801484358A 2008-11-05 2009-11-05 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法 Expired - Fee Related CN102239563B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11143708P 2008-11-05 2008-11-05
US61/111,437 2008-11-05
PCT/US2009/063391 WO2010054073A2 (en) 2008-11-05 2009-11-05 Vertical junction field effect transistors having sloped sidewalls and methods of making

Publications (2)

Publication Number Publication Date
CN102239563A true CN102239563A (zh) 2011-11-09
CN102239563B CN102239563B (zh) 2013-08-14

Family

ID=42153543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801484358A Expired - Fee Related CN102239563B (zh) 2008-11-05 2009-11-05 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法

Country Status (9)

Country Link
US (3) US8058655B2 (zh)
EP (1) EP2345082A4 (zh)
JP (1) JP5735429B2 (zh)
KR (1) KR20110099006A (zh)
CN (1) CN102239563B (zh)
AU (1) AU2009313533A1 (zh)
CA (1) CA2740223A1 (zh)
NZ (1) NZ592399A (zh)
WO (1) WO2010054073A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151391A (zh) * 2013-03-18 2013-06-12 北京大学 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
CN103594376A (zh) * 2013-11-08 2014-02-19 北京大学 一种结调制型隧穿场效应晶体管及其制备方法
CN104064604A (zh) * 2013-03-21 2014-09-24 瑞萨电子株式会社 半导体装置的制造方法及半导体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667688B2 (en) 2006-07-05 2014-03-11 United Technologies Corporation Method of assembly for gas turbine fan drive gear system
US7704178B2 (en) 2006-07-05 2010-04-27 United Technologies Corporation Oil baffle for gas turbine fan drive gear system
US8058655B2 (en) * 2008-11-05 2011-11-15 Ss Sc Ip, Llc Vertical junction field effect transistors having sloped sidewalls and methods of making
EP2443658A4 (en) * 2009-06-19 2013-08-07 Ss Sc Ip Llc METHODS OF MAKING VERTICAL JUNCTION FIELD EFFECT TRANSISTORS AND BIPOLAR JUNCTION-FREE TRANSISTORS WITHOUT ION IMPLANTATION AND DEVICES MADE THEREFROM
EP2577735A4 (en) * 2010-05-25 2014-07-02 Power Integrations Inc SELF-ALIGNED SEMICONDUCTOR SEMICONDUCTOR DEVICES WITH REDUCED GRID-SOURCE LEAKAGE UNDER REVERSE POLARIZATION, AND METHODS OF MANUFACTURE
US9184305B2 (en) * 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8946788B2 (en) * 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US8866147B2 (en) * 2011-12-22 2014-10-21 Avogy, Inc. Method and system for a GaN self-aligned vertical MESFET
JP2014527302A (ja) * 2011-08-17 2014-10-09 ラムゴス インコーポレイテッド 酸化物半導体基板上の縦型電界効果トランジスタおよびその製造方法
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8502234B2 (en) * 2011-11-04 2013-08-06 Agovy, Inc. Monolithically integrated vertical JFET and Schottky diode
US9006800B2 (en) 2011-12-14 2015-04-14 Avogy, Inc. Ingan ohmic source contacts for vertical power devices
US9472684B2 (en) 2012-11-13 2016-10-18 Avogy, Inc. Lateral GaN JFET with vertical drift region
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
WO2014197802A1 (en) 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet
JP6138619B2 (ja) 2013-07-30 2017-05-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8947154B1 (en) 2013-10-03 2015-02-03 Avogy, Inc. Method and system for operating gallium nitride electronics
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US10396215B2 (en) 2015-03-10 2019-08-27 United Silicon Carbide, Inc. Trench vertical JFET with improved threshold voltage control
CN106298660A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US20170018657A1 (en) * 2015-07-14 2017-01-19 United Silicon Carbide, Inc. Vertical jfet made using a reduced mask set
JP7118050B2 (ja) * 2016-09-09 2022-08-15 ユナイテッド シリコン カーバイド、インク． 改善された閾値電圧制御を有するトレンチ垂直ｊｆｅｔ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747831A (en) * 1994-07-01 1998-05-05 Daimler-Benz Aktiengesellschaft SIC field-effect transistor array with ring type trenches and method of producing them
US20030025147A1 (en) * 2001-07-19 2003-02-06 Kazumasa Nomoto Semiconductor device and method of producing the same
US20060199312A1 (en) * 2005-03-04 2006-09-07 Christopher Harris Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127780A (ja) * 1974-08-30 1976-03-08 Matsushita Electric Ind Co Ltd Tategatadenkaikokatoranjisuta oyobi sonoseizohoho
US4262296A (en) * 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US5903020A (en) 1997-06-18 1999-05-11 Northrop Grumman Corporation Silicon carbide static induction transistor structure
US6967372B2 (en) * 2001-04-10 2005-11-22 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
JP4288907B2 (ja) * 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
JP4524735B2 (ja) 2003-06-20 2010-08-18 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2005012051A (ja) * 2003-06-20 2005-01-13 Toshiba Corp 高耐圧半導体装置及びその製造方法
US20050067630A1 (en) 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP4890765B2 (ja) * 2005-01-18 2012-03-07 株式会社日立製作所 半導体装置及びその製造方法
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US7808029B2 (en) * 2006-04-26 2010-10-05 Siliconix Technology C.V. Mask structure for manufacture of trench type semiconductor device
US7994548B2 (en) * 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US8058655B2 (en) * 2008-11-05 2011-11-15 Ss Sc Ip, Llc Vertical junction field effect transistors having sloped sidewalls and methods of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747831A (en) * 1994-07-01 1998-05-05 Daimler-Benz Aktiengesellschaft SIC field-effect transistor array with ring type trenches and method of producing them
US20030025147A1 (en) * 2001-07-19 2003-02-06 Kazumasa Nomoto Semiconductor device and method of producing the same
CN101103464A (zh) * 2004-07-08 2008-01-09 半南实验室公司 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法
US20060199312A1 (en) * 2005-03-04 2006-09-07 Christopher Harris Method of manufacturing a vertical junction field effect transistor having an epitaxial gate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151391A (zh) * 2013-03-18 2013-06-12 北京大学 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
WO2014146417A1 (zh) * 2013-03-18 2014-09-25 北京大学 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
CN103151391B (zh) * 2013-03-18 2015-08-12 北京大学 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
US9508839B2 (en) 2013-03-18 2016-11-29 Peking University Short-gate tunneling field effect transistor having non-uniformly doped vertical channel and fabrication method thereof
CN104064604A (zh) * 2013-03-21 2014-09-24 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
CN104064604B (zh) * 2013-03-21 2018-10-19 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
CN103594376A (zh) * 2013-11-08 2014-02-19 北京大学 一种结调制型隧穿场效应晶体管及其制备方法

Also Published As

Publication number Publication date
KR20110099006A (ko) 2011-09-05
WO2010054073A2 (en) 2010-05-14
EP2345082A2 (en) 2011-07-20
EP2345082A4 (en) 2013-07-31
CN102239563B (zh) 2013-08-14
CA2740223A1 (en) 2010-05-14
JP2012508455A (ja) 2012-04-05
US8513675B2 (en) 2013-08-20
US8058655B2 (en) 2011-11-15
JP5735429B2 (ja) 2015-06-17
WO2010054073A3 (en) 2010-07-15
US8202772B2 (en) 2012-06-19
US20120223340A1 (en) 2012-09-06
US20110020991A1 (en) 2011-01-27
NZ592399A (en) 2013-12-20
US20100148186A1 (en) 2010-06-17
AU2009313533A1 (en) 2010-05-14

Similar Documents

Publication Publication Date Title
CN102239563B (zh) 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法
US10840367B2 (en) Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
US7915617B2 (en) Semiconductor device
CN101416319B (zh) 具有埋栅的垂直沟道结型场效应晶体管及其制造方法
CN102549759B (zh) 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法
KR20120091231A (ko) 선택적으로 도핑된 ｊｆｅｔ 영역들을 갖는 파워 반도체 디바이스들 및 이러한 디바이스들을 형성하는 관련 방법들
US20080157117A1 (en) Insulated gate bipolar transistor with enhanced conductivity modulation
CN109768091B (zh) 一种双沟槽SS-SiC MOSFET结构
JP2017508300A (ja) ワイドバンドギャップ半導体材料用ｉｇｂｔ構造
US11069772B2 (en) Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US8659057B2 (en) Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making
CN109155335B (zh) 半导体器件及其制造方法
CN109585541A (zh) 一种埋沟式SiC IGBT常关器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SS SC IP, LLC

Free format text: FORMER OWNER: SEMISOUTH LAB INC.

Effective date: 20120104

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120104

Address after: Mississippi

Applicant after: SS SC IP Limited company

Address before: Mississippi

Applicant before: Semisouth Lab Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PI

Free format text: FORMER OWNER: SS SC IP CO., LTD.

Effective date: 20131022

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131022

Address after: American California

Patentee after: PI company

Address before: Mississippi

Patentee before: SS SC IP Limited company

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130814

Termination date: 20151105

EXPY Termination of patent right or utility model