CN102237354B - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN102237354B
CN102237354B CN201110115049.8A CN201110115049A CN102237354B CN 102237354 B CN102237354 B CN 102237354B CN 201110115049 A CN201110115049 A CN 201110115049A CN 102237354 B CN102237354 B CN 102237354B
Authority
CN
China
Prior art keywords
region
active element
scolding tin
insulated substrate
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110115049.8A
Other languages
English (en)
Other versions
CN102237354A (zh
Inventor
高柳教人
小仓正巳
笠置宏辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Publication of CN102237354A publication Critical patent/CN102237354A/zh
Application granted granted Critical
Publication of CN102237354B publication Critical patent/CN102237354B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供电路基板，电路基板(11)具有多个臂(21U、21L)和散热板(22)。各多个臂(21U、21L)具有设有第一导体层(41F)和第二导体层(41R)的绝缘基板(41)。各多个臂(21U、21L)的绝缘基板(41)具有：通过第一焊锡(51)接合有无源元件(43)的无源元件区域(41P)；通过第一焊锡(51)接合有有源元件(42)的有源元件区域(41I)；配置有元件组的配线的配线区域(41W)。在各多个臂(21U、21L)中，无源元件区域(41P)、有源元件区域(41I)和配线区域(41W)在绝缘基板(41)的两面的长度方向上整齐排列，并且在以有源元件区域(41I)为中央的有源元件区域(41I)的两侧配置有无源元件区域(41P)及配线区域(41W)。

Description

电路基板
技术领域
本发明涉及搭载有包含有源元件及无源元件的元件组的电路基板。详细地说，涉及能够将耐久可靠性及散热性能确保在一定程度以上、且构成为小型的电路基板。
背景技术
一直以来，电源装置用的电路基板(以下，适当称为“动力模块”)，例如搭载在电动汽车的驱动控制用系统等中的逆变器的动力模块多以如下方式构成(参照专利文献1、2)。
即，在这样的动力模块中设有：基板，通过第一焊锡将分别设在绝缘基板的两面上的两个导体层中的一方与由开关元件等构成的半导体芯片接合而构成(以下，称为“臂”)；散热板。设在该臂的绝缘基板上的两个导体层中的另一方与散热板通过第二焊锡接合。
专利文献1：US2002/0047132
专利文献2：US2006/0157862
但是，近年来要求动力模块要确保耐久可靠性及散热性能在一定程度以上，且构成为小型，包括专利文献1、2还没有发现能够充分满足该要求的动力模块。
例如，作为对一般的动力模块的耐久可靠性进行验证的试验，有一种使动力模块反复暴露在低温和高温两种环境下的所谓温度循环试验。
从该温度循环试验的结果可知，在绝缘基板和散热板之间作用有热应力，该绝缘基板的角部周边的第二焊锡的角焊缝部处产生裂纹，裂纹从该角部向中心渐渐扩展。还可知，若这样的裂纹扩展，并到达半导体芯片的正下方，则对于来自半导体芯片的发热的散热性能恶化。
但是，在专利文献1记载的动力模块中，具有相同功能的多个半导体芯片的每一个搭载在一块绝缘基板的角部附近。因此，在专利文献1记载的动力模块中，会更早地受到裂纹对多个半导体芯片的影响，对此相应地，确保耐久可靠性及散热性能的情况发生劣化。
此外，在专利文献2中公开了一种将一个半导体芯片搭载在绝缘基板的大致中央部的技术。对采用了这样的技术的专利文献2的动力模块和专利文献1的动力模块进行比较后发现，受到裂纹的影响的时期会因半导体芯片存在于中央的量相应地延迟。
但是，专利文献2所述的半导体芯片的含义是指包含进行开关动作等的有源动作的有源元件即IGBT(Insulated Gate BipolarTransistor、绝缘栅双极型晶体管)和不进行这样的有源动作的无源元件即FWD(Free Wheeling Diode、自由电力隔通二极体)的元件组整体。
因此，即使仅将该元件组整体搭载在中央部，如果绝缘基板较小，结局都会是元件组的一部分位于绝缘基板的角部附近，不能避免裂纹的早期影响。假设为了避免裂纹的早期影响(为了延迟影响的时期)，就必须使绝缘基板的尺寸(面积)远大于半导体芯片即元件组整体的尺寸，与小型化的要求相悖。
另外，例如，若第二焊锡的焊锡厚度在整个电路基板上不恒定，则可能发生臂倾斜那样的情况。在这样的情况下，对于各动力模块，半导体芯片的正下方的焊锡厚度不同，其结果为，热阻也变得不同。具体来说，从焊锡的热传导率和焊锡厚度的关系可知，若焊锡厚度增加，则热阻增大相应的量，存在散热性恶化的倾向。因此，在半导体芯片的正下方的焊锡厚度厚的动力模块中，热阻增大相应的量从而有可能影响散热性能。
另外，引起上述裂纹的热应力依存于第二焊锡的焊锡厚度，由于焊锡厚度变得越薄热应力变得越大，所以，在半导体芯片正下方的焊锡厚度薄的动力模块中，裂纹发生的可能性与此相应地增大，有可能影响耐久可靠性及散热性能。
但是，在包含专利文献1、2的以往的动力模块中，由于不是考虑到这样的第二焊锡的焊锡厚度而配置半导体芯片的结构，因此，可能会影响耐久可靠性以及散热性能。
此外，确保耐久可靠性及散热性能在一定程度以上、且构成为小型的要求，不仅是对于动力模块，对于搭载有包含有源元件及无源元件的元件组的电路基板来说一般也要求如此。
发明内容
本发明的一个以上的实施例提供一种电路基板，搭载有包含有源元件及无源元件的元件组，能够确保耐久可靠性及散热性能在一定程度以上，并且构成为小型。
电路基板(例如典型的实施例中的半导体装置11)可以具有：
多个臂(例如典型的实施例中的上臂21U及下臂21L)，其构成为，分别设在绝缘基板(例如典型的实施例中的绝缘基板41)的两面上的两个导体层(例如典型的实施例中的金属导体层41F、41R)中的一方、和包含一个有源元件(例如典型的实施例中的IGBT42)及一个无源元件(例如典型的实施例中的FWD43)的元件组，通过第一焊锡(例如典型的实施例中的第一焊锡51)被接合；
散热板，通过第二焊锡(例如典型的实施例中的第二焊锡52)与设在所述多个臂的各所述绝缘基板上的所述两个导体层中的另一方接合。
在所述多个臂的所述绝缘基板的每一个上形成有：
通过所述第一焊锡接合有所述一个无源元件的无源元件区域(例如典型的实施例中的FWD芯片接合区域41P)、
通过所述第一焊锡接合有所述一个有源元件的有源元件区域(例如典型的实施例中的IGBT芯片接合区域41I)、和
配设有所述元件组的配线的配线区域(例如典型的实施例中的引线接合区域41W)，
所述各个区域沿设有所述两个导体层的所述两面的长度方向整齐排列，以所述有源元件区域为中央，在所述有源元件区域的两侧配置有所述无源元件区域及所述配线区域。
通过该构造，由于有源元件的搭载位置为绝缘基板的大致中央的位置(有源元件区域的形成位置)，所以，无论第二焊锡的倾斜程度以及倾斜方向如何，都能够确保有助于散热的有源元件正下方的第二焊锡的焊锡厚度大致恒定。
由此，无需准备抑制第二焊锡的倾斜的安装夹具，就能够确保散热性能在一定程度以上。另外，由于能够抑制上述的裂纹的发生，并且即使在发生的情况下也能够推迟其影响的时期，所以，能够确保耐久可靠性也在一定程度以上。
而且，多个臂的每一个分别具有物理上分离的各绝缘基板。换言之，绝缘基板相对于各多个臂分离。而且，在分离后的一片绝缘基板上仅搭载有一个具有同一功能的元件(有源元件或无源元件)。由此，能够容易地使绝缘基板小型化，进而使电路基板整体小型化。
另外，配线区域、有源元件区域及无源元件区域沿长度方向以该顺序整齐排列地设在绝缘基板上。由此，能够使绝缘基板的与长度方向(例如纵向)正交的方向(例如横方向)的长度缩短到相对于最大尺寸的元件(例如有源元件)的同方向的长度增加安装时的偏移量的程度。即，能够容易地使绝缘基板进一步小型化，进而能够使电路基板整体进一步小型化。
这样，能够确保耐久可靠性及散热性能在一定程度以上，且构成为小型。
该情况下，所述第一焊锡及所述第二焊锡可以为无铅焊锡。这是因为能够对环境保护作出贡献。
该情况下，能够构成为，
所述电路基板为电源装置用的电路基板，
所述有源元件为具有开关功能的半导体元件，
所述无源元件为与所述有源元件成对使用的半导体元件。
而且，该情况下，所述有源元件能够为IGBT，
所述无源元件能够为FWD。
通过上述构造，由于有源元件的搭载位置为绝缘基板的大致中央的位置(有源元件区域的形成位置)，因此，无论第二焊锡的倾斜程度以及倾斜方向如何，都能够将有助于散热的有源元件正下方的第二焊锡的焊锡厚度保持为大致恒定。
由此，无需准备抑制第二焊锡的倾斜的安装夹具，能够确保散热性能在一定程度以上。另外，由于能够抑制上述的裂纹的发生，并且即使在发生的情况下也能够推迟其影响的时期，所以，能够确保耐久可靠性在一定程度以上。
而且，多个臂的每一个分别具有物理上分离的各绝缘基板。换言之，绝缘基板相对于各多个臂分离。而且，在分离后的一片绝缘基板上仅搭载有一个具有同一功能的元件(有源元件或无源元件)。由此，能够容易地使绝缘基板小型化，进而能够使电路基板整体小型化。
另外，配线区域、有源元件区域及无源元件区域沿长度方向以该顺序整齐地设在绝缘基板上。由此，能够使绝缘基板的与长度方向(例如纵向)正交的方向(例如横方向)的长度缩短到相对于最大尺寸的元件(例如有源元件)的同方向的长度增加安装时的偏移量的程度。即，能够容易地使绝缘基板进一步小型化，进而使电路基板整体进一步小型化。
这样，能够确保耐久可靠性及散热性能在一定程度以上，并且构成为小型。
其他的特征以及效果可以通过实施例的记载以及添附的权利要求明了。
附图说明
图1(A)是作为电路基板的典型的实施例的半导体装置的俯视图。
图1(B)是沿图1(A)的1B-1B线的剖视图。
图2是按层叠顺序配置半导体装置的各构成要素的立体图。
图3是示意地表示在半导体装置中有源元件即IGBT的配置位置的俯视图。
图4(A)以及图4(B)是示意地表示在第二焊锡倾斜的状态下，上臂或下臂和散热用基板接合的状态的剖视图。
图5是示意地表示裂纹的扩展的图。
附图标记的说明
11  半导体装置
21U  上臂
21L  下臂
22  散热用基板
41  绝缘基板
41F、41R  金属导体层
41W  引线接合区域
41I  IGBT芯片接合区域
41P  FWD芯片接合区域IGBT
42  IGBT
43  FWD
51  第一焊锡
52  第二焊锡
具体实施方式
以下，基于附图对本发明的典型的实施例进行说明。
图1(A)以及图1(B)是表示本发明的电路基板的作为典型的实施例的半导体装置11的概要结构的图。详细地说，图1(A)是半导体装置11的俯视图，图1(B)是沿图1(A)的1B-1B线的半导体装置11的剖视图。
图2是按照层叠顺序配置半导体装置11的各构成要素的立体图。
半导体装置11能够用作搭载在例如电动汽车的驱动控制用系统等上的逆变器的动力模块(电路基板)。
半导体装置11具有：输入端连接在直流的正侧的开关电路即上臂21U；和输入端连接在直流的负侧的开关电路即下臂21L；散热用基板22。
即，在为输出单相交流电的逆变器的情况下，使用一个半导体装置11，在为输出单相交流的三电平逆变器的情况下，使用两个半导体装置11。另外，在为输出三相交流的逆变器的情况下，使用三个半导体装置11，在为输出三相交流的三电平逆变器的情况下，使用六个半导体装置11。
上臂21U和下臂21L具有基本上相同的功能及结构，并通过焊锡(后述的第二焊锡52)被接合在同一散热用基板22上。
上臂21U及下臂21L分别具有绝缘基板41、IGBT42、FWD43。
绝缘基板41在作为绝缘层的陶瓷的两面分别具有金属导体层(第一导体层、第二导体层)41F、41R。
由IGBT42和FWD43构成的元件组通过第一焊锡51被接合在金属导体层41F上。散热用基板22通过第二焊锡52被接合在金属导体层41R上。
此外，在典型的实施例中，第一焊锡51及第二焊锡52都用一般的锡类无铅焊锡，例如SnAgCu。
另外，在第二焊锡52的内部配置有对绝缘基板41的金属导体层41R和散热用基板22的间隔进行限制的限制部件61。通过调整限制部件61的厚度(图中上下方向的长度)，能够调整第二焊锡52的焊锡厚度。
如图2所示，在绝缘基板41上(详细地说，在图1的金属导体层41F上)，引线接合区域41W、IGBT芯片接合区域41I及FWD芯片接合区域41P沿长度方向以该顺序整齐地排列。
引线接合区域41W是配置有IGBT42以及FWD43的配线的区域，即例如未图示的用于焊接铝丝的区域。
IGBT芯片接合区域41I是用于通过第一焊锡51接合IGBT42的区域。
IGBT42是具有进行开关动作的功能(以下，成为“开关功能”)的半导体元件，该开关动作是指通过将直流的输入状态切换成ON状态或OFF状态(开关)来输出交流电的动作。
FWD芯片接合区域41P是用于将FWD43通过第一焊锡51进行接合的区域。
FWD43是与IGBT42电连接并具有对交流的输出电流进行换流的功能(以下，称为“换流功能”)的半导体元件。即，一个FWD43与一个IGBT42成对使用。
这样，上臂21U及下臂21L分别在不搭载两张以上具有同一功能的半导体元件的设计思想下，各搭载一片具有不同功能及不同尺寸的IGBT42及FWD43的半导体元件。
这里，IGBT42是通过发挥开关功能而用于进行从直流到交流的转换的有源的动作(开关动作)的所谓有源元件。对此，FWD43是即使发挥换流功能也不能进行任何有源的动作的所谓无源元件。因此，作为有源元件的IGBT42与作为无源元件的FWD43相比，发热量多，尺寸也大。
另外，由于被焊接在引线接合区域41W的铝丝(未图示)仅流过电流而不进行任何有源的动作，所以其发热量也比IGBT42少。
因此，半导体装置11整体的散热性能取决于对来自IGBT42的发热进行散热的能力。因此，在典型的实施例中，为了提高对来自IGBT42的发热进行散热的能力(关于详细描述在效果的记载中后述)，在绝缘基板41中，配置有IGBT42的IGBT芯片接合区域41I位于中央，在其两侧具有引线接合区域41W及FWD芯片接合区域41P。
下面，对半导体装置11的作用及效果如下述的(1)至(9)进行分别说明。
(1)在典型的实施例中，上臂21U及下臂21L分别具有物理上分离的各绝缘基板41。换言之，绝缘基板41在上臂21U侧和下臂21L侧分离。而且，在分离后的一片绝缘基板41上仅搭载一个具有同样功能的半导体元件。即，无论在上臂21U用的绝缘基板41中还是在下臂21L用的绝缘基板41中，都仅搭载一个具有开关功能的IGBT42，并且，也仅搭载一个具有换流功能的FWD43。
由此，能够容易地使绝缘基板41小型化。
(2)通过使绝缘基板41小型化，还能够缩小第二焊锡52的接合面积。
由此，作为第二焊锡52，能够采用能对近年所要求的环境保护作出贡献的无铅焊锡。
即，无铅焊锡与铅焊锡进行比较，虽然具有因无铅而能够对环境保护作出贡献的长处，但也具有润湿性不好的缺点。由于该缺点，在无铅焊锡正在熔融的过程中，可能会产生较多孔穴(void)。作为除去这样的孔穴的方法，一直以来有使无铅焊锡暴露在真空状态的方法(以下，称为“真空孔穴除去方法”)。
但是，即使使用真空孔穴除去方法，在无铅焊锡的接合面积大的情况下，孔穴的除去变得困难，制造上的成品率恶化。因此，现有的对半导体装置中的绝缘基板和半导体元件进行接合的第二焊锡，由于其接合面积大，所以，难以采用无铅焊锡。
对此，在典型的实施例中，由于第二焊锡52的接合面积小，所以，即使采用无铅焊锡，也能够通过适用真空孔穴除去方法，而比以往更有效地除去孔穴。
(3)作为半导体装置11的制造方法，在典型的实施例中，采用以下的方法，即在回流(reflow)时，通过在由IGBT42及FWD43构成的元件组上搭载重物，从该元件组向下方向(图1(B)中朝向绝缘基板41的方向)施加恒定的表面压力。在该方法中，若元件组的面积大，重物的重量也变大以施加必要的表面压力。
通过采用该方法，对于接合由IGBT42及FWD43构成的元件组和绝缘基板41的金属导体层41IF的第一焊锡51来说，能够确保形成良好的接合及角焊缝。
(4)如上所述，在半导体装置11中，具有最大尺寸(最大面积)且发热最多的半导体元件是有源元件即IGBT42。
图3是示意地表示IGBT42的配置位置的俯视图。
即，在图3中，为了突出IGBT42，省略FWD43以及引线接合区域41W的图示。
如图3所示，IGBT42被搭载在绝缘基板41的大致中央部(图2的IGBT芯片接合区域41I)。
由此，在(3)中，在上述的方法所使用的重物中，由于用于按压最大尺寸的IGBT42的重物的重量最大，所以，重心的位置成为绝缘基板41的大致中心。其结果为，即使在回流时第一焊锡51或第二焊锡52熔解，也能够抑制上臂21U或下臂21L的臂发生倾斜的状况。
(5)假设在尽管采用了(4)的措施，第二焊锡52还是在倾斜的状态下，上臂21U或下臂21L与散热用基板22被接合。
图4(A)以及图4(B)是示意地表示在第二焊锡52这样倾斜的状态下，上臂21U或下臂21L与散热用基板22被接合的状态的剖视图。
图4(A)示出了第二焊锡52从图中左端侧向右端侧倾斜的状态。相反，图4(B)示出了第二焊锡52从图中右端侧向左端侧倾斜的状态。
如图4(A)、(B)所示，上臂21U或下臂21L的厚度(图中上下方向的长度)，无论第二焊锡52向图中左右的哪个方向倾斜，都以绝缘基板41的大致中央部为对称，存在图中左右端中的一侧的端部变厚，另一侧的端部变薄的倾向。
即使在这样的情况下，只要第二焊锡52的使用量恒定，如图4(A)、(B)所示，绝缘基板41的大致中央部的第二焊锡52的平均焊锡厚度(图中上下方向的长度)不根据倾斜的程度以及方向而总是大致恒定。
而且，应该注意的是，由于使第二焊锡52的平均焊锡厚度总是这样大致恒定，所以，无需准备任何抑制第二焊锡的倾斜的安装夹具。
(6)这里，如上述那样，在半导体装置11中发热最多的半导体元件是有源元件即IGBT42。来自IGBT42的发热经由在其正下方层叠的第一焊锡51、绝缘基板41及第二焊锡52从散热用基板22被散热。
这里，如上述那样，从焊锡的热传导率和焊锡厚度的关系可知，若焊锡厚度增加，则热阻也增大相应的量，从而存在散热性恶化的倾向。
因此，由于发热最多的IGBT42的正下方的焊锡厚度，即第一焊锡51较薄，因此，整个半导体装置11的散热性能大致取决于第二焊锡52的焊锡厚度。
换言之，若IGBT42的正下方的第二焊锡52的焊锡厚度不均匀，则半导体装置11的散热性能也变得不均匀，有可能得不到所期望的散热性能。
因此，为了消除这样的可能性，在典型的实施例中，如(4)中所述的那样，IGBT42的重心搭载在绝缘基板41的大致中央部(参照图3)。即，如(5)中所述的那样，由于IGBT42的正下方的第二焊锡42的平均焊锡厚度总是大致恒定，所以，作为半导体装置11的散热性能，能够确保所期望的性能大致恒定。
(7)如上述那样，从对一般性的动力模块的耐久可靠性进行验证的温度循环试验的结果可知，在绝缘基板41和散热用基板22之间施加有热应力，在绝缘基板41的角部周边的第二焊锡52的角焊缝部产生裂纹，裂纹从该角部向中心慢慢扩展。
图5是示意地表示裂纹的扩展的图。
在图5中，白色空白箭头的尾部表示裂纹的产生位置，该白色空白箭头的方向为裂纹的扩展方向。
还可知，若这样的裂纹扩展并到达IGBT42的正下方，则相对于来自IGBT42的发热的散热性能会恶化。
而且还可知，引起裂纹的热应力取决于第二焊锡52的焊锡厚度，该焊锡厚度越薄，热应力越大。
因此，在典型的实施例中，为了抑制这样的热应力的增大，如(4)中所述的那样，IGBT42被搭载在绝缘基板41的大致中央部(参照图3或图5)。即，如(5)中所述的那样，由于IGBT42的正下方的第二焊锡52的平均焊锡厚度以不会增大热应力的程度的厚度总是大致恒定，所以，能够抑制热应力的增大。
由此，能够延缓裂纹的扩展，并与此相应地确保半导体装置11的耐久可靠性及散热性能。
(8)假设，在产生(7)中所述的裂纹的位置，即，绝缘基板41的角部的附近搭载有IGBT42的情况下，会更早地受到该裂纹的影响，与此相应地，确保半导体装置11的耐久可靠性及散热性能的情况恶化。
对此，在典型的实施例中，如图5所示，IGBT42搭载在绝缘基板41的大致中央部。这样，由于在距产生裂纹的位置最远的位置上搭载有IGBT42，所以，能够延缓受到该裂纹的影响的时期，与此相应地，能够确保半导体装置11的耐久可靠性及散热性能。
(9)引线接合区域41W、IGBT芯片接合区域41I及FWD芯片接合区域41P沿长度方向以该顺序整齐排列地设在绝缘基板41上(参照图2)。
由此，绝缘基板41的与长度方向(例如纵向)正交的方向(例如横向)的长度能够缩短到IGBT42的同方向的长度增加了的安装时的偏移量的程度。即，能够使绝缘基板41比以往更小型，进而使整个半导体装置11小型化。
综合以上的(1)至(9)，在典型的实施例的半导体装置11能够发挥的效果中，主要的效果如下所述。即，主要的效果是指，上臂21U及下臂21L每个搭载了一个由有源元件即IGBT42及无源元件即FWD43构成的元件组，在具有上臂21U及下臂21L的半导体装置11中，能够确保耐久可靠性及散热性能在一定程度以上，且构成为小型。
此外，本发明不限于上述的典型的实施例，能够实现本发明的目的的范围内的变形、改良等包含在本发明内。
例如，本发明不仅能够适用于使用IGBT的动力模块，还能够适用于各种各样的动力模块。
例如，有源元件不必一定为IGBT，能够采用例如GTO(Gate Turn-Off thruster)等的各种各样的开关元件。该情况下，无源元件采用与该有源元件成对使用的半导体元件。
而且，本发明没有特别限定为动力模块，能够广泛地适用于下述电路基板，即
具有：多个臂、散热板，
各所述多个臂具有绝缘基板，
在各所述多个臂中，在所述绝缘基板的两面的一方设有第一导体层，在所述绝缘基板的所述两面的另一方设有第二导体层，
在各所述多个臂中，包含有源元件及无源元件的元件组通过第一焊锡被接合在所述第一导体层上，
在各所述多个臂中，所述第二导体层通过第二焊锡被接合在所述散热板上，
各所述多个臂的所述绝缘基板具有：
通过所述第一焊锡接合有所述无源元件的无源元件区域；
通过所述第一焊锡接合有所述有源元件的有源元件区域；
配置有所述元件组的配线的配线区域，
在各所述多个臂中，所述无源元件区域、所述有源元件区域和所述配线区域在所述绝缘基板的所述两面的长度方向上整齐排列，并且，在以所述有源元件区域为中央的所述有源元件区域的两侧配置有所述无源元件区域及所述配线区域。
该情况由于也能够同样地实现上述的(1)至(9)的作用及效果，因此，能够使耐久可靠性及散热性能确保在一定程度以上，且构成为小型。

Claims (4)

1.一种电路基板(11)，其特征在于，
具有：多个臂(21U、21L)、和散热板(22)，
各所述多个臂(21U、21L)具有绝缘基板(41)，
在各所述多个臂(21U、21L)中，在所述绝缘基板(41)的两面的一方设有第一导体层(41F)，在所述绝缘基板(41)的所述两面的另一方设有第二导体层(41R)，
在各所述多个臂(21U、21L)中，包含有源元件(42)及无源元件(43)的元件组通过第一焊锡(51)被接合在所述第一导体层(41F)上，
在各所述多个臂(21U、21L)中，所述第二导体层(41R)通过第二焊锡(52)被接合在所述散热板(22)上，
各所述多个臂(21U、21L)的所述绝缘基板(41)具有：
通过所述第一焊锡(51)接合有所述无源元件(43)的无源元件区域(41P)；
通过所述第一焊锡(51)接合有所述有源元件(42)的有源元件区域(41I)；
配置有所述元件组的配线的配线区域(41W)，
所述绝缘基板(41)相对于各所述多个臂(21U、21L)分离，在各所述多个臂(21U、21L)中，所述无源元件区域(41P)、所述有源元件区域(41I)和所述配线区域(41W)在所述绝缘基板(41)的所述两面的长度方向整齐排列，并且，以所述有源元件区域(41I)为中央在所述有源元件区域(41I)的两侧配置所述无源元件区域(41P)及所述配线区域(41W)，所述有源元件(42)的搭载位置为所述绝缘基板(41)的中央的位置，且所述有源元件(42)的重心搭载在所述绝缘基板(41)的中央部。
2.如权利要求1所述的电路基板，其特征在于：所述第一焊锡(51)及所述第二焊锡(52)为无铅焊锡。
3.如权利要求1或2所述的电路基板，其特征在于：所述电路基板(11)为电源装置用的电路基板，
所述有源元件(42)为具有开关功能的半导体元件，
所述无源元件(43)是与所述有源元件(42)成对使用的半导体元件。
4.如权利要求3所述的电路基板，其特征在于：所述有源元件(42)为IGBT，所述无源元件(43)为FWD。
CN201110115049.8A 2010-04-28 2011-04-28 电路基板 Expired - Fee Related CN102237354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-102881 2010-04-28
JP2010102881A JP5512377B2 (ja) 2010-04-28 2010-04-28 回路基板

Publications (2)

Publication Number Publication Date
CN102237354A CN102237354A (zh) 2011-11-09
CN102237354B true CN102237354B (zh) 2014-08-13

Family

ID=44858107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110115049.8A Expired - Fee Related CN102237354B (zh) 2010-04-28 2011-04-28 电路基板

Country Status (3)

Country Link
US (1) US8659900B2 (zh)
JP (1) JP5512377B2 (zh)
CN (1) CN102237354B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093378A (ja) * 2011-10-24 2013-05-16 Keihin Corp 電子制御装置
JP6269458B2 (ja) * 2014-01-20 2018-01-31 株式会社デンソー 半導体装置及びその製造方法
JP6194812B2 (ja) 2014-02-18 2017-09-13 トヨタ自動車株式会社 半導体モジュール
US10076800B2 (en) * 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
JP6768843B2 (ja) 2017-01-30 2020-10-14 三菱電機株式会社 パワー半導体装置の製造方法およびパワー半導体装置
EP3480846A1 (en) * 2017-11-03 2019-05-08 Infineon Technologies AG Semiconductor arrangement with reliably switching controllable semiconductor elements
JP7118262B2 (ja) * 2019-05-30 2022-08-15 三菱電機株式会社 半導体装置
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045238A (ja) * 2003-07-23 2005-02-17 Semikron Elektron Gmbh 曲げ強化ベースプレートを備えたパワー半導体モジュール
WO2009081689A1 (ja) * 2007-12-25 2009-07-02 Toyota Jidosha Kabushiki Kaisha 半導体モジュール
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
EP1355351B1 (en) 2001-01-23 2018-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP3701228B2 (ja) * 2001-11-01 2005-09-28 三菱電機株式会社 半導体装置
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
DE10352671A1 (de) * 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
JP2005150309A (ja) * 2003-11-13 2005-06-09 Toyota Industries Corp 半導体装置
JP4207896B2 (ja) 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP5120605B2 (ja) * 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP5099417B2 (ja) * 2007-05-22 2012-12-19 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
JP4683043B2 (ja) * 2007-12-28 2011-05-11 富士電機システムズ株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045238A (ja) * 2003-07-23 2005-02-17 Semikron Elektron Gmbh 曲げ強化ベースプレートを備えたパワー半導体モジュール
WO2009081689A1 (ja) * 2007-12-25 2009-07-02 Toyota Jidosha Kabushiki Kaisha 半導体モジュール
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法

Also Published As

Publication number Publication date
US8659900B2 (en) 2014-02-25
JP2011233722A (ja) 2011-11-17
CN102237354A (zh) 2011-11-09
JP5512377B2 (ja) 2014-06-04
US20110267781A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
CN102237354B (zh) 电路基板
CN203850295U (zh) 逆变器igbt模块封装结构
KR101755085B1 (ko) 전력용 반도체 모듈 및 전력 변환 장치
CN102244066B (zh) 一种功率半导体模块
CN104517909A (zh) 带有印制电路板的半导体模块及其制造方法
JP5895220B2 (ja) 半導体装置の製造方法
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
CN107204317A (zh) 电力用半导体模块
CN106057743B (zh) 功率半导体模块
CN110506330A (zh) 功率电子模块以及包含该模块的电功率变换器
WO2019187679A1 (ja) パワー半導体装置
CN108417501B (zh) 功率模块及其制备方法
KR20200038615A (ko) 파워모듈
US9859195B1 (en) Semiconductor device
CN103531582A (zh) 半导体单元
CN102130020A (zh) 一种碳化硅功率器件的封装方法
CN112106194A (zh) 用于半导体功率模块的排热组件
CN104952859B (zh) 逆变器igbt模块封装结构
TW200926458A (en) Arrangement including an optoelectronic component
CN210516724U (zh) 一种功率半导体模块和功率半导体器件
CN102576705B (zh) 电路装置及其制造方法
JP2015122876A (ja) 半導体装置
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
CN211788994U (zh) 功率模块的封装结构和电子设备
KR102464477B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140813

Termination date: 20170428