CN102214762A - 发光二极管芯片及其封装结构 - Google Patents

发光二极管芯片及其封装结构 Download PDF

Info

Publication number
CN102214762A
CN102214762A CN2010101418929A CN201010141892A CN102214762A CN 102214762 A CN102214762 A CN 102214762A CN 2010101418929 A CN2010101418929 A CN 2010101418929A CN 201010141892 A CN201010141892 A CN 201010141892A CN 102214762 A CN102214762 A CN 102214762A
Authority
CN
China
Prior art keywords
light
emitting diode
layer
backlight unit
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101418929A
Other languages
English (en)
Inventor
陈宏男
郑文豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGANPIN CO Ltd
Original Assignee
SHANGANPIN CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGANPIN CO Ltd filed Critical SHANGANPIN CO Ltd
Priority to CN2010101418929A priority Critical patent/CN102214762A/zh
Publication of CN102214762A publication Critical patent/CN102214762A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Led Device Packages (AREA)

Abstract

一种发光二极管芯片，包括一第一电极以及一金属复合层。金属复合层设置在第一电极，金属复合层具有一镍层。本发明通过设置金属复合层在第一电极，以提高楔形接合的良率，且避免芯片毁坏。

Description

发光二极管芯片及其封装结构
技术领域
本发明涉及一种发光二极管芯片及其封装结构。
背景技术
打线接合(Wire Bond)是目前电子封装中主要的电路联机方式之一，可使芯片与封装基板、电路板或导线架完成电路的联机，以发挥电子讯号传递的功能。因为打线接合技术的简易性及应用在新制程上的便捷性，再加上长久以来所有配合的技术及机具都已开发健全，近来在自动化及打线速度上更有长足的进步，所以目前打线接合仍是市场上主要的技术。
以下将以发光二极管芯片的金线打线接合制程为例，来说明打线接合的制程。请同时参考图1及图2所示，皆为公知打线接合制程的示意图。如图1所示，公知的打线接合制程首先将露出在瓷嘴11前端的导线12熔化形成一圆球13。接着，请参照图2所示，当圆球13成形后，瓷嘴11将此圆球13压焊在发光二极管芯片14的一电极141上。此动作称为Ball Bond，由于是一开始的接合，所以又被称为第一次接合(First Bond)。电极141与圆球13接合时，则可由瓷嘴11的前端压住圆球13在电极141上，并施加超音波。利用运作时的热度，以将圆球13与电极141相互连接，完成第一次接合。然后，以连续放线的方式，同时将瓷嘴11依预设路径移动至基板的一接合垫15上方，以进行第二次接合(Second Bond)，此又称为楔形接合(Wedge Bond)。最后，再将瓷嘴11上升并拉断导线12。
随着发光二极管产品的多样化需求，有愈来愈多的产品是需要利用打线接合的制程，将多个发光二极管芯片14进行串联或并联的动作。然而，当楔形接合(第二次接合)的位置在发光二极管芯片14的电极时，若瓷嘴11压合的力量较小，则无法形成良好共晶，故会降低产品的可靠度；但若瓷嘴11压合的力量太大时，则容易造成发光二极管芯片14的毁损，进而降低产品的生产良率。尤其在以砷化镓薄膜为主的发光二极管芯片14上，因为砷化镓薄膜的机械强度较脆弱，更容易在楔形接合时受损。
因此，如何提供一种发光二极管芯片及其封装结构，能提高楔形接合的良率，且可避免芯片毁坏，已成为重要课题之一。
发明内容
本发明的目的是提供一种发光二极管芯片及其封装结构，可提高楔形接合的良率，且可避免发光二极管芯片毁坏。
本发明的一种发光二极管芯片包括一第一电极及一金属复合层。金属复合层设置在第一电极，金属复合层具有一镍层。
在本发明的一实施例中，镍层的厚度是1.0μm至15μm。
在本发明的一实施例中，金属复合层还具有一金层、及或一银层、及或一钯层。
在本发明的一实施例中，金层的厚度是0.01μm至1.5μm。
在本发明的一实施例中，银层的厚度是1μm至10μm。
在本发明的一实施例中，钯层的厚度是0.03μm至0.3μm。
在本发明的一实施例中，发光二极管芯片还包括一第二电极，其与第一电极对应设置。
本发明的一种封装结构包括一基板、一导线及至少一个发光二极管芯片。发光二极管芯片设置在基板，发光二极管芯片包括一第一电极及一金属复合层。金属复合层设置在第一电极，金属复合层具有一镍层，导线的一端与金属复合层以楔形接合连接。
承上所述，因依据本发明的一种发光二极管芯片及其封装结构，通过设置金属复合层在第一电极，以提供第一电极强度上的支撑，以分散楔形接合时瓷嘴下的压力，进而保护第一电极下方的磊晶层，以避免磊晶层因楔形接合而毁坏。如此一来，可提高楔形接合的良率。另外，通过设置金属复合层在第一电极上，可减少第一电极的金层的厚度，以降低材料成本。
附图说明
图1是公知打线接合制程中瓷嘴的一示意图；
图2是公知打线接合制程的一示意图；
图3是依据本发明优选实施例的发光二极管芯片的一示意图；
图4是依据本发明优选实施例的另一种态样发光二极管芯片的一示意图；以及
图5是依据本发明优选实施例的封装结构的一示意图。
主要元件符号说明：
11：瓷嘴
12：导线
13：圆球
14、23：发光二极管芯片
141：电极
15、P：接合垫
2：封装结构
21：基板
22：导线
231：第一电极
232、232a：金属复合层
233：第二电极
234：绝缘基板
P：接合垫
具体实施方式
以下将参照相关图式，说明依本发明优选实施例的一种发光二极管芯片及其封装结构，其中相同的组件将以相同的参照符号加以说明。
请参照图3所示，是本发明优选实施例的发光二极管芯片的一示意图。发光二极管芯片23可以是红光、白光、蓝光或发出其它色光的发光二极管芯片23，本实施例以发出蓝光的发光二极管芯片23为例。发光二极管芯片23包括一第一电极231及一金属复合层232。其中，发光二极管芯片23可以是尚未封装的发光二极管裸晶芯片(barechip)，或是已点胶封装的发光二极管芯片。
第一电极231可包括一铬层及一金层，或是一铬层、一铂层及一金层。本实施例的第一电极231的总厚度大约是1.2μm，其中，金层的厚度约是1μm。
金属复合层232设置在第一电极231。金属复合层232以化学无电解沉积(Electroless Deposition)或电镀的技术形成在第一电极231上。请同时参照图3及图4所示，图4是本发明另一态样发光二极管芯片的一示意图。金属复合层232设置在第一电极231的态样，可随着制程的不同，例如是与第一电极231的沉积及曝光显影制程结合，而形成直接堆栈在第一电极231顶面的态样(如图3所示)，或是待第一电极231形成后，才进行化学无电极沉积制程，而形成金属复合层232a包覆第一电极231(如图4所示)。
金属复合层(metal composite layer or metal finish)232具有至少一个镍层，通过镍金属的金属强度特性，以提供第一电极231承受楔形接合时的支撑力。当然，金属复合层232也可包括多个不同材质的金属层，例如包括两种不同材质层或三种以上的不同金属层，其非限制本发明。例如，当金属复合层232是两层时，除了镍层外，另一层可以是一金层、一银层或一钯层，由内而外的顺序(内为较接近第一电极231的那一侧)可以是镍/金、镍/银或是镍/钯，当金属复合层232是三层金属层时(图中未绘示)，由内而外的顺序及材质可以是镍/银/金或是镍/钯/金。其中，镍层的厚度约是1.0μm至15μm，金层的厚度约是0.01μm至1.5μm(金属复合层232是二层时，金层厚度较佳是介在0.15μm至1.5μm之间；金属复合层232是三层时，金层厚度较佳是介在0.01μm至0.5μm之间)，银层的厚度是1μm至10μm，而钯层的厚度是0.03μm至0.3μm。特别一提的是，当镍层是化学沉积形成时，因为化学无电解沉积所形成的镍层硬度较低，一般是提升其硬度，在沉积时会一并沉积3～5％的磷在镍层中，以提升其硬度。
请再同时参照图3及图4所示。本实施例的发光二极管芯片23还可包括一第二电极233，第二电极233与第一电极231对应设置。在此，以第二电极233与第一电极231设置在发光二极管23的同一侧为例。另外，也可设置一金属复合层在第二电极233，然而，本实施例以未设置金属复合层在第二电极233为例。
本实施例的发光二极管芯片23还可包括一绝缘基板234，绝缘基板234设置在基板21上，绝缘基板234可使发光二极管芯片23的底部绝缘。
请参照第5图所示，本发明优选实施例的封装结构的一示意图。封装结构2包括一基板21、一导线22以及至少一个发光二极管芯片23。本实施例的封装结构2以包括多个导线22及多个发光二极管芯片23(至少二个以上)为例。所述发光二极管芯片23设置在基板21，通过所述导线22以使所述发光二极管芯片23相互电性连接，所述发光二极管芯片23可通过串联或并联的方式相互电性连接，图中以所述发光二极管芯片23相互打线串联。
基板21可以是一陶瓷电路板、一玻璃电路板、一印刷电路板、一金属核心印刷电路板或一导线架。基板21上可具有电路层，二端的发光二极管芯片23可打线至基板21电路层上的接合垫P。
导线22的材质以金线为例，然非用以限定本发明，也可以是铜、铝线、银线或其它材质。依半导体封装型态的不同，导线22的种类、线径与配合的焊线机台制程参数也有所不同，而导线22材料的强度(strength)与弯曲度(loop)取决在添加化学元素(如Ag、Cu、Fe、Mg、Pd)的比例。
所述发光二极管芯片23中，至少其中一颗发光二极管芯片23包括一第一电极231及一金属复合层232。其中，金属复合层232设置在第一电极231，金属复合层232具有一镍层。发光二极管芯片23的结构是与前述发光二极管芯片23的结构及功效相同，故在此不再赘述。
当以打线接合的方式连接一发光二极管芯片23的第二电极233与另一发光二极管芯片23的第一电极231时，导线22与第二电极233的接合是第一次接合，而导线22与第一电极231的接合是楔形接合(第二次接合)。由于第一电极231上方设置金属复合层232，可提供第一电极231支撑力，并可分散瓷嘴对第一电极231的应力传递到第一电极231下方磊晶层的压力，进而可避免发光二极管芯片23中磊晶层的毁坏(例如蓝光发光二极管的磊晶层GaAs相当脆弱)。如此一来，不但可提高楔形接合制程的良率，还能确保发光二极管芯片23的产品可靠度。
综上所述，因依据本发明的一种发光二极管芯片及其封装结构，通过设置金属复合层在第一电极，以提供第一电极强度上的支撑，以分散楔形接合时瓷嘴下的压力，进而保护第一电极下方的磊晶层，以避免磊晶层因楔形接合而毁坏。如此一来，可提高楔形接合的良率。另外，通过设置金属复合层在第一电极上，可减少第一电极的金层的厚度，可由一般的1μm左右降低到0.1μm左右，以降低材料成本。
以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括在权利要求所限定的范围内。

Claims (17)

1.一种发光二极管芯片，其特征在于，包括：
一第一电极；以及
一金属复合层，设置于所述第一电极，所述金属复合层具有一镍层。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述镍层的厚度是1.0μm至15μm。
3.根据权利要求1所述的发光二极管芯片，其特征在于，所述金属复合层还具有一金层、及/或一银层、及/或一钯层。
4.根据权利要求3所述的发光二极管芯片，其特征在于，所述金层的厚度是0.01μm至1.5μm。
5.根据权利要求3所述的发光二极管芯片，其特征在于，所述银层的厚度是1μm至10μm。
6.根据权利要求3所述的发光二极管芯片，其特征在于，所述钯层的厚度是0.03μm至0.3μm。
7.根据权利要求1所述的发光二极管芯片，其特征在于，还包括：
一第二电极，与所述第一电极对应设置。
8.一种封装结构，其特征在于，包括：
一基板；
一导线；以及
至少一个发光二极管芯片，设置于所述基板，所述发光二极管芯片包括：
一第一电极；及
一金属复合层，设置于所述第一电极，所述金属复合层具有一镍层，所述导线的一端与所述金属复合层以楔形接合连接。
9.根据权利要求8所述的封装结构，其特征在于，所述基板是一陶瓷电路板、一玻璃电路板、一印刷电路板、一金属核心印刷电路板或一导线架。
10.根据权利要求8所述的封装结构，其特征在于，所述芯片还包括一绝缘基板，所述绝缘基板设置于所述基板。
11.根据权利要求8所述的封装结构，其特征在于，所述导线的另一端与另一芯片电性连接。
12.根据权利要求8所述的封装结构，其特征在于，所述芯片是相互电性串联或并联。
13.根据权利要求8所述的封装结构，其特征在于，所述镍层的厚度是1.0μm至15μm。
14.根据权利要求8所述的封装结构，其特征在于，所述金属复合层还具有一金层、及/或一银层、及/或一钯层。
15.根据权利要求14所述的封装结构，其特征在于，所述金层的厚度是0.01μm至1.5μm。
16.根据权利要求14所述的封装结构，其特征在于，所述银层的厚度是1μm至10μm。
17.根据权利要求14所述的封装结构，其特征在于，所述钯层的厚度是0.03μm至0.3μm。
CN2010101418929A 2010-04-06 2010-04-06 发光二极管芯片及其封装结构 Pending CN102214762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101418929A CN102214762A (zh) 2010-04-06 2010-04-06 发光二极管芯片及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101418929A CN102214762A (zh) 2010-04-06 2010-04-06 发光二极管芯片及其封装结构

Publications (1)

Publication Number Publication Date
CN102214762A true CN102214762A (zh) 2011-10-12

Family

ID=44745977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101418929A Pending CN102214762A (zh) 2010-04-06 2010-04-06 发光二极管芯片及其封装结构

Country Status (1)

Country Link
CN (1) CN102214762A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130421A (zh) * 2013-04-03 2013-06-05 中国兵器工业集团第五三研究所 一种镀镍镀银玻璃微珠及其制备方法
CN103887407A (zh) * 2014-03-19 2014-06-25 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
CN106531821A (zh) * 2016-11-17 2017-03-22 苏州元昱新能源有限公司 一种二极管、配置二极管的光伏电池串及光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2593370Y (zh) * 2002-12-26 2003-12-17 炬鑫科技股份有限公司 氮化镓基ⅲ－ⅴ族化合物半导体发光装置
US20050087758A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor device and p-type electrode for the same
CN1622348A (zh) * 2003-05-07 2005-06-01 三星电子株式会社 薄膜电极、采用它的氮化镓基光学器件及其制备方法
JP2005150361A (ja) * 2003-11-14 2005-06-09 Shurai Kagi Kofun Yugenkoshi 光電子装置の形成方法
CN1758455A (zh) * 2004-10-07 2006-04-12 三星电子株式会社 反射电极以及包括其的化合物半导体发光器件
JP4895466B2 (ja) * 2002-10-29 2012-03-14 日亜化学工業株式会社 窒化物半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895466B2 (ja) * 2002-10-29 2012-03-14 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
CN2593370Y (zh) * 2002-12-26 2003-12-17 炬鑫科技股份有限公司 氮化镓基ⅲ－ⅴ族化合物半导体发光装置
CN1622348A (zh) * 2003-05-07 2005-06-01 三星电子株式会社 薄膜电极、采用它的氮化镓基光学器件及其制备方法
US20050087758A1 (en) * 2003-10-27 2005-04-28 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor device and p-type electrode for the same
JP2005150361A (ja) * 2003-11-14 2005-06-09 Shurai Kagi Kofun Yugenkoshi 光電子装置の形成方法
CN1758455A (zh) * 2004-10-07 2006-04-12 三星电子株式会社 反射电极以及包括其的化合物半导体发光器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130421A (zh) * 2013-04-03 2013-06-05 中国兵器工业集团第五三研究所 一种镀镍镀银玻璃微珠及其制备方法
CN103887407A (zh) * 2014-03-19 2014-06-25 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
CN103887407B (zh) * 2014-03-19 2017-01-04 浙江古越龙山电子科技发展有限公司 一种微型贴片发光二极管及其生产工艺
CN106531821A (zh) * 2016-11-17 2017-03-22 苏州元昱新能源有限公司 一种二极管、配置二极管的光伏电池串及光伏组件

Similar Documents

Publication Publication Date Title
CN101877339B (zh) 导线架、封装体及其制造方法
KR101802851B1 (ko) 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
CN103715165B (zh) 半导体封装件及其制法
CN104681454B (zh) 用于新型指纹锁器件的封装工艺
CN106067511A (zh) 带树脂引线框、半导体装置及其制造方法
CN104009006B (zh) 半导体封装件的制法
CN101335217A (zh) 半导体封装件及其制法
TW201036504A (en) Photoelectric transmitting or receiving device and manufacturing method thereof
CN101673790A (zh) 发光二极管及其制造方法
CN101599476A (zh) 薄型双面封装基板及其制造方法
TWM558999U (zh) 發光封裝元件
CN102214762A (zh) 发光二极管芯片及其封装结构
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN103426855B (zh) 半导体封装件及其制法
CN101989593A (zh) 封装基板及其制法及封装结构
CN101673789A (zh) 发光二级管封装基板结构、制法及其封装结构
CN102339762B (zh) 无载具的半导体封装件及其制造方法
CN101866889A (zh) 无基板芯片封装及其制造方法
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
CN101894821B (zh) 半导体封装打线用的导线结构及其结合构造
CN102130085B (zh) 具电性连接结构的半导体封装件及其制法
CN206340574U (zh) 一种qfn表面贴装式rgb‑led封装支架
CN207834351U (zh) 发光封装组件
CN106058005A (zh) 半导体发光装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111012