CN102210015B - 等离子体蚀刻方法以及等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法以及等离子体蚀刻装置 Download PDF

Info

Publication number
CN102210015B
CN102210015B CN200980145127.XA CN200980145127A CN102210015B CN 102210015 B CN102210015 B CN 102210015B CN 200980145127 A CN200980145127 A CN 200980145127A CN 102210015 B CN102210015 B CN 102210015B
Authority
CN
China
Prior art keywords
mentioned
microwave
supply
plasma
container handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980145127.XA
Other languages
English (en)
Other versions
CN102210015A (zh
Inventor
西塚哲也
高桥正彦
小津俊久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102210015A publication Critical patent/CN102210015A/zh
Application granted granted Critical
Publication of CN102210015B publication Critical patent/CN102210015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Abstract

一种使用等离子体蚀刻装置的蚀刻方法，该等离子体蚀刻装置具备有处理容器、载置台、微波供给单元、气体供给单元、排气装置、向载置台供给交流偏置电力的偏置电力供给单元和控制交流偏置电力的偏置电力控制单元，其中偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复向载置台的交流偏置电力的供给和停止，使得供给交流偏置电力的期间与供给交流偏置电力的期间和停止交流偏置电力的期间的合计期间之比在0.1以上0.5以下。

Description

等离子体蚀刻方法以及等离子体蚀刻装置
技术领域
本发明涉及等离子体蚀刻方法以及等离子体蚀刻装置，特别是涉及不管蚀刻图形的密度如何都能够以相同深度和相同形状进行等离子体蚀刻的等离子体蚀刻方法以及等离子体蚀刻装置。
背景技术
最近，根据LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则越来越微细化。在芯片内形成许多半导体元件时，为了使各个半导体元件彼此间相互不产生不期望的影响，必须进行电隔离。作为用于形成隔离该半导体元件的元件隔离构造的元件隔离技术，公知有STI(Shallow Trench Isolation：浅沟槽隔离技术)工艺。所谓STI工艺，是在硅基板(半导体晶片)的表面通过各向异性蚀刻形成槽(Trench：槽)，再用氧化硅等绝缘物掩埋槽，再对掩埋绝缘物进行平坦化，利用如此形成的绝缘物将元件隔离的方法。STI工艺与作为其它的元件隔离技术的LOCOS(Local Oxidation of Silicon：选择氧化隔离)相比，具有宽度小，能够进一步地微细化的优点。
参照图1对STI工艺中的形成槽的步骤进行说明。首先，在硅基板(半导体晶片)211上形成薄的氧化膜(SiO2)或氮化膜(SiN)等绝缘膜后，如图1(a)所示，通过光刻以及蚀刻对该绝缘膜进行图形化，得到在半导体晶片211的蚀刻中使用的蚀刻掩模212。下面，如图1(b)所示，使用蚀刻掩模212对半导体晶片211进行蚀刻，形成浅的槽。
在该蚀刻处理中，一般地，利用等离子体将蚀刻气体活性化，再将形成有蚀刻掩模212的半导体晶片211暴露在活性化的蚀刻气体中，从而对半导体晶片211进行蚀刻而形成规定的图形。
作为产生等离子体的方式，有ECR(Electron Cyclotron Resonance)方式，平行平板方式等，但是因为在0.1mTorr(13.3mPa)～数10mTorr(数Pa)程度的压力比较低的高真空状态下也能够形成稳定的等离子体，所以使用微波方式的微波等离子体装置被广泛地使用，该微波方式利用微波形成高密度等离子体。特别是，不管等离子体密度有多高，电子温度低且等离子体密度的均匀性优良，因此能够在降低对被处理基板的损伤的同时均匀地进行蚀刻，所以RLSA(Radial Line Slot Antenna)微波等离子体方式的等离子体蚀刻装置被广泛的使用(例如，参照专利文献1。)。
在这种情况下，若按照需要向载置半导体晶片的载置台施加规定的RF(Radio Frequency)频率的高频电力作为交流偏置电力，则能够将由等离子体产生的离子吸引到半导体晶片的表面，因此能够高效地进行蚀刻(例如，参照专利文献2。)。
专利文献1：国际公开06/064898号手册
专利文献2：日本特开2006-156675号公报
但是，在使用上述的等离子体蚀刻方法以及等离子体蚀刻装置在半导体晶片上形成槽(Trench：槽)时，存在下面的问题。
在半导体晶片上，存在必须密集地形成宽度窄的槽(Trench：槽)的“高密度”区域(例如图1(a)中所示的D的部分)和形成宽度较宽的槽(Trench：槽)的“低密度”区域(例如图1(a)中所示的I的部分)。因而存在高密度区域中的蚀刻形状和低密度区域中的蚀刻形状彼此不同(由图形密度产生的形状差)的问题。
特别是，存在槽(Trench：槽)的底面不平坦，中心与槽的底面的端部(例如图1(b)中所示的Ts)向上隆起，成为凸状的底面(副槽(subtrench)形状)的倾向的问题，并且在具有低图形密度的区域中这样的倾向尤为显著。
作为该副槽形状的主要成因，可以举出蚀刻反应生成物的附着。为了防止这样的附着，存在不得不增加蚀刻气体的流量以及处理容器的排气量的问题。
此外，在数10mTorr以下的比较低的压力范围中，存在槽(Trench：槽)的槽宽比槽的上端的槽宽要宽，容易发生所谓的侧蚀刻，形状控制性差的问题。
发明内容
本发明是鉴于上述问题而做出的，提供一种不用增加蚀刻气体的流量以及处理容器的排气量，不管蚀刻图形的密度如何都能够以相同深度和相同形状进行等离子体蚀刻的等离子体蚀刻方法以及等离子体蚀刻装置。
本发明的第1方式提供一种使用等离子体蚀刻装置的等离子体蚀刻方法，该等离子体蚀刻装置具备有：处理容器，其顶部被开口，且内部能够被真空排气；载置台，其载置被设置在处理容器内的被处理体；微波透过板，其由透过微波的电介质制成，并被气密地安装在顶部的开口；微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器，经由矩形波导管和匹配回路与微波发生装置连接，用于将产生的微波变换成规定的振动模式；该同轴波导管，用于传播规定的振动模式的微波；该导电体框体，与同轴波导管的外部导体连接；该狭缝板，由具有多个贯通孔的导电体构成，并被设置在微波透过板的上面，在其中心部与同轴波导管的中心导体连接；该电介质板被设置在狭缝板和框体之间；气体供给单元，其向处理容器内供给处理气体；排气单元，其将处理容器内保持在规定的压力；偏置电力供给单元，其向载置台供给交流偏置电力；和偏置电力控制单元，其控制交流偏置电力。在该等离子体蚀刻方法中，通过偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复交流偏置电力向载置台的供给和停止，使得供给交流偏置电力的期间与供给交流偏置电力的期间和停止交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
本发明的第2方式提供一种等离子体蚀刻装置，该等离子体蚀刻装置具备有：处理容器，其顶部被开口，且内部能够被真空排气；载置台，其载置被设置在处理容器内的被处理体；微波透过板，其由透过微波的电介质制成，并被气密地安装在顶部的开口；微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器，经由矩形波导管和匹配回路与微波发生装置连接，用于将产生的微波变换成规定的振动模式；该同轴波导管，用于传播规定的振动模式的微波；该导电体框体，与同轴波导管的外部导体连接；该狭缝板，由具有多个贯通孔的导电体构成，并被设置在微波透过板的上面，在其中心部与同轴波导管的中心导体连接；该电介质板被设置在狭缝板和框体之间；气体供给单元，其向处理容器内供给处理气体；排气单元，其将处理容器内保持在规定的压力；偏置电力供给单元，其向载置台供给交流偏置电力；和偏置电力控制单元，其控制交流偏置电力。在该等离子体蚀刻装置中，偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复交流偏置电力向载置台的供给和停止，使得供给交流偏置电力的期间与供给交流偏置电力的期间和停止交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
本发明的第3方式提供一种使用等离子体蚀刻装置的等离子体蚀刻方法，该等离子体蚀刻装置具备有：处理容器，其顶部被开口，且内部能够被真空排气；载置台，其载置被设置在处理容器内的被处理体；微波透过板，其由透过微波的电介质制成，并被气密地安装在顶部的开口；微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器，经由矩形波导管和匹配回路与微波发生装置连接，用于将产生的微波变换成规定的振动模式；该同轴波导管，用于传播规定的振动模式的微波；该导电体框体，与同轴波导管的外部导体连接；该狭缝板，由具有多个贯通孔的导电体构成，并被设置在微波透过板的上面，在其中心部与同轴波导管的中心导体连接；该电介质板被设置在狭缝板和框体之间；气体供给单元，其向处理容器内供给处理气体；排气单元，其将处理容器内保持在规定的压力；偏置电力供给单元，其向载置台供给交流偏置电力；和偏置电力控制单元，其控制交流偏置电力。在该等离子体蚀刻方法中，通过偏置电力控制单元以下述方式对交流偏置电力进行控制：交替地重复以第一供给功率供给交流偏置电力的期间和以比第一供给功率小的第二供给功率供给交流偏置电力的期间，使得以第一供给功率供给交流偏置电力的期间与以第一供给功率供给交流偏置电力的期间和以第二供给功率供给交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
本发明的第4方式提供一种等离子体蚀刻装置，该等离子体蚀刻装置具备有：处理容器，其顶部被开口，且内部能够被真空排气；载置台，其载置被设置在处理容器内的被处理体；微波透过板，其由透过微波的电介质制成，并被气密地安装在顶部的开口；微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器，经由矩形波导管和匹配回路与微波发生装置连接，用于将产生的微波变换成规定的振动模式；该同轴波导管，用于传播规定的振动模式的微波；该导电体框体，与同轴波导管的外部导体连接；该狭缝板，由具有多个贯通孔的导电体构成，并被设置在微波透过板的上面，在其中心部与同轴波导管的中心导体连接；该电介质板被设置在狭缝板和框体之间；气体供给单元，其向处理容器内供给处理气体；排气单元，其将处理容器内保持在规定的压力；偏置电力供给单元，其向载置台供给交流偏置电力；和偏置电力控制单元，其控制交流偏置电力。偏置电力控制单元以下述方式控制交流偏置电力：交替地重复以第一供给功率供给交流偏置电力的期间和以比第一供给功率小的第二供给功率供给交流偏置电力的期间，使得以第一供给功率供给交流偏置电力的期间与以第一供给功率供给交流偏置电力的期间和以第二供给功率供给交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
附图说明
图1是示意地表示在以往的蚀刻方法中，蚀刻处理前后的基板的剖面形状的剖面图。
图2是示意地表示本发明实施方式的等离子体蚀刻装置的一例的剖面图。
图3是表示本发明的实施方式的等离子体蚀刻装置的狭缝板的俯视图。
图4A是用于说明本发明的实施方式的等离子体蚀刻方法的图。
图4B是示意地表示本发明的实施方式的等离子体蚀刻方法的效果的图。
图5是用于说明本发明的实施方式的等离子体蚀刻方法的图，是示意地表示蚀刻处理前后的基板的剖面形状的剖面图。
图6是用于说明本发明的实施方式的等离子体蚀刻方法的图，是示意地表示晶片W的评价位置的图。
图7是用于说明本发明的实施方式的等离子体蚀刻方法的图，是蚀刻处理后的晶片W的剖面的照片。
图8A是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的占空比依赖性的曲线图(其1)。
图8B是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的占空比依赖性的曲线图(其2)。
图9是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻速率的占空比依赖性的曲线图。
图10A是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的重复频率依赖性的曲线图(其1)。
图10B是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的重复频率依赖性的曲线图(其2)。
图11是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的压力依赖性的曲线图。
图12是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的侧蚀刻宽度的压力依赖性的曲线图。
图13是用于说明本发明的实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的气体流量依赖性的曲线图。
具体实施方式
根据本发明的实施方式，可以不增加蚀刻气体的流量以及处理容器的排气量，不管蚀刻图形密度如何都能够以相同深度和相同形状进行等离子体蚀刻。
下面，参照附图对非限定本发明的例示的实施方式进行说明。在添加的所有图中，对于同一或者对应的构件或部件，附上同一或者对应的参照符号，并省略了重复的说明。另外，图不是为了表示构件或部件之间或者各层的厚度间的相对比例，因此，具体的厚度和尺寸应该参照以下的非限定的实施方式由本行业技术人员决定。
图2是示意地表示本实施方式的等离子体蚀刻装置的剖面图。图3是表示在本实施方式的等离子体蚀刻装置中被使用的狭缝板的俯视图。
本实施方式的等离子体蚀刻装置100构成为使用具有多个缝隙的狭缝板，特别是RLSA(Radial Line Slot Antenna；径向线缝隙天线)作为平面天线向处理室内导入微波，能够高密度地产生低电子温度的微波等离子体的RLSA微波等离子体蚀刻装置。
等离子体蚀刻装置100具备有：处理容器101、载置台105、微波透过板28、微波供给单元、气体供给单元、排气装置24、偏置电力供给单元和偏置电力控制单元113d。微波供给单元包含有微波发生装置39、模式变换器40、同轴波导管37a、屏蔽盖体34、狭缝板31以及滞波部件33。气体供给单元包含有第1气体供给单元116和第2气体供给单元122。偏置电力供给单元包含有交流电源113b。
在处理容器101中，例如侧壁和底部由铝等导电体材料气密地构成，并且具有筒体状的形状。处理容器101自身被接地。而且，处理容器101的形状也可以不是圆筒状，而是方筒状(矩形状)。
在该处理容器101内，设置有在上面载置作为被处理体的例如半导体晶片W(以下，记为晶片W)的圆板状的载置台105。载置台105具有台座，其具有上中央部突出的凸状的圆板状形状；和静电卡盘111，其被设置在该台座上，与晶片W大致相同形状。静电卡盘111具有在绝缘材料之间介入有电极112的构成，通过从直流电源113a向电极112供给直流电力，可以利用库仑力静电保持晶片W。另外，在载置台105上，经由电容器113c连接有作为偏置电力供给单元的交流电源113b。交流电源113b供给的交流偏置电力的频率主要是13.56MHz，但也可以是例如800kHz或2MHz。
另外，在载置台105的周围，为了对处理容器101内均匀地进行排气，设置有具有多个排气孔8a的隔板8。在隔板8的下方，以包围载置台105的方式形成有排气空间19，该排气空间19经由排气管23与排气装置24连通，由此，对处理容器101内均匀地进行排气。
另外，在载置台105的内部，设置有未图示的温度调节介质室，通过向温度调节介质室导入温度调节介质并使其循环，能够将载置台105调节至所希望的温度。具体来说，在绝缘板103、载置台105以及静电卡盘111中，形成有气体通路114，用于向作为被处理体的晶片W的背面，以规定的压力(背压)供给导热介质，例如He气体等，通过该导热介质，热被传递到基座105和晶片W之间，晶片W被维持在规定的温度。
在载置台105的上侧周缘部，以环绕在静电卡盘111上载置的晶片W的方式，配置有环状的聚焦环115。该聚焦环115由陶瓷或石英等绝缘性材料形成，能够提高蚀刻的均匀性。
另外，在载置台105内，设置有作为加热单元的电阻加热的加热器，用来按照需要加热晶片W。
在处理容器101的侧壁设置有呈环状的气体导入构件15，在该气体导入构件15上连接有第1气体供给单元116。而且，气体导入构件15也可以不是环状，而具有喷淋头状的形状。该第1气体供给单元116具有气体供给源，用于供给依照相应处理的任意气体。气体的种类未被特别地限定，但在本实施方式中，具有Ar气体供给源117和HBr气体供给源118，这些气体分别经由气体流路20到达气体导入构件15，并从气体导入构件15导入到处理容器101内。而且，在各个气体流路上设置有质量流量控制器21以及其前后的开闭阀门22。
排气空间19连接有排气管23，该排气管23连接有排气装置24，该排气装置24作为排气单元以及压力控制单元，包含有高速真空泵以及压力调整阀门(未图示)。通过使该排气装置24工作，将向处理容器101内供给的气体向排气空间19内均匀地排出，并经由排气管23进行排气。由此，处理容器101的内部高速地减压至规定的真空度，例如0.133Pa，或者利用压力调整阀门进行压力控制。
在处理容器101的侧壁设置有搬入搬出口25，用于在与等离子体蚀刻装置100邻接的搬送室(未图示)之间，进行晶片W或伪片Wd的搬入搬出；和闸阀26，用于开闭该搬入搬出口25。
处理容器101具有在上方开口的开口部，沿该开口部的周缘部分设置有环状的支持部27。在该支持部27隔着密封部件29气密性地安装有由电介质，例如石英、Al2O3、AlN等制作的透过微波的微波透过板28。由此，处理容器101内被保持气密性。另外，支持部27例如由Al合金或不锈钢形成。
在微波透过板28的上面，设置有圆板状的狭缝板31。而且，狭缝板31也可以是方板状(四边形形状)。狭缝板31被安装在处理容器101上，狭缝板31的周缘部被处理容器101的周缘上侧所支持。狭缝板31由铜板、Ni板或铝板制作成，其表面例如镀银或镀金。另外，在狭缝板31上形成有贯通狭缝板31的多个微波放射孔32以及贯通孔32a。该微波放射孔32，例如如图3所示，具有长槽(狭缝)形状，相邻的2个微波放射孔32典型地被配置成“T”字状。这些多个微波放射孔32被配置为同心圆状。另外，微波放射孔32也可以不为同心圆状，而配置为例如螺旋状、放射状，此外也可以配置为圆形、圆弧等其它形状。另一方面，为了构成从后述的气体入口69到处理容器101内的晶片W的上方空间的气体通路68，贯通孔32a形成于狭缝板31的大致中心。
再次参照图2，模式变换器40经由矩形波导管37b和匹配回路38，与产生具有规定频率微波的微波发生装置39连接。模式变换器40将由微波发生装置39产生的微波的振动模式变换成规定的振动模式。同轴波导管37a传播具有规定振动模式的微波。作为框体的屏蔽盖体34由导电体制作，并与同轴波导管37a的外部导体37c连接。另外，同轴波导管的37a的中心导体41与狭缝板31的中心部连接。
在狭缝板31的上面设置有作为电介质板的滞波部件33，该滞波部件33具有比真空的介电常数大的介电常数。根据在真空中微波的波长变长可知，该滞波部件33具有缩短微波波长的功能。而且，也可以使狭缝板31与微波透过窗28紧密粘接，另外，也可以使滞波部件33与狭缝板31紧密粘接。在处理容器101的上面，以覆盖该狭缝板31以及滞波部件33的方式，设置有例如由铝或不锈钢等金属材料的导电体制作成的屏蔽盖体34。即，滞波部件33被设置在狭缝板31和屏蔽盖体34之间。处理容器101的上面和屏蔽盖体34通过密封部件35被密封。在屏蔽盖体34中形成有多个冷却水流路34a，通过在该处流过冷却水，可以冷却狭缝板31、微波透过板28、滞波部件33和屏蔽盖体34。而且，屏蔽盖体34是被接地的。
在屏蔽盖体34的上壁的中央形成有开口部36，该开口部36连接有波导管37。如前所述，在波导管37的端部经由匹配回路38连接有微波发生装置39。由此，在微波发生装置39产生的例如频率2.45GHz的微波经由波导管37向狭缝板31传播。而且，由微波发生装置39产生的微波的频率也可以是8.3GHz、1.98GHz等。
波导管37具有从上述屏蔽盖体34的开口部36向上方延出的剖面为圆形状的同轴波导管37a和与该同轴波导管37a的上侧部连接的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40具有将在矩形波导管37b内传播的微波的TE模式变换成TEM模式的功能。在同轴波导管37a的中心延伸存在有中心导体41，中心导体41在其下端部与狭缝板31的中心连接。由此，微波通过同轴波导管37a的内侧即中心导体41的外侧空间到达滞波部件33，并放射状地在介于屏蔽盖体34和狭缝板31之间的滞波部件33内传播，再经由在狭缝板31上设置的微波放射孔32向微波透过板28传播。另一方面，在同轴波导管37a的外侧，延伸存在有外部导体37c，外部导体37c在其下部与作为导电体的屏蔽盖体34连接固定。
在本实施方式的等离子体蚀刻装置100中，除了与上述气体导入构件15连接的第1气体供给单元116之外，还设置有作为其它的气体供给系统的第2气体供给单元122。具体来说，该第2气体供给单元122具有以贯通同轴波导管37a的中心导体41、狭缝板31以及微波透过板28并通向处理容器101的方式形成的气体通路68。即，该气体通路68在屏蔽盖体34中，与插入屏蔽盖体34的开口部36的狭缝板31连接，并被同轴波导管37a的中心导体41划分。
而且，在中心导体41的上侧部形成的气体入口69与在中途介设有开闭阀门70和质量流量控制器71等的第2气体供给单元122连接，并能够按照需要边控制所希望气体的流量边进行供给。
等离子体蚀刻装置100的各构成部与处理控制器50连接，并由处理控制器50控制。在处理控制器50上连接有用户接口51，该用户接口51由工程管理者为了管理等离子体蚀刻装置100而进行命令输入操作的键盘和表示等离子体蚀刻装置100的工作状况的显示器等构成。
另外，在处理控制器50上连接有存储部52，该存储部52存放有用于在处理控制器50的控制下，实现在等离子体蚀刻装置100中执行的各种处理的控制程序(软件)和处理条件数据等在线的配方。
而且，根据需要，由来源于用户接口51的指示，从存储部52中读出任意的配方并由处理控制器50使其执行，因此在处理控制器50的控制下，进行在等离子体处理装置100中的所希望的处理。另外，控制程序和处理条件数据等配方可以存放在计算机可读存储介质，例如CD-ROM、硬盘、软盘、闪存存储器等中，也可以从存储介质或其它的装置经由例如专用线路存放在存储部52中。
下面，参照图2、图4A、图4B以及图5，对使用本实施方式的等离子体蚀刻装置的等离子体蚀刻方法进行说明。
首先，如图2所示，由搬送手臂(未图示)通过闸阀26将半导体晶片W收纳在处理容器101内，通过使升降销(未图示)上下移动将晶片W载置在载置台105的上面，并利用静电卡盘111对该晶片W进行静电保持。
如图5(a)所示，在该晶片W(基板11)的上面已经形成有图形化的蚀刻掩模12。蚀刻掩模12由SiO2或SiN膜构成，槽(Trench：槽)的宽度例如设定在65nm以下。而且，在图5(a)以及图5(b)中，D1以及D2表示蚀刻掩模12中的具有高图形密度的区域，I1以及I2表示蚀刻掩模12中的具有低图形密度的区域。
另外，在载置台105中设置有加热单元的情况下，由此晶片W被维持在规定的处理温度。
处理容器101内维持在规定的处理压力，例如0.01～数Pa范围的压力，并经由第1气体供给单元116的气体导入构件15或第2气体供给单元122的气体通路68以规定的流量供给蚀刻气体(例如HBr气体)以及等离子体气体(例如Ar气体)。另外，通过排气装置24将处理容器101的内部维持在规定的处理压力。
另外，在微波发生装置39中，产生例如具有2.45GHz频率的TE模式的微波，并在匹配回路38以及矩形波导管37b中传播，到达模式变换器40，此处，TE模式被变换成TEM模式。TEM模式的微波在同轴波导管37a中传播，并通过中心导体41和外部导体37c之间的空间到达滞波部件33。此处，利用滞波部件33将微波的波长变短，同时微波在滞波部件33内辐射状地传播，并从狭缝板31的微波放射孔32经由微波透过板28被导入狭缝板31下方的处理空间(等离子体空间)SP内。据此，在处理空间(等离子体空间)SP中，蚀刻气体以及等离子体气体被等离子体活性化，并通过活性化的蚀刻气体进行等离子体蚀刻。
在使用本实施方式的等离子体蚀刻装置的等离子体蚀刻方法中，如图4A所示，偏置电力控制单元113d控制交流电源113b的交流偏置电力使得交流电源113b向载置台105供给交流偏置电力的时间与作为偏置电力供给单元的交流电源113b向载置台105供给交流偏置电力的时间和交流电源113b对载置台105限制或停止交流偏置电力的时间的合计时间之比在0.5以下。在以下的说明中交流电源113b供给交流偏置电力的时间称为ON时间，交流电源113b限制或停止交流偏置电力的时间称为OFF时间。
即，偏置电力控制单元113d对交流电源113b进行控制，以使交替地重复进行在ON时间T1(图4A)的期间，从作为偏置电力供给单元的交流电源113b向载置台105供给交流偏置电力P1而促进晶片W蚀刻的步骤；和在OFF时间T2(图4A)的期间，将来自于交流电源113b的交流偏置电力P1(第一供给功率)的供给变为向载置台105供给比P1小的交流偏置电力P2(第二供给功率)或者停止交流偏置电力P1的供给而阻碍晶片W蚀刻的步骤。进行这样的控制使得ON时间T1和ON时间T1与OFF时间T2合计的合计时间(T1+T2)之比(T1/(T1+T2))即占空比在0.5以下。即，如图4A所示，T1≤T2成立。
下面，对使用了本实施方式的等离子体蚀刻装置的等离子体蚀刻方法的效果进行说明。
根据发明者们的见解，在以往的STI工艺中，不能与图形密度无关地实现以相同深度和形状进行蚀刻的问题以及在槽(Trench：槽)的底面形成副槽(subtrench)形状的问题的主要原因在于由蚀刻生成的反应生成物附着在硅基板(半导体晶片)上。因此，本实施方式的等离子体蚀刻方法的主要效果在于通过逐渐对反应生成物进行排气，使得由蚀刻产生的反应生成物不附着在硅基板(半导体晶片)上。
具体来说，偏置电力控制单元113d以在图4A所示的ON时间T1的期间，交流电源113b向载置台105供给交流偏置电力P1的方式进行控制。如图4B(a)所示，该ON时间T1的期间促进晶片W的蚀刻处理。另外，基板和蚀刻气体反应而生成的反应生成物R在等离子体空间SP和晶片W之间增加。下面，偏置电力控制单元113d在图4A所示的OFF时间T2的期间，交流电源113b将向载置台105供给的交流偏置电力P1供给为比P1小的交流偏置电力P2或者不供给交流偏置电力。如图4B(b)所示，在该OFF时间T2的期间，蚀刻处理被阻碍。另外，反应生成物R由于蚀刻气体和等离子体气体的供给以及利用排气装置的排气向排气装置排气而减少。在图1所示的以往的连续波偏置(CW偏置)的步骤中，不被排气而在等离子体空间SP中残留的反应生成物被等离子体分解而成为蚀刻种(蚀刻剂)，并到达晶片W上，在晶片W上附着(堆积)，但是根据本实施方式，在OFF时间T2的期间反应生成物R减少，所以可以降低附着物的量。因此，不管蚀刻掩模的图形密度如何，不管在晶片W的中心部还是周缘部，都能够将蚀刻速度以及副槽比保持一定而进行蚀刻。
即，为使在ON时间T1期间生成的反应生成物R在OFF时间T2期间减少，占空比(T1/(T1+T2))必须变短被控制在规定的值以下。根据进行后述的测定以及评价的结果可知，若占空比(T1/(T1+T2))在0.5以下，则受到上述的效果。
另一方面，若使反应生成物R不附着在硅基板(半导体晶片)上，还可考虑增大蚀刻气体以及等离子体气体的气体供给的供给量，并增大对处理容器进行排气的排气量的方法或通过向HBr或Cl2等蚀刻气体中添加氧系或氟系的气体作为蚀刻气体而防止附着的方法等。
但是，增大蚀刻气体以及等离子体气体的气体供给的供给量，并增大对处理容器内进行排气的排气量的方法，在必须增大气体的消费量的方面、必须将排气装置大型化的方面和排气装置的消费电力增大的方面，存在增大半导体装置的制造成本，增大环境负荷的问题。另外，向HBr或Cl2等蚀刻气体中添加氧系或氟系的气体作为蚀刻气体的方法，由于增加了使用气体的种类以及量，所以存在增大半导体装置的制造成本，增大环境负荷的问题。
因此，根据本实施方式的等离子体蚀刻方法以及等离子体蚀刻装置，可以不增加蚀刻气体的流量以及处理容器的排气量或者不增加使用气体的种类以及量，不管蚀刻图形的密度如何，都能够以相同深度和相同形状进行蚀刻。
(占空比依赖性)
下面，对于使用本实施方式的等离子体蚀刻的情况的槽形状的占空比依赖性，实际地执行等离子体蚀刻方法而形成槽，并测定该槽的形状进行评价，由此，参照图6至图9，对该评价结果进行说明。
占空比以外的蚀刻条件如下。等离子体气体为Ar，蚀刻气体为HBr，Ar/HBr的流量比为850/300sccm。处理容器内的压力为100mTorr。ON时间T1的交流偏置电力为200W，OFF时间T2的交流偏置电力为0W。基板温度为60℃。交替地重复ON时间T1和OFF时间T2的重复频率为10Hz。即，合计时间T1+T2为100msec。
此处，在图6的用虚线围起的2个部分，即中心部C以及周缘部E进行晶片W的槽形状的评价。另外，以占空比0.5、0.7对晶片W进行蚀刻后的晶片W的中央部C的剖面分别如图7(a)以及图7(b)所示。在图7(a)以及图7(b)中，D2与在图5(b)中表示的蚀刻掩模12中的具有高图形密度的区域D2相当，I2与在图5(b)中表示的蚀刻掩模12中的具有低图形密度的区域I2相当。另外，如图7(b)所示，若将槽(Trench：槽)的底面的端部的深度设为H0，槽(Trench：槽)的底面呈凸状鼓起的中心部的高度与端部的高度之差设为H1，则副槽比Rst定义为Rst＝H1/H0。另外，如图7(b)所示，锥形角是连接槽(Trench：槽)的底面的端部和上面的开口端的平面与水平面所成角度θt。
如上定义副槽比Rst和锥形角θt，使占空比在0.1、0.3、0.5、0.7、0.9、1.0的范围变化的情况的槽形状在图8A以及图8B中示出。此处，占空比1.0与不是脉冲波偏置控制(PW控制)的连续波偏置控制(CW控制)相当。图8A(a)以及图8A(b)分别表示在蚀刻掩模中的图形密度高的区域以及低的区域的副槽比的占空比依赖性。图8B(c)以及图8B(d)表示在蚀刻掩模中的图形密度高的区域以及低的区域的锥形角的占空比依赖性。
如图8A(a)以及图8A(b)所示，与蚀刻掩模中的图形密度无关，且与晶片W的中心部以及周缘部的任何位置都无关，占空比在0.5以下的范围时，副槽比在0.05以下，即大致为0。另外，如图8B(c)以及图8B(d)所示，与蚀刻掩模中的图形密度无关，且与晶片W的中心部以及周缘部的任何位置都无关，占空比在0.5以下的范围时，锥形角在85°以上，特别是占空比在0.3以上0.5以下的范围时，锥形角在86°以上，即大致为90°。
另外，即使与在图8A(a)至图8B(d)中表示的CW(连续波偏置控制模式)相比较，占空比也在0.5以下，特别是优选占空比在0.3以上0.5以下的范围中，副槽比减小，锥形角增大。
此外，使占空比变化为0.1、0.3、0.5、0.7、0.9和1.0的情况的蚀刻速度在图9中示出。图9(a)表示在蚀刻掩模中的具有高图形密度的区域的蚀刻速度Rd与在蚀刻掩模中的具有低图形密度的区域的蚀刻速度Ri的比。图9(b)表示在晶片W的中心部的蚀刻速度Rc与在晶片W的周缘部的蚀刻速度Re的比。
如图9(a)以及图9(b)所示，在占空比为0.5以下的区域中，与蚀刻掩模中的图形密度无关，且与晶片W的中心部以及周缘部的任何位置都无关，蚀刻速度相等。
据以上所述，在本实施方式的等离子体蚀刻方法中，通过将ON时间T1与合计时间T1+T2的占空比控制在0.5以下，在晶片的中心以及周缘部的任何的位置中，与蚀刻掩模的图形密度无关，蚀刻速度保持为大致一定，同时副槽比、锥形角也能够保持为大致一定。
(重复频率依赖性)
下面，对于使用本实施方式的等离子体蚀刻方法的情况的槽形状的重复频率依赖性，参照图10A以及图10B进行说明。
重复频率以外的蚀刻条件如下。设等离子体气体为Ar，蚀刻气体为HBr，Ar/HBr的流量比为850/300sccm。处理容器内的压力为10mTorr。ON时间T1的交流偏置电力为1800W，OFF时间T2的交流偏置电力为200W。基板温度为60℃。ON时间T1和OFF时间T2的占空比(T1/(T1+T2))为0.5。
此处，使重复频率变化为1Hz、10Hz、100Hz、200Hz的情况的槽形状的重复频率依赖性在图10A以及图10B中示出。图10A(a)以及图10A(b)分别表示在蚀刻掩模中具有高图形密度的区域以及具有低图形密度的区域中的副槽比的重复频率依赖性。图10B(c)以及图10B(d)表示在蚀刻掩模中的具有高图形密度的区域以及具有低图形密度的区域中的锥形角的重复频率依赖性。
如图10A(a)以及图10A(b)所示，与图形密度无关且与晶片W的中心部以及周缘部的任何位置都无关，重复频率在1Hz以上200Hz以下的范围时，副槽比在0.1以下，特别是重复频率在10Hz附近的范围时，在0.05以下，即大致为0。另外，如图10B(c)以及图10B(d)所示，与图形密度无关且与晶片W的中心部以及周缘部的任何位置都无关，重复频率在1Hz以上200Hz以下的范围时，锥形角为85°以上，特别是重复频率在10Hz附近的范围，锥形角为86°以上，即大致为90°。
另外，与图10A(a)至图10B(d)中示出的占空比在0.5以上以及CW(连续波偏置控制模式)相比较，重复频率在1Hz以上200Hz以下，特别是优选重复频率在10Hz附近的范围时，副槽比减小，锥形角增大。
根据以上，在本实施方式的等离子体蚀刻方法中，通过将交替地重复ON时间和OFF时间的重复频率设在1Hz以上200Hz以下，更优选在10Hz附近，在晶片的中心以及周缘部的任何的位置中，与蚀刻掩模中的图形密度无关，能够将副槽比、锥形角保持大致一定。
(压力依赖性)
下面，对于使用本实施方式的等离子体蚀刻方法的情况的槽形状的处理容器内的压力依赖性，参照图11以及图12进行说明。
处理容器内的压力以外的蚀刻条件如下。设等离子体气体为Ar，蚀刻气体为HBr，Ar/HBr的流量比为850/300sccm。ON时间T1的交流偏置电力为200W，OFF时间T2的交流偏置电力为0W。基板温度为60℃。ON时间T1和OFF时间T2的占空比(T1/(T1+T2))为0.5。交替地重复ON时间T1和OFF时间T2的重复频率为10Hz。
此处，使处理容器内的压力在25mTorr以上100mTorr以下的范围变化的情况的槽形状的压力依赖性在图11中示出。图11(a)以及图11(b)分别表示副槽比以及锥形角的压力依赖性。而且，为了比较，图11(a)以及图11(b)还分别表示了CW(连续波)偏置控制的情况的压力依赖性。
如图11(a)所示，与图形密度无关，且与晶片W的中心部以及周缘部的任何位置无关，压力在25mTorr以上100mTorr以下的范围时，副槽比为0.25以下，且与CW(连续波)偏置控制相比副槽比变小。另外，如图11(b)所示，与图形密度无关，且与晶片W的中心部以及周缘部的任何位置无关，压力在25mTorr以上100mTorr以下的范围时，锥形角为84°以上，且与CW(连续波)偏置控制相比锥形角变大。
此外，为了调查压力在10mTorr以上130mTorr以下的范围变化的情况的归一化后的侧蚀刻宽度，进行了试验，并对其进行说明。图12(a)表示用于说明侧蚀刻宽度的定义的槽形成后的剖面图。图12(b)表示用槽间的壁的宽度A对图12(a)中的侧蚀刻宽度B进行归一化后的归一化的侧蚀刻宽度的压力依赖性。
如图12(b)所示，处理容器内的压力在10mTorr以上20mTorr以下的范围时，归一化的侧蚀刻宽度在0.3以上，如图12(a)所示，这表示槽的侧墙显示了比较大的凹陷。公知为在压力低的范围中，被等离子体活性化的蚀刻气体分子(且/或自由基)由于平均自由程长，活性不易丧失，促进了在横方向也对槽的侧墙进行蚀刻的各向同性蚀刻。
另一方面，如图12(b)所示，处理容器内的压力在40mTorr以上130mTorr以下的范围时，归一化后的侧蚀刻宽度在0.1以下，即大致为0。公知为这是由于在压力高的范围中，被等离子体活性化后的蚀刻气体分子(且/或自由基)因为平均自由行程短，适度地丧失活性，以使在横方向不会对槽的侧墙进行蚀刻的各向异性蚀刻被进行。因此，在也考虑作为槽形状的判断基准的侧蚀刻宽度的情况下，通过将压力设在40mTorr以上130mTorr以下，能够形成具有更适宜的形状的槽。
另外，若设定在70mTorr以上比较高的压力，则晶片上的电子温度大幅度地下降，因此活性自由基密度下降，可以防止反应生成物的再分解，可以防止在OFF时间中蚀刻形状恶化或反应生成物附着。
而且，虽省略了图示，但是在比100mTorr高的压力范围中，副槽比以及锥形角几乎未显示出压力依赖性，具有与在100mTorr的压力下的值几乎相同的值。公知为这是由于在比100mTorr高的压力范围中，例如即使在数Torr下等离子体也能够稳定地存在的缘故。另外，处理容器内压力在比130mTorr高的范围中，蚀刻宽度几乎未显示出压力依赖性，具有与在130mTorr的压力下的值几乎相同的值。公知为被活性化的蚀刻气体分子在更高的压力范围中，由于平均自由行程短，而适量地丧失活性，所以侧蚀刻宽度几乎成为零，另一方面，例如即使在数Torr下等离子体也能够稳定地存在。因此，在本发明中，处理容器内的压力，在40mTorr以上即可，优选为70mTorr即可，更优选为70mTorr以上130mTorr以下即可。
另外，在本实施方式的等离子体蚀刻方法中，向供给了蚀刻气体以及等离子体气体的处理容器内，供给从RLSA反射的微波电力并进行蚀刻。RLSA微波等离子体方式与ECR等离子体方式、CCP(CapacitivelyCoupled Plasma)等离子体方式等其它的等离子体激励方式相比较，能够在更宽的压力范围中产生等离子体。因此，根据本实施方式的等离子体蚀刻方法，能够在40mTorr以上的高压力下更稳定地进行处理。由此，还能够降低作为排气单元以及压力控制单元的排气装置24的消耗电力。
由以上所述，在本实施方式的等离子体蚀刻方法中，通过将压力设在40mTorr以上，优选70mTorr，更优选70mTorr以上130mTorr以下，在晶片的中心以及周缘部的任何位置，与蚀刻掩模的图形密度无关，在保持副槽比、锥形角为大致一定的同时，可以使侧蚀刻宽度近似为零。
(气体流量依赖性)
下面，参照图13对于使用本实施方式的等离子体蚀刻方法的情况的槽形状的等离子体气体以及蚀刻气体的气体流量依赖性进行说明。
图13是用于说明本实施方式的等离子体蚀刻方法的图，是表示蚀刻处理后的槽形状的气体流量依赖性的曲线图。
除了处理容器内的压力以外的蚀刻条件如下。设等离子体气体为Ar，蚀刻气体为HBr。处理容器内的压力为100mTorr。ON时间T1的交流偏置电力为200W，OFF时间T2的交流偏置电力为0W。基板温度为60℃。ON时间T1和OFF时间T2的占空比(T1/(T1+T2))为0.5。交替地重复ON时间T1和OFF时间T2的重复频率为10Hz。
在此，图13中表示了将Ar/HBr的流量比保持一定，使合计流量在575sccm(Ar/HBr＝425/150sccm)、1150sccm(Ar/HBr＝850/300sccm)、2300sccm(Ar/HBr＝1700/600sccm)的范围变化的情况的槽形状的流量依赖性。图13(a)以及图13(b)分别表示副槽比以及锥形角的压力依赖性。而且，为了比较，图13(a)以及图13(b)还分别表示了CW(连续波)偏置控制的情况的流量依赖性。
如图13(a)所示，与蚀刻图形密度无关，且与晶片W的中心部以及周缘部的任何位置无关，合计流量在575sccm以上2300sccm以下的范围时，副槽比在0.5以下，特别是合计流量在1150sccm的附近时，副槽比在0.05以下，且与CW(连续波)偏置控制相比副槽比变小。另外，如图13(b)所示，与蚀刻图形密度无关，且与晶片W的中心部以及周缘部的任何位置无关，合计流量在575sccm以上2300sccm以下的范围时，锥形角在80°以上，特别是合计流量在1150sccm的附近时，锥形角在84°以上，即近似为90°，且与CW(连续波)偏置控制相比锥形角变大。
由上述所述，在本实施方式的等离子体蚀刻方法中，通过将等离子体气体(Ar气体)的气体流量设为425sccm以上1700sccm以下，蚀刻气体(HBr气体)的气体流量设为150sccm以上600sccm以下，更优选将等离子体气体(Ar气体)的气体流量设在850sccm附近，蚀刻气体(HBr气体)的气体流量设在300sccm附近，能够在晶片的中心部以及周缘部的任何位置中与蚀刻图形无关地保持副槽比、锥形角为大致一定。
以上，对本发明的优选实施方式进行了记述，但是本发明并不限定于该特定的实施方式，在专利要求的范围内所记载的本发明主旨的范围内，能够进行各种变形、变更。
另外，本发明也可以如下进行记述。
即，本发明的一方式提供一种等离子体蚀刻方法，将被处理体载置于在处理容器内设置的载置台上，该处理容器能够减压，且该处理容器具有：微波透过板，其由使微波透过的电介质形成；狭缝板，其被设置在上述透过板上，由具有多个贯通孔的电介质形成；和电介质板，设置在上述狭缝板上，由电介质形成，
向上述处理容器内供给蚀刻气体，
将上述处理容器内维持在规定的压力，
使具有规定频率的微波按顺序透过上述电介质板、上述狭缝板和上述微波透过板，并导入上述处理容器内，在上述处理容器内产生等离子体，
使用第1功率向上述载置台供给交流偏置的第1期间与上述第1期间和用比第1功率小的第2功率向上述载置台供给上述交流偏置的第2期间的合计期间之比在0.1到0.5的范围中，重复上述第1期间和第2期间，向上述载置台供给上述交流偏置。
另外，在上述方式的等离子体蚀刻方法中，供给交流偏置的步骤用1Hz到200Hz范围的重复频率重复第1期间和第2期间。
另外，在上述任意方式的等离子体蚀刻方法中，供给交流偏置的步骤中的第2功率也可以为零。
此外，在上述任意方式的等离子体蚀刻方法中，上述规定的压力优选在40mTorr以上，更优选在70mTorr以上。
此外，在上述任意方式的等离子体蚀刻方法中，还可以进一步包含供给等离子体气体的步骤。在该情况下，等离子体气体的供给量优选1700sccm以下。另外，蚀刻气体的供给量优选600sccm以下。
另外，在上述实施方式中，是以半导体晶片为例作为被处理体来进行说明的，但是并不限于此，也可以将本发明适用于LCD基板、玻璃基板、陶瓷基板等。
本国际申请基于2008年11月13日提出的日本国专利申请2008-291370号主张优先权，该所有内容援用至此。

Claims (20)

1.一种等离子体蚀刻方法，其使用了等离子体蚀刻装置，该等离子体蚀刻装置具备有：
处理容器，其顶部被开口，且内部能够被真空排气；
载置台，其载置被设置在上述处理容器内的被处理体；
微波透过板，其由透过微波的电介质制成，并被气密地安装在上述顶部的开口；
微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器经由矩形波导管和匹配回路与上述微波发生装置连接，用于将上述产生的微波变换成规定的振动模式；该同轴波导管用于传播上述规定的振动模式的微波；该导电体框体与上述同轴波导管的外部导体连接；该狭缝板由具有多个贯通孔的导电体构成，并被设置在上述微波透过板的上面，该狭缝板的中心部与上述同轴波导管的中心导体连接；该电介质板被设置在上述狭缝板和上述框体之间；
第一气体供给单元，其向上述处理容器内供给第一处理气体，并具有气体供给部，并且该气体供给部呈环状，且被设置于上述处理容器的侧壁；
第二气体供给单元，其向上述处理容器内供给第二处理气体，并具有气体通路，并且该气体通路贯通上述微波透过板；
排气单元，其将上述处理容器内保持在规定的压力；
偏置电力供给单元，其向上述载置台供给交流偏置电力；和
偏置电力控制单元，其控制上述交流偏置电力，
上述等离子体蚀刻方法包括：
通过上述第一气体供给单元，从上述处理容器的上述侧壁供给上述第一处理气体的工序；
通过上述第二气体供给单元，从上述微波透过板供给上述第二处理气体的工序；
通过上述微波供给单元产生上述微波的工序；
经由设置于狭缝板的上述多个贯通孔以及上述微波透过板，将上述微波向所述处理容器导入的工序；
通过上述偏置电力控制单元以下述方式对上述交流偏置电力进行控制的工序：交替地重复上述交流偏置电力向上述载置台的供给和停止，使得供给上述交流偏置电力的期间与供给上述交流偏置电力的期间和停止上述交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
2.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
上述偏置电力控制单元交替地重复上述交流偏置电力的供给和停止的重复频率是1Hz以上200Hz以下。
3.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
上述处理容器内的压力在40mTorr以上。
4.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
上述处理容器内的压力在70mTorr以上。
5.根据权利要求1所述的等离子体蚀刻方法，其特征在于，
上述处理气体包含有蚀刻气体以及等离子体气体，向上述处理容器内供给上述蚀刻气体的流量在600sccm以下，向上述处理容器内供给上述等离子体气体的流量在1700sccm以下。
6.一种等离子体蚀刻装置，具备有：
处理容器，其顶部被开口，且内部能够被真空排气；
载置台，其载置被设置在上述处理容器内的被处理体；
微波透过板，其由透过微波的电介质制成，并被气密地安装在上述顶部的开口；
微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器经由矩形波导管和匹配回路与上述微波发生装置连接，用于将上述产生的微波变换成规定的振动模式；该同轴波导管用于传播上述规定的振动模式的微波；该导电体框体与上述同轴波导管的外部导体连接；该狭缝板由具有多个贯通孔的导电体构成，并被设置在上述微波透过板的上面，该狭缝板的中心部与上述同轴波导管的中心导体连接；该电介质板被设置在上述狭缝板和上述框体之间；经由设置于狭缝板的上述多个贯通孔以及上述微波透过板，将上述微波向所述处理容器导入；
第一气体供给单元，其向上述处理容器内供给第一处理气体，并具有气体供给部，并且该气体供给部呈环状，且被设置于上述处理容器的侧壁，通过上述第一气体供给单元从上述处理容器的上述侧壁供给上述第一处理气体；
第二气体供给单元，其向上述处理容器内供给第二处理气体，并具有气体通路，并且该气体通路贯通上述微波透过板，通过上述第二气体供给单元从上述微波透过板供给上述第二处理气体；
排气单元，其将上述处理容器内保持在规定的压力；
偏置电力供给单元，其向上述载置台供给交流偏置电力；和
偏置电力控制单元，其控制上述交流偏置电力，
在该等离子体蚀刻装置中，上述偏置电力控制单元以下述方式对上述交流偏置电力进行控制：交替地重复进行上述交流偏置电力向上述载置台的供给和停止，使得供给上述交流偏置电力的期间与供给上述交流偏置电力的期间和停止上述交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
7.根据权利要求6所述的等离子体蚀刻装置，其特征在于，
上述偏置电力控制单元交替地重复上述交流偏置电力的供给和停止的重复频率是1Hz以上200Hz以下。
8.根据权利要求6所述的等离子体蚀刻装置，其特征在于，
上述处理容器内的压力在40mTorr以上。
9.根据权利要求6所述的等离子体蚀刻装置，其特征在于，
上述处理容器内的压力在70mTorr以上。
10.根据权利要求6所述的等离子体蚀刻装置，其特征在于，
上述交流偏置电力的频率是13.56MHz。
11.一种等离子体蚀刻方法，其使用了等离子体蚀刻装置，该等离子体蚀刻装置具备有：
处理容器，其顶部被开口，且内部能够被真空排气；
载置台，其载置被设置在上述处理容器内的被处理体；
微波透过板，其由透过微波的电介质制成，并被气密地安装在上述顶部的开口；
微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器经由矩形波导管和匹配回路与上述微波发生装置连接，用于将上述产生的微波变换成规定的振动模式；该同轴波导管用于传播上述规定的振动模式的微波；该导电体框体与上述同轴波导管的外部导体连接；该狭缝板由具有多个贯通孔的导电体构成，并被设置在上述微波透过板的上面，该狭缝板的中心部与上述同轴波导管的中心导体连接；该电介质板被设置在上述狭缝板和上述框体之间；
第一气体供给单元，其向上述处理容器内供给第一处理气体，并具有气体供给部，并且该气体供给部呈环状，且被设置于上述处理容器的侧壁；
第二气体供给单元，其向上述处理容器内供给第二处理气体，并具有气体通路，并且该气体通路贯通上述微波透过板；
排气单元，其将上述处理容器内保持在规定的压力；
偏置电力供给单元，其向上述载置台供给交流偏置电力；和
偏置电力控制单元，其控制上述交流偏置电力，
上述等离子体蚀刻方法包括：
通过上述第一气体供给单元，从上述处理容器的上述侧壁供给上述第一处理气体的工序；
通过上述第二气体供给单元，从上述微波透过板供给上述第二处理气体的工序；
通过上述微波供给单元产生上述微波的工序；
经由设置于狭缝板的上述多个贯通孔以及上述微波透过板，将上述微波向所述处理容器导入的工序；
通过上述偏置电力控制单元以下述方式对上述交流偏置电力进行控制的工序：交替地重复以第一供给功率供给上述交流偏置电力的期间和以比上述第一供给功率小的第二供给功率供给上述交流偏置电力的期间，使得以上述第一供给功率供给上述交流偏置电力的期间与以上述第一供给功率供给上述交流偏置电力的期间和以上述第二供给功率供给上述交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
12.根据权利要求11所述的等离子体蚀刻方法，其特征在于，
上述偏置电力控制单元交替地重复用上述第一供给功率供给上述交流偏置电力的期间和用上述第二供给功率供给上述交流偏置电力的期间的重复频率是1Hz以上200Hz以下。
13.根据权利要求11所述的等离子体蚀刻方法，其特征在于，
上述处理容器内的压力在40mTorr以上。
14.根据权利要求11所述的等离子体蚀刻方法，其特征在于，
上述处理容器内的压力在70mTorr以上。
15.根据权利要求11所述的等离子体蚀刻方法，其特征在于，
上述处理气体包含有蚀刻气体以及等离子体气体，向上述处理容器内供给上述蚀刻气体的流量在600sccm以下，向上述处理容器内供给上述等离子体气体的流量在1700sccm以下。
16.一种等离子体蚀刻装置，其具备：
处理容器，其顶部被开口，且内部能够被真空排气；
载置台，其载置被设置在上述处理容器内的被处理体；
微波透过板，其由透过微波的电介质制成，并被气密地安装在上述顶部的开口；
微波供给单元，其由微波发生装置、模式变换器、同轴波导管、导电体框体、狭缝板和电介质板构成，该微波发生装置用于产生规定频率的微波；该模式变换器经由矩形波导管和匹配回路与上述微波发生装置连接，用于将上述产生的微波变换成规定的振动模式；该同轴波导管用于传播上述规定的振动模式的微波；该导电体框体与上述同轴波导管的外部导体连接；该狭缝板由具有多个贯通孔的导电体构成，并被设置在上述微波透过板的上面，该狭缝板的中心部与上述同轴波导管的中心导体连接；该电介质板被设置在上述狭缝板和上述框体之间；经由设置于狭缝板的上述多个贯通孔以及上述微波透过板，将上述微波向所述处理容器导入；
第一气体供给单元，其向上述处理容器内供给第一处理气体，并具有气体供给部，并且该气体供给部呈环状，且被设置于上述处理容器的侧壁，通过上述第一气体供给单元从上述处理容器的上述侧壁供给上述第一处理气体；
第二气体供给单元，其向上述处理容器内供给第二处理气体，并具有气体通路，并且该气体通路贯通上述微波透过板，通过上述第二气体供给单元从上述微波透过板供给上述第二处理气体；
排气单元，其将上述处理容器内保持在规定的压力；
偏置电力供给单元，其向上述载置台供给交流偏置电力；和
偏置电力控制单元，其控制上述交流偏置电力，
在该等离子体蚀刻装置中，上述偏置电力控制单元以下述方式对上述交流偏置电力进行控制：交替地重复以第一供给功率供给上述交流偏置电力的期间和以比上述第一供给功率小的第二供给功率供给上述交流偏置电力的期间，使得以上述第一供给功率供给上述交流偏置电力的期间与以上述第一供给功率供给上述交流偏置电力的期间和以上述第二供给功率供给上述交流偏置电力的期间的合计期间之比为0.1以上0.5以下。
17.根据权利要求16所述的等离子体蚀刻装置，其特征在于，
上述偏置电力控制单元交替地重复用上述第一供给功率供给上述交流偏置电力的期间和用上述第二供给功率供给上述交流偏置电力的期间的重复频率是1Hz以上200Hz以下。
18.根据权利要求16所述的等离子体蚀刻装置，其特征在于，
上述处理容器内的压力在40mTorr以上。
19.根据权利要求16所述的等离子体蚀刻装置，其特征在于，
上述处理容器内的压力在70mTorr以上。
20.根据权利要求16所述的等离子体蚀刻装置，其特征在于，
上述交流偏置电力的频率是13.56MHz。
CN200980145127.XA 2008-11-13 2009-11-11 等离子体蚀刻方法以及等离子体蚀刻装置 Active CN102210015B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008291370A JP2010118549A (ja) 2008-11-13 2008-11-13 プラズマエッチング方法及びプラズマエッチング装置
JP2008-291370 2008-11-13
PCT/JP2009/069218 WO2010055862A1 (ja) 2008-11-13 2009-11-11 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
CN102210015A CN102210015A (zh) 2011-10-05
CN102210015B true CN102210015B (zh) 2015-02-25

Family

ID=42169994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980145127.XA Active CN102210015B (zh) 2008-11-13 2009-11-11 等离子体蚀刻方法以及等离子体蚀刻装置

Country Status (6)

Country Link
US (2) US8753527B2 (zh)
JP (1) JP2010118549A (zh)
KR (2) KR101230632B1 (zh)
CN (1) CN102210015B (zh)
TW (2) TWI515791B (zh)
WO (1) WO2010055862A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203986B2 (ja) * 2009-01-19 2013-06-05 東京エレクトロン株式会社 フォーカスリングの加熱方法、プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
WO2012002232A1 (ja) 2010-06-28 2012-01-05 東京エレクトロン株式会社 プラズマ処理装置及び方法
US8969210B2 (en) * 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
JP2012169390A (ja) * 2011-02-14 2012-09-06 Hitachi High-Technologies Corp プラズマ処理方法
JP6001529B2 (ja) 2011-03-29 2016-10-05 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
KR101903215B1 (ko) 2011-07-13 2018-10-01 도쿄엘렉트론가부시키가이샤 에칭 방법 및 장치
JP6047281B2 (ja) * 2011-10-27 2016-12-21 神港精機株式会社 プラズマエッチング方法
JP2014035887A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd プラズマ処理装置、および高周波発生器
JP5568608B2 (ja) * 2012-08-20 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP6267989B2 (ja) * 2013-02-18 2018-01-24 東京エレクトロン株式会社 プラズマ処理方法及び容量結合型プラズマ処理装置
CN103227084B (zh) * 2013-04-10 2016-01-06 天通吉成机器技术有限公司 一种等离子体刻蚀机的传片系统
JP6095528B2 (ja) * 2013-09-04 2017-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
JP2015082546A (ja) * 2013-10-22 2015-04-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US9548227B2 (en) 2013-10-30 2017-01-17 Nisene Technology Group Microwave induced plasma decapsulation using a dielectric plasma discharge tube
JP6159757B2 (ja) * 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
JP2016021524A (ja) 2014-07-15 2016-02-04 東京エレクトロン株式会社 プラズマ処理装置
JP6501493B2 (ja) * 2014-11-05 2019-04-17 東京エレクトロン株式会社 プラズマ処理装置
US9928993B2 (en) 2015-01-07 2018-03-27 Applied Materials, Inc. Workpiece processing chamber having a rotary microwave plasma antenna with slotted spiral waveguide
JP6498152B2 (ja) * 2015-12-18 2019-04-10 東京エレクトロン株式会社 エッチング方法
US10410873B2 (en) 2016-01-20 2019-09-10 Tokyo Electron Limited Power modulation for etching high aspect ratio features
US10453738B2 (en) * 2017-12-22 2019-10-22 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations
JP7061922B2 (ja) * 2018-04-27 2022-05-02 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN108550538B (zh) * 2018-05-21 2021-01-08 浙江兰达光电科技有限公司 一种半导体芯片生产工艺
CN109860041B (zh) * 2018-12-28 2020-12-29 芯创智（北京）微电子有限公司 一种集成电路精密图形制备方法
JP7218226B2 (ja) * 2019-03-22 2023-02-06 株式会社アルバック プラズマエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460288A (zh) * 2001-03-28 2003-12-03 大见忠弘 等离子体处理装置、等离子体处理方法和滞波板
US6660647B1 (en) * 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324792B1 (ko) * 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
US5614060A (en) * 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
KR100521120B1 (ko) 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
JPH11297679A (ja) * 1998-02-13 1999-10-29 Hitachi Ltd 試料の表面処理方法および装置
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US7465478B2 (en) * 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US7199328B2 (en) * 2001-08-29 2007-04-03 Tokyo Electron Limited Apparatus and method for plasma processing
DE10309711A1 (de) * 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US7396431B2 (en) * 2004-09-30 2008-07-08 Tokyo Electron Limited Plasma processing system for treating a substrate
US7138767B2 (en) * 2004-09-30 2006-11-21 Tokyo Electron Limited Surface wave plasma processing system and method of using
US7584714B2 (en) * 2004-09-30 2009-09-08 Tokyo Electron Limited Method and system for improving coupling between a surface wave plasma source and a plasma space
US7268084B2 (en) * 2004-09-30 2007-09-11 Tokyo Electron Limited Method for treating a substrate
GB2419132B (en) * 2004-10-04 2011-01-19 C Tech Innovation Ltd Method of production of fluorinated carbon nanostructures
JP4701691B2 (ja) * 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
WO2006064898A1 (ja) 2004-12-17 2006-06-22 Tokyo Electron Limited プラズマ処理装置
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP4653603B2 (ja) * 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US20080254220A1 (en) * 2006-01-20 2008-10-16 Tokyo Electron Limited Plasma processing apparatus
JP5041713B2 (ja) * 2006-03-13 2012-10-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体
US7264688B1 (en) * 2006-04-24 2007-09-04 Applied Materials, Inc. Plasma reactor apparatus with independent capacitive and toroidal plasma sources
US7780864B2 (en) * 2006-04-24 2010-08-24 Applied Materials, Inc. Process using combined capacitively and inductively coupled plasma sources for controlling plasma ion radial distribution
US8138103B2 (en) * 2006-05-31 2012-03-20 Tokyo Electron Limited Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US7998307B2 (en) * 2006-09-12 2011-08-16 Tokyo Electron Limited Electron beam enhanced surface wave plasma source
US7938081B2 (en) * 2006-09-12 2011-05-10 Tokyo Electron Limited Radial line slot antenna having a conductive layer
JP5252613B2 (ja) * 2006-12-25 2013-07-31 国立大学法人東北大学 イオン注入装置およびイオン注入方法
US7871828B2 (en) * 2007-02-06 2011-01-18 Applied Materials, Inc. In-situ dose monitoring using optical emission spectroscopy
JP4905179B2 (ja) * 2007-02-27 2012-03-28 東京エレクトロン株式会社 プラズマ処理装置及びそのクリーニング方法
JP2009152265A (ja) * 2007-12-19 2009-07-09 Tohoku Univ 光電変換素子製造装置及び方法、並びに光電変換素子
JP4694596B2 (ja) * 2008-06-18 2011-06-08 東京エレクトロン株式会社 マイクロ波プラズマ処理装置及びマイクロ波の給電方法
KR101235027B1 (ko) * 2008-07-15 2013-02-21 도쿄엘렉트론가부시키가이샤 마이크로파 플라즈마 처리 장치 및, 냉각 재킷의 제조 방법
US9237638B2 (en) * 2009-08-21 2016-01-12 Tokyo Electron Limited Plasma processing apparatus and substrate processing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660647B1 (en) * 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample
CN1460288A (zh) * 2001-03-28 2003-12-03 大见忠弘 等离子体处理装置、等离子体处理方法和滞波板

Also Published As

Publication number Publication date
KR101212209B1 (ko) 2012-12-13
TW201034072A (en) 2010-09-16
TWI515791B (zh) 2016-01-01
KR101230632B1 (ko) 2013-02-06
US8980048B2 (en) 2015-03-17
WO2010055862A1 (ja) 2010-05-20
TW201419412A (zh) 2014-05-16
US20140231017A1 (en) 2014-08-21
JP2010118549A (ja) 2010-05-27
KR20110083669A (ko) 2011-07-20
KR20120096092A (ko) 2012-08-29
TWI430360B (zh) 2014-03-11
US8753527B2 (en) 2014-06-17
US20110266257A1 (en) 2011-11-03
CN102210015A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102210015B (zh) 等离子体蚀刻方法以及等离子体蚀刻装置
CN102737947B (zh) 等离子处理装置以及微波导入装置
JP5514310B2 (ja) プラズマ処理方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US7811945B2 (en) Selective plasma processing method
JPWO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
CN101652842A (zh) 等离子体氧化处理方法、等离子体处理装置、以及存储介质
CN101523576A (zh) 等离子体氧化处理方法、等离子体处理装置和存储介质
US8318267B2 (en) Method and apparatus for forming silicon oxide film
JP5425361B2 (ja) プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
US20210327719A1 (en) Method for processing workpiece
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
JP2009224455A (ja) 平面アンテナ部材およびこれを備えたプラズマ処理装置
JP7296912B2 (ja) 基板処理方法及び基板処理装置
KR101123538B1 (ko) 석영제부재
JP2009260092A (ja) 多層レジスト膜のドライエッチング方法
JP2016143811A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant