CN102207262A - 发光装置、发光装置的驱动方法、打印头及图像形成设备 - Google Patents

Abstract

本发明提供了发光装置、发光装置的驱动方法、打印头及图像形成设备。所述发光装置包括：多个发光芯片，每个发光芯片都包括相互对应的多个发光元件和多个存储元件，每个存储元件存储将被点亮的发光元件，每个发光芯片都能够并行点亮多个发光元件；向属于通过划分所述多个发光芯片得到的M个组中的每一个组的发光芯片共同发送使能信号的单元，该使能信号使得能够选择将被点亮的发光元件；向属于通过划分所述多个发光芯片得到的N个级中的每一个级的发光芯片共同发送写入信号的单元，在通过使能信号使得能够进行选择的发光芯片中，写入信号将对应于所述多个发光元件中将被点亮的发光元件的存储元件设置成存储状态和非存储状态中的任意一个；以及向与处于存储状态的存储元件相对应的发光元件发送用于点亮的点亮信号的单元。

Description

发光装置、发光装置的驱动方法、打印头及图像形成设备

技术领域

本发明涉及发光装置、发光装置的驱动方法、打印头及图像形成设备。

背景技术

在诸如打印机、复印机或传真机之类的电子照相图像形成设备中，以如下方式在记录纸张上形成图像。首先，通过使光记录单元发光以将图像信息转印到感光体上来在均匀带电的感光体上形成静电潜像。然后，利用调色剂对静电潜像进行显影使其可视。最后，将调色剂图像转印并定影到记录纸张上。除了利用激光束沿第一扫描方向进行激光扫描来执行曝光的光扫描记录单元以外，近年来响应于对设备小型化的要求，还采用了利用下面的发光装置的LED打印头(LPH)的记录装置作为这种光记录单元。该发光装置包括大量沿第一扫描方向排列的发光二极管(LED)，这些发光二极管用作发光元件。

日本专利申请特许公开第2004-181741号描述了一种自扫描发光装置阵列芯片，其中，该自扫描发光装置阵列芯片具有一种结构，该结构在不具有相应的连接至一些移位部分晶闸管的发光部分晶闸管的情况下能够点亮多个发光部分晶闸管以及利用中断写入数据。

日本专利申请特许公开第2002-137445号描述了下面的自扫描发光元件阵列的驱动方法。在该方法中，以下面的方式进行驱动：当自扫描发光元件阵列中的一个传递部分晶闸管导通时，只使对应于该传递部分晶闸管的发光部分晶闸管发光，以及当两个相邻的传递部分晶闸管导通时，使对应于这些传递部分晶闸管的两个相邻的发光部分晶闸管发光。

为了并行点亮发光芯片中的多个发光元件，需要在LPH中具有大量的发光装置的配线。

本发明的一个目的在于利用其中允许并行点亮多个发光元件的发光芯片来抑制发光装置的配线数量的增加。

发明内容

根据本发明的第一方面，提供了一种发光装置，其包括：多个发光芯片，每个发光芯片都包括多个发光元件、和对应于所述多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，多个发光芯片中的每一个都能够并行点亮多于一个发光元件；使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过使能信号使得能够进行选择的发光芯片中，写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一种状态；以及点亮信号提供单元，其针对所述多个发光芯片将用于点亮的点亮信号发送给与处于存储状态的存储元件相对应的发光元件。

根据本发明的第二方面，在第一方面的发光装置中，所述多个发光芯片中的每一个发光芯片都包括多个传递元件，这些传递元件设置为分别对应于多个存储元件，并且顺序地将多个发光元件指定为作为将被点亮的发光元件的选择目标，并且所述发光装置还包括传递信号提供单元，其向属于所述M个组中每一个组的发光芯片共同发送传递信号，所述传递信号顺序地将所述多个发光元件中将被点亮的发光元件指定为选择目标。

根据本发明的第三方面，在第一和第二方面中的发光装置中，对于所述M个组中的每个组，写入信号提供单元按照时间顺序将写入信号共同发送至属于所述N个级中的每一个的发光芯片。

根据本发明的第四方面，在第三方面的发光装置中，点亮信号提供单元、传递信号提供单元和使能信号提供单元在针对所述M个组的各时间点向所述M个组中的每一个组分别发送点亮信号、传递信号和使能信号，这些时间点在时间轴上彼此错开。

根据本发明的第五方面，在第二方面中的发光装置中，点亮信号提供单元、传递信号提供单元和使能信号提供单元在针对所述M个组的各时间点向所述M个组中的每一个组分别发送点亮信号、传递信号和使能信号，这些时间点在时间轴上彼此错开。

根据本发明的第六方面，提供了一种发光装置的驱动方法，所述发光装置包括：多个发光芯片，每个发光芯片都包括多个发光元件、和对应于这些多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，多个发光芯片中的每一个都能够并行点亮多于一个发光元件。该驱动方法包括：向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过使能信号使得能够进行选择的发光芯片中，写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一个；以及针对所述多个发光芯片，将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

根据本发明的第七方面，提供了一种打印头，其包括：曝光单元，其对图像载体进行曝光以形成静电潜像；以及光学单元，其将由所述曝光单元发出的光聚焦到图像载体上。曝光单元包括：多个发光芯片，每个发光芯片都包括多个发光元件、和对应于这些多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，多个发光芯片中的每一个都能够并行点亮多于一个发光元件；使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过使能信号使得能够进行选择的发光芯片中，写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一个；以及点亮信号提供单元，其针对所述多个发光芯片，将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

根据本发明的第八方面，提供了一种图像形成设备，其包括：充电单元，其对图像载体进行充电；曝光单元，其对图像载体进行曝光以形成静电潜像；光学单元，其将由所述曝光单元发出的光聚焦到图像载体上；显影单元，其对形成在图像载体上的静电潜像进行显影；以及转印单元，其将在图像载体上显影的图像转印至转印体。曝光单元包括：多个发光芯片，每个发光芯片都包括多个发光元件、和对应于这些发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，多个发光芯片中的每一个都能够并行点亮多于一个发光元件；使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过使能信号使得能够进行选择的发光芯片中，写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一个；以及点亮信号提供单元，其针对所述多个发光芯片，将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

根据本发明的第一方面，相比于未采用该构造的情况，可以抑制发光装置的配线数量的增加。

根据本发明的第二方面，相比于未采用该构造的情况，可以进一步抑制发光装置的配线数量的增加。

根据本发明的第三至第五方面，相比于未采用该构造的情况，可以更容易地配置用以控制发光装置的信号。

根据本发明的第六方面，相比于未采用该构造的情况，可以更容易地控制发光装置。

根据本发明的第七方面，相比于未采用该构造的情况，可以实现尺寸更小的打印头。

根据本发明的第八方面，相比于未采用该构造的情况，可以实现尺寸更小的图像形成设备。

附图说明

下面将参照附图详细描述本发明的示例性实施例，附图中：

图1是示出应用了第一示例性实施例的图像形成设备的整体构造的实例的示意图；

图2是示出打印头的构造的截面视图；

图3是第一示例性实施例中的发光装置的俯视图；

图4是示出发光芯片的各端子的构造的示意图；

图5是示出第一示例性实施例中的发光装置的电路板上的配线构造(左半部分)的示意图；

图6是示出第一示例性实施例中的发光装置的电路板上的配线构造(右半部分)的示意图；

图7是示出在根据第一示例性实施例的发光装置中被布置为矩阵元素的发光芯片的示意图；

图8是用于说明第一示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图；

图9A和图9B是第一示例性实施例中的发光芯片的平面布局和截面视图；

图10是用于说明第一示例性实施例中的发光装置的操作的时序图；

图11是用于说明在未采用第一示例性实施例的情况下作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图；

图12是示出在未采用第一示例性实施例的发光装置中被布置为矩阵元素的发光芯片的示意图；

图13是示出提供点亮信号

的恒流源的实例的示意图；

图14是用于说明第二示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图；

图15是用于说明第二示例性实施例中的发光装置的操作的时序图；

图16是用于说明第三示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图；以及

图17是用于说明第四示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图。

具体实施方式

下文中，将参照附图详细给出对本发明示例性实施例的描述。

(第一示例性实施例)

图1是示出应用了第一示例性实施例的图像形成设备1的整体构造的实例的示意图。图1所示的图像形成设备1通常称作串联式(tandem)式图像形成设备。图像形成设备1包括图像形成处理单元10、图像输出控制器30、和图像处理器40。图像形成处理单元10根据不同颜色的图像数据形成图像。图像输出控制器30控制图像形成处理单元10。连接至诸如个人计算机(PC)2之类的装置以及图像读取设备3的图像处理器40对从上述装置接收到的图像数据执行预定的图像处理。

图像形成处理单元10包括图像形成单元11，该图像形成单元由以预先设定的间隔并行排列的多个引擎形成。图像形成单元11由四个图像形成单元11Y、11M、11C和11K形成。图像形成单元11Y、11M、11C和11K中的每一个都包括感光鼓12、充电装置13、打印头14和显影装置15。在感光鼓12(其为图像载体的一个实例)上，形成静电潜像，且感光鼓12保持调色剂图像。充电装置13(作为充电单元的一个实例)以预定电位对感光鼓12的表面进行充电。打印头14对由充电装置13进行了充电的感光鼓12进行曝光。显影装置15(作为显影单元的一个实例)对由打印头14形成的静电潜像进行显影。此处，除了放置在显影装置15中的调色剂颜色不同以外，图像形成单元11Y、11M、11C和11k具有近似相同的构造。图像形成单元11Y、11M、11C和11K分别形成黄色(Y)、品红色(M)、青色(C)和黑色(K)调色剂图像。

此外，图像形成处理单元10还包括纸张传输带21、驱动辊22、转印辊23和定影装置24。纸张传输带21传输作为转印体的一个实例的记录纸张，以通过多层转印将分别形成在图像形成单元11Y、11M、11C和11K的感光鼓12上的不同颜色的调色剂图像转印到记录纸张上。驱动辊22是驱动纸张传输带21的辊。每个转印辊23(作为转印单元的一个实例)将形成在相应感光鼓12上的调色剂图像转印到记录纸张上。定影装置24将调色剂图像定影到记录纸张上。

在该图像形成设备1中，图像形成处理单元10基于由图像输出控制器30提供的各种控制信号来执行图像形成操作。在图像输出控制器30的控制下，由图像处理器40对从个人计算机(PC)2或图像读取设备3接收的图像数据进行图像处理，然后将得到的数据提供给相应的图像形成单元11。然后，例如在黑色(K)图像形成单元11K中，在感光鼓12沿箭头A的方向转动的同时，由充电装置13以预定电位对感光鼓12进行充电，然后由基于由图像处理器40提供的图像数据而发光的打印头14对感光鼓12进行曝光。通过该操作，在感光鼓12上形成了黑色(K)图像的静电潜像。之后，由显影装置15对形成在感光鼓12上的静电潜像进行显影，从而在感光鼓12上形成了黑色(K)的调色剂图像。类似地，分别在图像形成单元11Y、11M和11C中形成黄色(Y)、品红色(M)和青色(C)的调色剂图像。

在各图像形成单元11中形成的感光鼓12上的各种颜色的调色剂图像按照次序被静电转印到随着通过施加至转印辊23的转印电场所引起的纸张传输带21的运动而提供的记录纸张上。此处，纸张传输带21沿箭头B的方向运动。通过该操作，在记录纸张上形成了合成调色剂图像(其为叠加各种颜色的调色剂图像)。

此后，其上静电转印有合成调色剂图像的记录纸张被传输至定影装置24。传输至定影装置24的记录纸张上的合成调色剂图像由定影装置24通过进行利用加热和加压的定影处理而定影在记录纸张上，然后从图像形成设备1输出。

图2是示出打印头14的结构的截面示意图。打印头14包括外壳61、发光装置65、和棒状透镜阵列64。发光装置65(作为曝光单元的一个实例)包括由多个发光元件(在第一示例性实施例中为发光晶闸管)组成的对感光鼓12进行曝光的发光部分63。棒状透镜阵列64(作为光学单元的一个实例)将由发光部分63发出的光聚焦到感光鼓12的表面上。

发光装置65还包括电路板62，其上安装有发光部分63、驱动发光部分63的信号产生电路100(见后面描述的图3)等。

外壳61例如由金属制成并且支撑电路板62和棒状透镜阵列64。外壳61被设置为使得发光部分63中的各发光元件的发光点位于棒状透镜阵列64的焦平面上。此外，棒状透镜阵列64沿感光鼓12的轴向(第一扫描方向)布置。

图3是第一示例性实施例中的发光装置65的俯视图。

如图3所示，在根据第一示例性实施例的发光装置65中，发光部分63由五个发光芯片Ca1至Ca5(发光芯片组#a)、五个发光芯片Cb1至Cb5(发光芯片组#b)、五个发光芯片Cc1至Cc5(发光芯片组#c)、和五个发光芯片Cd1至Cd5(发光芯片组#d)构成，这些发光芯片在电路板62上沿第一扫描方向在两行中布置成Z字形图案(zigzag pattern)。此处，发光芯片组#a中的发光芯片Ca1至Ca5和发光芯片组#c中的发光芯片Cc1至Cc5排列成其中每相邻的两个发光芯片彼此面对的Z字形图案，而发光芯片组#b中的发光芯片Cb1至Cb5和发光芯片组#d中的发光芯片Cd1至Cd5排列成其中每相邻的两个发光芯片彼此面对的Z字形图案。

应该注意，发光芯片Ca1至Ca5、发光芯片Cb1至Cb5、发光芯片Cc1至Cc5、和发光芯片Cd1至Cd5可以具有相同的构造。因此，当不对发光芯片Ca1至Ca5、发光芯片Cb1至Cb5、发光芯片Cc1至Cc5、和发光芯片Cd1至Cd5进行单独区分时，以发光芯片C来表示它们。

如上所述，在第一示例性实施例中，发光部分63包括四个发光芯片组(发光芯片组#a、#b、#c和#d)。具体地，发光芯片组#a包括五个发光芯片Ca1至Ca5、发光芯片组#b包括五个发光芯片Cb1至Cb5、发光芯片组#c包括五个发光芯片Cc1至Cc5、以及发光芯片组#d包括五个发光芯片Cd1至Cd5。

在下面的描述中，有时将发光芯片组简称为组。

此外，在第一示例性实施例中，属于四个发光芯片组(发光芯片组#a、#b、#c和#d)的发光芯片C被分成五个发光芯片级(发光芯片级#1、#2、#3、#4和#5)，稍后将进行描述(见稍后描述的图7)。具体地，发光芯片级#1包括发光芯片组#a中的发光芯片Ca1、发光芯片组#b中的发光芯片Cb1、发光芯片组#c中的发光芯片Cc1、和发光芯片组#d中的发光芯片Cd1。

发光芯片级#2包括发光芯片组#a中的发光芯片Ca2、发光芯片组#b中的发光芯片Cb2、发光芯片组#c中的发光芯片Cc2、和发光芯片组#d中的发光芯片Cd2。类似地，其他每个发光芯片级(发光芯片级#3、#4和#5)也都由具有与相应的发光芯片级的编号相同的编号的发光芯片C构成。

在下面的描述中，有时将发光芯片级简称为级。

如上所述，发光装置65包括信号产生电路100，其驱动发光部分63。

尽管第一示例性实施例中的发光芯片C的数量总共为二十，但是其构造不限于此。此外，尽管二十个发光芯片C被分成四个发光芯片组和五个发光芯片级，但是其构造也不限于此。

图4是示出发光芯片C的端子的构造的示意图。

发光芯片C包括发光晶闸管阵列90，其由在衬底80上沿一条较长边设置成一行的多个发光元件(第一示例性实施例中为发光晶闸管L1，L2，L3...)构成(见稍后描述的图9A和图9B)。此外，发光芯片C在衬底80的两个端部沿长边方向包括多个输入端子(

端子、

端子、Vga端子、

端子、

端子和

端子)。这些输入端子是用于读取各种控制信号等的焊盘。当从发光晶闸管阵列90看过去时，这些输入按以下方式设置：从衬底80的左端部分开始按照

端子、

端子、Vga端子的顺序设置，并且从衬底80的右端部开始按照

端子、

端子和端子的顺序设置。发光晶闸管阵列90设置在Vga端子和

端子之间。

图5和图6是示出第一示例性实施例中的发光装置65的电路板62上的配线构造的示意图。如上所述，发光装置65的电路板62具有安装在其上的信号产生电路100和构成发光部分63的多个发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)。此外，其上设置有配线以将信号产生电路100和发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)彼此连接起来。

图5示出了发光芯片Ca1至Ca5和Cc1至Cc5的部分(图3所示的发光装置65的左半部分)，而图6示出了发光芯片Cb1至Cb5和Cd1至Cd5的部分(图3所示发光装置65的右半部分)。

应该注意，图5和图6仅示出了与各图中所示的发光芯片Ca1至Ca5和Cc1至Cc5、以及发光芯片Cb1至Cb5和Cd1至Cd5有关的部分。图5和图6还示出了与各图中所示的发光芯片C有关的配线。此外，图5和图6分别将信号产生电路100中与各图中所示的发光芯片C有关的部分显示为由信号产生电路100分成的信号产生电路100L和信号产生电路100R。然而，在信号产生电路100L和信号产生电路100R中双重示出了发送写入信号

至

(稍后描述)的写入信号产生部件103、Vga端子和Vsub端子。应该注意，下文中，信号产生电路100L和信号产生电路100R彼此将不进行区分，从而将它们称作信号产生电路100。

首先，参照图5和图6，将给出对信号产生电路100的构造的描述。

尽管省略了其说明，但是应当知道进行图像处理的图像数据和各种控制信号从图像输出控制器30和图像处理器40(见图1)输入至信号产生电路100。于是，信号产生电路100基于该图像数据和各种控制信号对图像数据进行重排列、光量校正等。

信号产生电路100包括基于各种控制信号将第一传递信号和第二传递信号

发送至发光芯片组#a(发光芯片Ca1至Ca5)的传递信号产生部件101a，以及基于各种控制信号将第一传递信号

和第二传递信号

发送至发光芯片组#c(发光芯片Cc1至Cc5)的传递信号产生部件101c，如图5所示。信号产生电路100还包括基于各种控制信号将第一传递信号和第二传递信号发送至发光芯片组#b(发光芯片Cb1至Cb5)的传递信号产生部件101b，以及基于各种控制信号将第一传递信号

和第二传递信号

发送至发光芯片组#d(发光芯片Cd1至Cd5)的传递信号产生部件101d，如图6所示。

在下面的描述中，当不对第一传递信号

和

进行单独区分时，将它们称为第一传递信号

当不对第二传递信号

和

进行单独区分时，将它们称为第二传递信号

此外，信号产生电路100包括基于各种控制信号将使能信号

发送至发光芯片组#a(发光芯片Ca1至Ca5)的使能信号产生部件102a，和基于各种控制信号将使能信号发送至发光芯片组#c(发光芯片Cc1至Cc5)的使能信号产生部件102c，如图5所示。信号产生电路100还包括基于各种控制信号将使能信号发送至发光芯片组#b(发光芯片Cb1至Cb5)的使能信号产生部件102b，和基于各种控制信号将使能信号

发送至发光芯片组#d(发光芯片Cd1至Cd5)的使能信号产生部件102d，如图6所示。

在下面的描述中，当不对使能信号

和

进行单独区分时，将它们表示为使能信号

此外，信号产生电路100包括：点亮信号产生部件104a，其将点亮信号

至

发送至发光芯片组#a中的各发光芯片Ca1至Ca5；以及点亮信号产生部件104c，其将点亮信号

至

发送至发光芯片组#c中的各发光芯片Cc1至Cc5，如图5所示。信号产生电路100还包括：点亮信号产生部件104b，其将点亮信号

至

发送至发光芯片组#b中的各发光芯片Cb1至Cb5；以及点亮信号产生部件104d，其将点亮信号

至

发送至发光芯片组#d中的各发光芯片Cd1至Cd5，如图6所示。

在下面的描述中，当不对点亮信号至

进行单独区分时，将它们表示为

类似地，其他的点亮信号

至至和

至

还分别表示为点亮信号

和

此外，当不对点亮信号

和

进行单独区分时，将它们表示为点亮信号

此外，信号产生电路100包括作为写入信号提供单元的一个实例的写入信号产生部件103，其基于各种控制信号将写入信号

至

提供给发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)，如图5和图6所示。注意，写入信号产生部件103将写入信号

至

共同发送至各发光芯片级(#1、#2、#3、#4和#5)。具体地，写入信号产生部件103将写入信号

共同发送至发光芯片级#1中的发光芯片C，以及将写入信号

共同发送至发光芯片级#2中的发光芯片C。对于其他的发光芯片级(#3、#4和#5)也是这样。

当不对写入信号

至

进行单独区分时，将它们表示为写入信号

尽管分别在图5和图6中示出，但是传递信号产生部件101a、101b、101c和101d统称为传递信号产生部件101(其作为传递信号提供单元的一个实例)。类似地，尽管分别示出，但是使能信号产生部件102a、102b、102c和102d统称为使能信号产生部件102(其作为使能信号提供单元的一个实例)。此外，尽管分别示出，但是点亮信号产生部件104a、104b、104c和104d统称为点亮信号产生部件104(其作为点亮信号提供单元的一个实例)。

接下来，参照图5和图6，将给出对将信号产生电路100和发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)相互连接的配线的描述。

电路板62设置有电源线200a，该电源线200a连接至作为设置在发光芯片C背面上的背面电极85(见稍后描述的图9B)的Vsub端子(见稍后描述的图8和图9A)。通过电源线200a来提供基准电位Vsub。此外，电路板62设置有电源线200b，该电源线200b连接至提供给发光芯片C的Vga端子。通过电源线200b来提供电源的电源电位Vga。

此外，如图5所示，电路板62设置有第一传递信号线201a和第二传递信号线202a。第一传递信号

通过第一传递信号线201a从信号产生电路100的传递信号产生部件101a发送到发光芯片组#a中的发光芯片Ca1至Ca5中的每一个的

端子，第二传递信号

通过第二传递信号线202a从信号产生电路100的传递信号产生部件101a发送到发光芯片组#a中的发光芯片Ca1至Ca5中的每一个的

端子。第一传递信号

和第二传递信号

被共同(并行)发送至发光芯片组#a中的发光芯片Ca1至Ca5。对于其他的第一传递信号

和

以及其他的第二传递信号和

也是这样。从而，省略其详细描述。

针对发光芯片组中的每一个发光芯片组共同发送第一传递信号

和第二传递信号

对。

应该注意，在图5和图6中，以数字和表示组的字母的组合来表示每条信号线(例如，将第一传递信号线表示为由″201″和表示发光芯片组#a的″a″来表示)。

电路板62设置有使能信号线203a，通过该使能信号线203a将使能信号

从信号产生电路100的使能信号产生部件102a发送至发光芯片组#a中的发光芯片Ca1至Ca5中的每一个发光芯片的

端子。该使能信号被共同(并行)发送至发光芯片组#a中的发光芯片Ca1至Ca5。对于其他的使能信号

至也是这样。从而，省略其详细描述。

针对各发光芯片组共同发送使能信号

此外，电路板62设置有点亮信号线204_1a至204_5a，通过这些点亮信号线将点亮信号

至

从信号产生电路100的点亮信号产生部件104a发送至发光芯片组#a中的发光芯片Ca1至Ca5的各

端子。具体地，点亮信号

至被单独发送至各点亮芯片Ca1至Ca5。对于其他的点亮信号

至至

和至

也是这样。从而，省略其详细描述。

点亮信号

被单独发送至各发光芯片C。

此外，电路板62设置有写入信号线205_1至205_5，通过这些写入信号线将写入信号

至

从信号产生电路100的写入信号产生部件103共同发送至发光芯片级(#1至#5)中的每个发光芯片级。

例如，写入信号线205_1连接至发光芯片组#a中的发光芯片Ca1的

端子、发光芯片组#b中的发光芯片Cb1的

端子、发光芯片组#c中的发光芯片Cc1的端子、发光芯片组#d中的发光芯片Cd1的

端子，其中这些发光芯片属于发光芯片级#1，以及写入信号线205_1通过这些发光芯片的

端子发送写入信号

类似地，写入信号线205_2至205_5分别连接至发光芯片级#2至#5中的发光芯片C的

端子，并分别通过这些发光芯片的

端子发送写入信号至

如上所述，电路板62上的所有发光芯片C被共同提供有基准电位Vsub和电源电位Vga。

针对发光芯片组(#a至#d)中的每个发光芯片组共同发送传递信号

和

以及使能信号

另一方面，写入信号

被共同发送至各发光芯片级(#1至#5)。

点亮信号

被单独发送至各发光芯片C。

图7是示出在根据第一示例性实施例的发光装置65中被布置为矩阵元素的发光芯片C的示意图。

图7示出了被布置为4×5矩阵形式中各元素的发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)，以及仅示出了从上述信号产生电路100发送至各发光芯片C的信号(传递信号

和

使能信号

点亮信号和写入信号

)的配线(信号线)。

容易理解的是，如上所述，传递信号

和

以及使能信号

被共同发送至发光芯片组(#a至#d)中的每一个发光芯片组，写入信号

被共同发送至各发光芯片级(#1至#5)，以及点亮信号

被单独发送至各发光芯片C。

此处，将给出对使用了二十个发光芯片C的第一示例性实施例中的电路板62上的配线(信号线)的数量的描述。首先，对于四个发光芯片组(#a至#d)，用于传递信号

和的配线(信号线)的数量为八条，这是因为对于每个发光芯片组都有两条。对于四个发光芯片组(#a至#d)，用于使能信号的配线(信号线)数量为四条，这是因为对于每个发光芯片组都有一条。对于五个发光芯片级(#1至#5)，用于写入信号

的配线(信号线)数量为五条，这是因为对于每个发光芯片级都有一条。对于二十个发光芯片C，用于点亮信号

的配线(信号线)数量为二十条，这是因为对于每个发光芯片C都有一条。此外，还有用于基准电位Vsub的电源线200a和用于电源电位Vga的电源线200b。因此，第一示例性实施例中的电路板62上的配线(信号线)的数量为三十九条。

如果发光芯片C的数量是M×N(M个组和N个级)，则配线(信号线)的数量如下。对于M个发光芯片组，用于传递信号

和

的配线(信号线)的数量为2×M条，这是因为对于每个发光芯片组都有两条。对于M个发光芯片组，用于使能信号

的配线(信号线)的数量为M条，这是因为对于每个发光芯片组都有一条。对于N个发光芯片级，用于写入信号

的配线(信号线)的数量为N条，这是因为对于每个发光芯片级都有一条。用于点亮信号

的配线(信号线)的数量为M×N条，这是因为对于每个发光芯片C都有一条。此外，还有用于基准电位Vsub的电源线200a和用于电源电位Vga的电源线200b。因此，其中发光芯片C的数量为M×N的电路板62上的配线(信号线)的数量为(3×M+N+M×N+2)条。

图8是用于说明第一示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片C的电路构造的等效电路图。注意，在图8中，与图4不同，在该图的左边缘上示出了多个输入端子(Vga端子、端子、

端子、

端子、端子和

端子)。然而，除了上述输入端子(Vga端子、

端子、

端子、

端子、

端子和

端子)以外，下面所描述的每个元件都基于如稍后描述的图9A和图9B所示的每个发光芯片C的布局进行布置。

此处，利用发光芯片Ca1作为实例对发光芯片C进行描述，从而，以发光芯片Ca1(C)来表示发光芯片C。其他发光芯片C(发光芯片Ca2至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5)的构造与发光芯片Ca1的构造相同。

注意，其他的信号，诸如第一传递信号

还以第一传递信号

等来表示，例如，其表示用于发光芯片Ca1的一个信号，以及彼此不进行区分的多个信号。

如上所述，发光芯片Ca1(C)包括由在衬底80上布置成一行的作为发光元件的一个实例的发光晶闸管L1，L2，L3...(见稍后描述的图9A和图9B)构成的发光晶闸管阵列(图4中的发光晶闸管阵列90)。

此外，发光芯片Ca1(C)：传递晶闸管阵列，类似于发光晶闸管阵列，其由排列成行的传递晶闸管T1，T2，T3...(其作为传递元件的一个实例)构成；以及存储晶闸管阵列，其由类似排列成行的存储晶闸管M1，M2，M3...(其作为存储元件的一个实例)构成。

此处，当不单独对发光晶闸管L1，L2，L3...、传递晶闸管T1，T2，T3...、和存储晶闸管M1，M2，M3...进行区分时，将它们分别表示为发光晶闸管L、传递晶闸管T和存储晶闸管M。

应该注意，上述的晶闸管(发光晶闸管L、传递晶闸管T和存储晶闸管M)是半导体器件，其每一个都具有三个端子，即阳极端子、阴极端子和栅极端子。

此外，发光芯片Ca1(C)包括耦合二极管Dx1，Dx2，Dx3...，其位于按照指数升序在传递晶闸管T1，T2，T3...中所取的相邻两个传递晶闸管组成的各对之间。发光芯片Ca1(C)还在各传递晶闸管T1，T2，T3...和各存储晶闸管M1，M2，M3...之间包括连接二极管Dy1，Dy2，Dy3...。

发光芯片Ca1(C)还包括电源线电阻Rgx1，Rgx2，Rgx3...和电源线电阻Rgy1，Rgy2，Rgy3...。

类似于发光晶闸管L等，当不单独对耦合二极管Dx1，Dx2，Dx3...、连接二极管Dy1，Dy2，Dy3...、电源线电阻Rgx1，Rgx2，Rgx3...和电源线电阻Rgy1，Rgy2，Rgy3...进行区分时，分别将它们表示为耦合二极管Dx、连接二极管Dy、电源线电阻Rgx和电源线电阻Rgy。

发光晶闸管阵列中的发光晶闸管L1，L2，L3...、传递晶闸管阵列中的传递晶闸管T1，T2，T3...以及存储晶闸管阵列中的存储晶闸管M1，M2，M3...从图8左侧开始按照指数升序排列。此外，耦合二极管Dx1，Dx2，Dx3...、连接二极管Dy1，Dy2，Dy3...、电源线电阻Rgx1，Rgx2，Rgx3...和电源线电阻Rgy1，Rgy2，Rgy3...也从图8左侧开始按照指数升序排列。

发光晶闸管阵列、传递晶闸管阵列和存储晶闸管阵列按照传递晶闸管阵列、存储晶闸管阵列和发光晶闸管阵列的顺序在图8中从上到下排列。

图8示出了集中在发光晶闸管L1至L4、存储晶闸管M1至M4和传递晶闸管T1至T4的部分。然而，发光晶闸管阵列中的发光晶闸管L的数量可以是预定数量。如果发光晶闸管L的数量为128，则传递晶闸管T和存储晶闸管M的数量也都是128。类似地，连接二极管Dy、电源线电阻Rgx和电源线电阻Rgy的数量也都为128。然而，耦合二极管Dx的数量比传递晶闸管T的数量少一个，即，为127。

应该注意，传递晶闸管T和存储晶闸管M每一个的数量可以大于发光晶闸管L的数量。

发光芯片Ca1(C)包括一个启动二极管Dx0。发光芯片Ca1(C)还包括限流电阻R1和R2，以防止过电流流经稍后描述的用于发送第一传递信号

的第一信号线72以及用于发送第二传递信号

的第二信号线73。此外，发光芯片Ca1(C)包括写入电阻RW1和RW2，和使能电阻RE1和RE2。

接下来，将描述发光芯片Ca1(C)中的各元件的电气连接。

每个传递晶闸管T的阳极端子、每个存储晶闸管M的阳极端子和每个发光晶闸管L的阳极端子连接至发光芯片Ca1(C)的衬底80(共阳极)。

这些阳极端子然后经由设置在衬底80背面的背面电极85(见稍后描述的图9B)连接至电源线200a(见图5和图6)。基准电位Vsub被提供给电源线200a。

奇数编号的传递晶闸管T1，T3...的阴极端子沿传递晶闸管T的排列连接至第一传递信号线72。第一传递信号线72然后经由限流电阻R1连接至作为第一传递信号

的输入端子的

端子。第一传递信号线201a(见图5)连接至

端子以发送第一传递信号

另一方面，偶数编号的传递晶闸管T2，T4...的阴极端子沿传递晶闸管T的排列连接至第二传递信号线73。第二传递信号线73然后经由限流电阻R2连接至作为第二传递信号

的输入端子的端子。第二传递信号线202a(见图5)连接至

端子以发送第二传递信号

奇数编号的存储晶闸管M1，M3...的阴极端子沿存储晶闸管M的排列连接至第一写入信号线74a。第一写入信号线74a然后经由写入电阻RW1连接至作为写入信号

的输入端子的

端子。写入信号线205_1(见图5)连接至

端子以发送写入信号

另一方面，偶数编号的存储晶闸管M2，M4...的阴极端子沿存储晶闸管M的排列连接至第二写入信号线74b。第二写入信号线74b然后经由写入电阻RW2连接至作为写入信号

的输入端子的

端子。

此外，第一写入信号线74a经由介于存储晶闸管M1的阴极端子和写入电阻RW1之间的使能电阻RE1连接至作为使能信号

的输入端子的

端子。使能信号线203a(见图5)连接至

端子以发送使能信号

此外，第二写入信号线74b经由介于存储晶闸管M2的阴极端子和写入电阻RW2之间的使能电阻RE2连接至

端子。

即，第一写入信号线74a和第二写入信号线74b经由由使能电阻RE1和RE2以及写入电阻RW1和RW2构成的电阻网络连接至

端子和端子。

发光晶闸管L的阴极端子连接至点亮信号线75。点亮信号线75然后连接至作为点亮信号

的输入端子的

端子。点亮信号线204_1a(见图5)连接至

端子以发送点亮信号

传递晶闸管T的栅极端子Gt1，Gt2，Gt3...经由连接二极管Dy1，Dy2，Dy3...逐一分别连接至存储晶闸管M1，M2，M3...的相同编号的栅极端子Gm1，Gm2，Gm3...。具体地，连接二极管Dy1，Dy2，Dy3...的阳极端子分别连接至传递晶闸管T1，T2，T3...的栅极端子Gt1，Gt2，Gt3...。连接二极管Dy1，Dy2，Dy3...的阴极端子分别连接至存储晶闸管M1，M2，M3...的栅极端子Gm1，Gm2，Gm3...。即，相同编号的传递晶闸管T和存储晶闸管M被设置为彼此对应。

另一方面，存储晶闸管M1，M2，M3...的栅极端子Gm1，Gm2，Gm3...逐一分别连接至发光晶闸管L1，L2，L3...的相同编号的栅极端子Gl1，Gl2，Gl3...。即，存储晶闸管M1，M2，M3...的栅极端子Gm1，Gm2，Gm3...与栅极端子Gl1，Gl2，Gl3...具有相同的电位。从而，例如，栅极端子Gm1表示为栅极端子Gm1(Gl1)或栅极端子Gl1(Gm1)。即，相同编号的存储晶闸管M和发光晶闸管L被设置为彼此对应。

在第一示例性实施例中，相同编号的传递晶闸管T、存储晶闸管M和发光晶闸管L被设置为彼此对应。

此处，当不单独对栅极端子Gt1，Gt2，Gt3...、栅极端子Gm1，Gm2，Gm3...和栅极端子Gl1，Gl2，Gl3...进行区分时，分别将它们表示为栅极端子Gt、栅极端子Gm和栅极端子Gl。

从而，每个连接二极管Dy都沿使得电流从传递晶闸管T的栅极端子Gt向存储晶闸管M的栅极端子Gm流动的方向布置。

传递晶闸管T的栅极端子Gt经由各电源线电阻Rgx(其被设置为对应于各传递晶闸管T)连接至电源线71。电源线71然后连接至Vga端子。Vga端子连接至电源线200b(见图5)以提供电源电位Vga。

存储晶闸管M的栅极端子Gm经由各电源线电阻Rgy(其被设置为对应于各传递晶闸管T)连接至电源线71。

耦合二极管Dx1，Dx2，Dx3...连接在从传递晶闸管T1，T2，T3...的栅极端子Gt1，Gt2，Gt3...顺序取的两个相邻栅极端子对之间。即，耦合二极管Dx1，Dx2，Dx3...串联连接为分别插入在相邻的栅极端子Gt1和Gt2，Gt2和Gt3，Gt3和Gt4...之间。耦合二极管Dx1沿使得电流从栅极端子Gt1向栅极端子Gt2流动的方向布置。其他的耦合二极管Dx2，Dx3，Dx4...也以相同的方式布置。

传递晶闸管阵列一端部侧的传递晶闸管T1的栅极端子Gt1连接至启动二极管Dx0的阴极端子。启动二极管Dx0的阳极端子连接至第二传递信号线73。

在第一示例性实施例中，发光芯片Ca1(C)包括：第一写入信号线74a，其连接至奇数编号的存储晶闸管M的阴极端子；以及第二写入信号线74b，其连接至偶数编号的存储晶闸管M的阴极端子。通过选择使能电阻RE1和RE2以及写入电阻RW1和RW2的值，施加至

端子和端子的电位控制第一写入信号线74a和第二写入信号线74b的电位。从而，可以并行(同时)点亮奇数编号的发光晶闸管L及随后的偶数编号的发光晶闸管L，如下所述。

图9A和图9B是第一示例性实施例中的发光芯片C的平面布局和截面视图。此处，以发光芯片Ca1作为实例进行描述。图9A是发光芯片Ca1(C)的平面布局，且示出了集中在发光晶闸管L1至L4、存储晶闸管M1至M4以及传递晶闸管T1至T4的部分。图9B是沿图9A所示的线IXB-IXB所取的截面视图。从而，图9B以图9B的从下到上的顺序示出了发光晶闸管L1、存储晶闸管M1、电源线电阻Rgy1、连接二极管Dy1、传递晶闸管T1和耦合二极管Dx1。在图9A和图9B中，主要元件及端子以其名称表示。

在图9A中，除了电源线71以外，以实线示出连接各元件的配线。在图9B中，省略了对连接各元件的配线的显示。

如图9B所示，发光芯片Ca1(C)包括如下形成的多个岛(第一岛141至第十岛150)。例如，利用GaAs、GaAlAs等的复合半导体，按照如下顺序在P型衬底80上堆叠P型第一半导体层81、n型第二半导体层82、P型第三半导体层83、和n型第四半导体层84。在外围连续对P型第一半导体层81、n型第二半导体层82、P型第三半导体层83、和n型第四半导体层84进行蚀刻。从而形成了相互分离的各岛。

如图9A所示，第一岛141设有发光晶闸管L1和存储晶闸管M1。

第二岛142包括在图9中从一侧向另一侧延伸的主干和源自图9A所示的主干的多个分支。该主干设有电源线71，而分支设有电源线电阻Rgx和Rgy。

第三岛143设有传递晶闸管T1、耦合二极管Dx1和连接二极管Dy1。第四岛144设有启动二极管Dx0。第五岛145、第六岛146、第七岛147、第八岛148、第九岛149和第十岛150分别设有限流电阻R1、限流电阻R2、使能电阻RE2、使能电阻RE1、写入电阻RW1和写入电阻RW2。

在发光芯片Ca1(C)中，平行形成类似于第一岛141和第三岛143的多个岛。这些岛以类似于第一岛141和第三岛143的方式设有发光晶闸管L2，L3，L4...、存储晶闸管M2，M3，M4...、传递晶闸管T2，T3，T4...等。省略了其描述。

此外，在衬底80背面上设置作为Vsub端子的背面电极85。

此处，将参照图9A和图9B详细描述第一岛141至第十岛150。

设置在第一岛141中的发光晶闸管L1具有衬底80的阳极端子、形成在n型第四半导体层84的区111上的n型欧姆电极121的阴极端子、和形成在p型第三半导体层83(其在进行蚀刻以去除n型第四半导体层84后露出)上的p型欧姆电极131的栅极端子Gl1。光从n型第四半导体层84的区111的表面上除了形成n型欧姆电极121的部分外的部分发出。

设置在第一岛141中的存储晶闸管M1具有衬底80的阳极端子、形成在n型第四半导体层84的区112上的n型欧姆电极122的阴极端子、和p型第三半导体层83(其在进行蚀刻以去除n型第四半导体层84后露出)上的p型欧姆电极131的栅极端子Gm1。p型欧姆电极131用作栅极端子Gl1和栅极端子Gm1。

设置在第二岛142中的电源线71由形成在通过进行蚀刻以去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极132形成。

类似地设置在第二岛142中的电源线电阻Rgx和Rgy形成在通过进行蚀刻以去除n型第四半导体层84后露出的p型第三半导体层83上的两个p型欧姆电极之间。电源线电阻Rgx和Rgy使用介于两个p型欧姆电极之间的p型第三半导体层作为电阻。例如，电源线电阻Rgy1形成在设置在p型第三半导体层83上的p型欧姆电极和p型欧姆电极133之间。

设置在第三岛143中的传递晶闸管T1具有衬底80的阳极端子、形成在n型第四半导体层84的区114上的n型欧姆电极124的阴极端子、和形成在通过进行蚀刻以去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极134的栅极端子Gt1。

类似地设置在第三岛143中的连接二极管Dy1形成为具有设置在n型第四半导体层84的区113上的n型欧姆电极123的阴极端子、和形成在p型第三半导体层83上的p型欧姆电极134的阳极端子。连接二极管Dy1的阳极端子和传递晶闸管T1的栅极端子Gt1是共用的p型欧姆电极134。

此外，类似地设置在第三岛143中的耦合二极管Dx1形成为具有设置在n型第四半导体层84的区115上的n型欧姆电极125的阴极端子、和形成在p型第三半导体层83上的p型欧姆电极134的阳极端子。耦合二极管Dx1的阳极端子和传递晶闸管T1的栅极端子Gt1是共用的p型欧姆电极134。

设置在第四岛144中的启动二极管Dx0形成为具有形成在n型第四半导体层84上的n型欧姆电极(无参考标号)的阴极端子，和形成在去除n型第四半导体层84后露出的p型第三半导体层83上的p型欧姆电极(无参考标号)的阳极端子。

以与电源线电阻Rgx1和Rgy1相似的方式，设置在第五岛145中的限流电阻R1、设置在第六岛146中的限流电阻R2、设置在第七岛147中的使能电阻RE2、设置在第八岛148中的使能电阻RE1、设置在第九岛149中的写入电阻RW1和设置在第十岛150中的写入电阻RW2利用p型第三半导体层83作为电阻，其位于形成在p型第三半导体层83上的一对p型欧姆电极(无参考标号)之间。

下面将描述图9A中各元件之间的连接关系。

作为第一岛141中的发光晶闸管L1的栅极端子Gl1的p型欧姆电极131连接至第二岛142中的电源线电阻Rgy1的p型欧姆电极133，且还连接至作为第三岛143中的连接二极管Dy1的阴极端子的n型欧姆电极123。作为发光晶闸管L1的阴极端子的n型欧姆电极121连接至点亮信号线75。点亮信号线75连接至端子。尽管省略了描述，但是发光晶闸管L2，L3，L4...以相同的方式布置。

作为第一岛141中的存储晶闸管(奇数编号的存储晶闸管M)的阴极端子的n型欧姆电极122连接至第一写入信号线74a。第一写入信号线74a然后经由设置在第九岛149中的写入电阻RW1连接至

端子。

第一写入信号线74a在写入电阻RW1和n型欧姆电极122(其作为存储晶闸管M1的阴极端子)之间连接至提供在第八岛148中的使能电阻RE1的一个端子。使能电阻RE1的另一个端子连接至

端子。

另一方面，作为相邻设置的存储晶闸管M2(偶数编号的存储晶闸管M)的阴极端子的n型欧姆电极(无参考标号)连接至第二写入信号线74b。第二写入信号线74b然后经由设置在第十岛150中的写入电阻RW2连接至

端子。

第二写入信号74b在写入电阻RW2和作为存储晶闸管M2的阴极端子的n型欧姆电极(无参考标号)之间连接至设置在第七岛147中的使能电阻RE2的一个端子。使能电阻RE2的另一个端子连接至

端子。

作为设置在第二岛142中的电源线71的p型欧姆电极132连接至Vga端子。

设置在第二岛142中的电源线电阻Rgx1的p型欧姆电极(无参考标号)连接至作为设置在第三岛143中的传递晶闸管T1的栅极端子Gt1的p型欧姆电极134。

作为设置在第三岛143中的传递晶闸管T1的阴极端子的n型欧姆电极124连接至第一传递信号线72。第一传递信号线72经由设置在第五岛145中的限流电阻R1连接至

端子。

作为设置在第三岛143中的耦合二极管Dx1的阴极端子的n型欧姆电极125连接至作为与n型欧姆电极125相邻设置的传递晶闸管T2的栅极端子Gt2的p型欧姆电极(无参考标号)。

另一方面，作为设置在第三岛143中的传递晶闸管T1的栅极端子Gt1的p型欧姆电极134连接至形成在n型第四半导体层84上的n型欧姆电极(无参考标号)(其作为设置在第四岛144中的启动二极管Dx0的阴极端子)。

形成在p型第三半导体层83上的p型欧姆电极(无参考标号)(其作为设置在第四岛144中的启动二极管Dx0的阳极端子)连接至形成在n型第四半导体层84上的n型欧姆电极(无参考标号)(其作为偶数编号的传递晶闸管T的阴极端子)，以及还经由设置在第六岛146中的限流电阻R2连接至端子。

尽管此处省略了描述，但是其他的发光晶闸管L、传递晶闸管T、存储晶闸管M、耦合二极管Dx和连接二极管Dy以相同的方式布置。

以此方式形成了图8所示的发光芯片Ca1(C)的电路构造。

接下来，将描述发光装置65的操作。

发光装置65包括发光芯片组#a(发光芯片Ca1至Ca5)、发光芯片组#b(发光芯片Cb1至Cb5)、发光芯片组#c(发光芯片Cc1至Cc5)、和发光芯片组#d(发光芯片Cd1至Cd5)(见图3，图5，图6和图7)。

此外，这些发光芯片C被分成发光芯片级#1(发光芯片Ca1、Cb1、Cc1和Cd1)、发光芯片级#2(发光芯片Ca2、Cb2、Cc2和Cd2)、发光芯片级#3(发光芯片Ca3、Cb3、Cc3和Cd3)、发光芯片级#4(发光芯片Ca4、Cb4、Cc4和Cd4)、发光芯片级#5(发光芯片Ca5、Cb5、Cc5和Cd5)。

如图5和图6所示，电路板62上的所有发光芯片C被共同提供有基准电位Vsub和电源电位Vga。

对于每个发光芯片组，共同发送传递信号

和

以及使能信号

对。写入信号

被共同发送至各发光芯片级。

图10是用于说明第一示例性实施例中的发光装置65的操作的时序图。

图10示出了为各发光芯片组(#a、#b、#c和#d)共同发送的传递信号

和

以及使能信号

对。图10还示出了发送至发光芯片级#1的写入信号

此外，图10示出了分别发送至属于发光芯片级#1的发光芯片Ca1、Cb1、Cc1和Cd1的点亮信号和此外，图10示出了发光芯片Ca1、Cb1、Cc1和Cd1中利用这些信号被点亮的发光晶闸管L。

即，图10是说明属于发光芯片级#1的发光芯片Ca1、Cb1、Cc1和Cd1的操作的时序图。

应该注意，其他的发光芯片级#2至#5类似于发光芯片级#1进行操作，这是因为传递信号

和

以及使能信号

对于发光芯片级#1至#5而言是共用的。因此，省略了对其他发光芯片级#2至#5的描述。

在第一示例性实施例中，最多可以并行点亮两个发光晶闸管L，即奇数编号的发光晶闸管L及随后的偶数编号的发光晶闸管L。具体地，下面所有情况都是允许的：两个发光晶闸管L都点亮、两个发光晶闸管L中只有一个点亮、以及两个发光晶闸管都不点亮。在图10的时序图中，假设所有的发光晶闸管L都被点亮(发光)。

注意，下文中将对发光晶闸管L进行点亮或不点亮的控制称为点亮控制。

假设经过了图10的时序图中按字母顺序的时间点a到时间点w的时间。在从时间点b到时间点v的周期T(1)中，对发光芯片级#1中的发光芯片Ca1、Cb1、Cc1和Cd1中的每一个发光芯片中的发光晶闸管L1和L2进行点亮控制。在从时间点v到时间点w的周期T(2)中，对发光芯片级#1中的发光芯片Ca1、Cb1、Cc1和Cd1中的每一个发光芯片中的发光晶闸管L3和L4进行点亮控制。如图10所示，发光芯片Ca1、Cb1、Cc1和Cd1中的每一个发光芯片中的发光晶闸管L1和L2被点亮(发光)的周期(点亮周期)与周期T(1)和下一周期T(2)重叠。对于其他的发光晶闸管L也是这样。

随后，对编号为五或更大的发光晶闸管L进行点亮控制。

在第一示例性实施例中，周期T(1)，T(2)...具有相同的长度，并且当彼此不进行区分时被称作周期T。

应该注意，周期T的长度是可变的，只要保持下述信号间的关系就可以。

第一传递信号

和

第二传递信号

和

以及使能信号

和

在周期T(1)，T(2)...中重复同样的波形，与根据图像数据变化的写入信号

不同。

因此，下面将描述从时间点b到时间点v的周期T(1)。应该注意，从时间点a到时间点b的周期是其中发光芯片C开始操作的周期。在该操作的说明中将描述该周期中的各信号。

下面将给出第一传递信号

和

第二传递信号

和

以及使能信号

和的描述。

第一传递信号

在时间点b为低电平电位(下文中称作″L″)，在时间点f从″L″改变为高电平电位(下文中称作″H″)，在时间点i从″H″改变为″L″，并在时间点u保持在″L″。

第二传递信号

在时间点b为″H″，在时间点e从″H″改变为″L″，在时间点j从″L″改变为″H″，并在时间点v保持在″H″。

使能信号

在时间点b从″H″改变为″L″，在时间点i从″L″改变为″H″，并在时间点u保持在″H″。

接下来，第一传递信号

在时间点b为″H″，在时间点j从″H″改变为″L″，在时间点n从″L″改变为″H″，在时间点q从″H″改变为″L″，并在时间点v保持在″L″。

第二传递信号在时间点b为″H″，在时间点m从″H″改变为″L″，在时间点r从″L″改变为″H″，并在时间点v保持在″H″。

使能信号

在时间点b为″H″，在时间点j从″H″改变为″L″，在时间点q从″L″改变为″H″，并在时间点v保持在″H″。

现在，将作为发送至发光芯片组#a的一组信号的第一传递信号

第二传递信号和使能信号与作为发送至发光芯片组#b的一组信号的第一传递信号

第二传递信号

和使能信号

进行比较。然后，第一传递信号

第二传递信号

和使能信号在从时间点j到时间点r的周期中的波形与第一传递信号

第二传递信号

和使能信号

在从时间点b到时间点j的周期中的波形相同。

具体地，作为发送至发光芯片组#b的一组信号的第一传递信号

第二传递信号

和使能信号

的波形对应于作为发送至发光芯片组#a的一组信号的第一传递信号第二传递信号和使能信号

在从时间点b到时间点j的周期中的波形于时间轴上移位到一个延迟点(即，移位为使得时间点b与时间点j重叠)后得到的波形。

类似地，作为发送至发光芯片组#c的一组信号的第一传递信号

第二传递信号

和使能信号

的波形对应于作为发送至发光芯片组#a的一组信号的第一传递信号

第二传递信号

和使能信号的波形中的时间点b移位到时间点r后得到的波形。

此外，作为发送至发光芯片组#d的一组信号的第一传递信号

第二传递信号

和使能信号

的波形对应于作为发送至发光芯片组#a的一组信号的第一传递信号

第二传递信号

和使能信号

的波形中的时间点b移位到时间点s后得到的波形。

从时间点b到时间点j的周期称作将信号提供给发光芯片组#a的周期Ta(1)；从时间点j到时间点r的周期称作将信号提供给发光芯片组#b的周期Tb(1)；从时间点r到时间点s的周期称作将信号提供给发光芯片组#c的周期Tc(1)；从时间点s到时间点t的周期称作将信号提供给发光芯片组#d的周期Td(1)。

除从时间点a到时间点b的周期以外，第一传递信号

和第二传递信号

不具有这两个信号都为″H″的周期。即，第一传递信号

和第二传递信号

重复其中这两个信号中一个为″H″而另一个为″L″的周期、和其中两个信号都为″L″的周期。

使能信号

在第一传递信号

和第二传递信号

中至少一个为″L″的周期中为″L″。

接下来，将描述写入信号

写入信号

在时间点b为″H″，在时间点c从″H″改变为″L″，在时间点d从″L″改变为″H″，在时间点g从″H″改变为″L″，在时间点h从″L″改变为″H″，并在周期Ta(1)的结束时间点j保持在″H″。如稍后将详细描述，从时间点c到时间点d的周期中的″L″是指定发光晶闸管L1点亮的信号，而从时间点g到时间点h的周期中的″L″是指定发光晶闸管L2点亮的信号。

此后，在周期Tb(1)、Tc(1)和Td(1)中重复写入信号

在周期Ta(1)中的波形。从而，省略这些周期的详细描述。写入信号

在周期T(1)的结束时间点v保持在″H″。

接下来，将描述点亮信号

和

点亮信号

是为发光晶闸管L提供用于进行点亮(发光)的电流的信号，如稍后描述的那样。

点亮信号

在时间点b为″H″，在时间点h从″H″改变为点亮电平的电位(下文中称作″Le″)(-2.8V＜″Le″≤-1.4V)，在时间点u从″Le″改变为″H″，并在时间点v保持在″H″。

点亮信号

和

是通过将点亮信号

在时间轴上移位到各延迟点得到的，这类似于第一传递信号

第二传递信号

和使能信号

从而，省略点亮信号

和

的详细描述。其他点亮信号

至

至

至

以及

至之间的关系类似于点亮信号

和

之间的关系。从而，也省略其详细描述。

注意，稍后将描述电位″Le″的范围(-2.8V＜″Le″≤-1.4V)。

如稍后将描述，通过在使能信号

为″L″时的周期中将写入信号

改变为″L″，作为点亮以及不点亮(进行点亮控制)的控制目标的发光晶闸管L被控制为允许点亮(发光)(具有较高的阈值电压)。因此，例如，在使能信号

为″L″的从时间点b到时间点i的周期中，写入信号在从时间点c到时间点d的周期中变为″L″，以允许发光芯片Ca1的发光晶闸管L1点亮(发光)，并在从时间点g到时间点h的周期中变为″L″，以允许发光晶闸管L2点亮(发光)。类似地，在其中使能信号

为″L″的从时间点j到时间点q的周期中，写入信号

在从时间点k到时间点1的周期中变为″L″，以允许发光芯片Cb1的发光晶闸管L1点亮(发光)，并在从时间点o到时间点p的周期中变为″L″，以允许发光晶闸管L2点亮(发光)。如上所述，写入信号

在其中使能信号

为″L″的周期中具有两个″L″周期，以允许两个发光晶闸管L并行点亮。

在描述发光芯片C的操作之前，将给出晶闸管(传递晶闸管T、存储晶闸管M或发光晶闸管L)的基本操作。这些晶闸管中的每一个都是具有三个端子的半导体器件，这三个端子为阳极端子、阴极端子和栅极端子。

下面，作为实例，将图8和图9A所示的提供给Vsub端子(其为晶闸管的阳极端子)的基准电位Vsub设置为0V(″H″)，并将提供给Vga端子的电源电位Vga设置为-3.3V(″L″)。此外，如图9A和图9B所示，假设这些晶闸管是通过堆叠由GaAs、GaAlAs等构成的p型半导体层和n型半导体层形成的。Pn结的扩散电位(正向电位)Vd被设置为1.4V。将利用这些数字值给出下面的描述。

当向阴极端子施加低于阈值电压V的电位(负的大电位)时，在阳极端子和阴极端子之间没有电流流动的晶闸管改变为ON状态(导通)。当导通时，晶闸管处于在阳极端子和阴极端子之间有电流流过的状态(ON状态)。此处，该晶闸管的阈值电压为通过从栅极端子的电位减去扩散电位Vd而得到的值。从而，当晶闸管的栅极端子的电位为-1.4V时，阈值电压为-2.8V。因此，当将低于-2.8V的电压施加至晶闸管的阴极端子时，该晶闸管导通。

于是，处于ON状态的晶闸管的栅极端子的电位接近其阳极端子电位。由于此处将阳极端子设置为0V(″H″)，因此在假设栅极端子的电位变为0V(″H″)的情况下给出下面的描述。此外，处于ON状态的晶闸管的阴极端子的电位等于pn结的扩散电位Vd。此处，阴极端子的电位变为-1.4V。

当导通时，晶闸管保持ON状态，直到阴极端子的电位达到高于保持ON状态所需的电位。由于处于ON状态的晶闸管的阴极端子的电位为-1.4V，因此当向阴极端子施加高于-1.4V的电位时，该晶闸管变为OFF状态(关断)。例如，当阴极端子变为″H″(0V)时，阴极端子和阳极端子具有相同的电位，从而晶闸管关断。

另一方面，当将低于-1.4V(保持电压)的电位持续施加至晶闸管的阴极端子，并且提供了允许晶闸管保持ON状态的电流时，晶闸管保持ON状态。

如上所述，当改变为ON状态时，晶闸管根据栅极端子的电位而保持电流从中流过的状态且不改变为OFF状态。即，晶闸管具有保持(记忆或保持)ON状态的功能。

持续施加给阴极端子以使晶闸管保持ON状态的电位可以高于施加给阴极端子以使晶闸管导通的电位。

发光晶闸管L在导通时点亮(发光)而在关断时不发光(不点亮)。处于ON状态的发光晶闸管L的光发射输出(光发射量)取决于在阴极端子和阳极端子之间流过的电流。

接下来，将要给出使能电阻RE1和RE2以及写入电阻RW1和RW2的描述。

第一写入信号线74a和第二写入信号线74b经由由使能电阻RE1和RE2以及写入电阻RW1和RW2构成的电阻网络连接至

端子和端子。因此，第一写入信号线74a和第二写入信号线74b的电位取决于

端子和

端子的电位、以及使能电阻RE1和RE2以及写入电阻RW1和RW2的值。

在第一示例性实施例中，例如，这些值设置为RE1＝RE2＝1kΩ而RW1＝RW2＝2kΩ。

表1示出了在没有存储晶闸管M处于ON状态的情况下根据

端子(使能信号)(以

表示)和端子(写入信号)(以

表示)的电位设置的第一写入信号线74a和第二写入信号线74b的电位。

具体地，如果

端子和

端子都处于0V(″H″)，则第一写入信号线74a和第二写入信号线74b的电位为0V(″H″)。如果

端子和

端子都处于-3.3V(″L″)，则第一写入信号线74a和第二写入信号线74b的电位为-3.3V(″L″)。另一方面，如果

端子和

端子中的一个处于0V(″H″)，而另一个处于-3.3V(″L″)，则第一写入信号线74a和第二写入信号线74b的电位为-2.2V或-1.1V，这两个电位是通过使能电阻RE1(RE2)和写入电阻RW1(RW2)分压得到的电位。

注意，如果奇数编号的存储晶闸管M处于ON状态，则第一写入信号线74a的电位变为-1.4V。然而，如果偶数编号的存储晶闸管M处于OFF状态，则第二写入信号线74b的电位不受处于ON状态的奇数编号的存储晶闸管M的影响，并具有表1所示的电位。

表1

现在，将参照图5、图6和图8、根据图10所示的时序图来描述发光装置65的操作。

(1)时间点a

将要给出对发光装置65在开始提供基准电位Vsub和电源电位Vga时的时间点a的状态(初始状态)的描述。

<发光装置65>

在图10所示的时序图中的时间点a，电源线200a的电位设置成″H″(0V)的基准电位Vsub，而电源线200b的电位设置成″L″(-3.3V)的电源电位(见图5和图6)。从而，所有发光芯片C的Vsub端子和Vga端子被分别设置成″H″和″L″(见图8)。

信号产生电路100的传递信号产生部件101a、101b、101c和101d分别将第一传递信号

和第二传递信号

第一传递信号和第二传递信号第一传递信号

和第二传递信号

以及第一传递信号

和第二传递信号

设置成″H″。

于是，第一传递信号线201a、201b、201c和201d和第二传递信号线202a、202b、202c和202d被设置成″H″(见图5和图6)。因此，发光芯片C的各

和

端子都被设置成″H″。经由限流电阻R1连接至

端子的第一传递信号线72的电位也被设置成″H″，而经由限流电阻R2连接至

端子的第二传递信号线73的电位也被设置成″H″(见图8)。

此外，信号产生电路100的点亮信号产生部件104将点亮信号至至

至

以及

至

设置成″H″。于是，点亮信号线204_1a至204_5a、204_1b至204_5b、204_1c至204_5c以及204_1d至204_5d也被设置成″H″(见图5和图6)。因此，发光芯片C的各

端子被设置成″H″。连接至端子的点亮信号线75也被设置成″H″(见图8)。

此外，信号产生电路100的使能信号产生部件102a、102b、102c和102d分别将使能信号

和

设置成″H″。于是，使能信号线203a、203b、203c和203d被设置成″H″(见图5和图6)。因此，发光芯片C的各

端子被设置成″H″(见图8)。

信号产生电路100的写入信号产生部件103将写入信号

至

设置成″H″。于是，写入信号线205_1至205_5被设置成″H″(见图5和图6)。因此，发光芯片C的各端子被设置成″H″(见图8)。

发光芯片C的

端子经由写入电阻RW1连接至第一写入信号线74a，并经由写入电阻RW2连接至第二写入信号线74b。发光芯片C的

端子经由使能电阻RE1连接至第一写入信号线74a，并经由使能电阻RE2连接至第二写入信号线74b。由于发光芯片C的

端子和

端子都如表1所示被设置成″H″(0V)，因此第一写入信号线74a和第二写入信号线74b也被设置成″H″(0V)(见图8)。

接下来，根据参照图8的图10所示的时序图，给出对集中在属于发光芯片级#1的发光芯片Ca1、Cb1、Cc1和Cd1的发光芯片C的操作的描述。注意，将主要描述发光芯片Ca1。

尽管在图10和下面的说明中，假设每个端子的电位都以阶梯式方式进行变化，但是每个端子的电位实际上是逐渐变化的。从而，即使在每个端子的电位在发生变化时，只要满足以下的条件，晶闸管就改变其状态，诸如导通和关断。

<发光芯片Ca1>

由于传递晶闸管T、存储晶闸管M、和发光晶闸管L的阳极端子都连接至Vsub端子，因此这些端子都被设置成″H″。

另一方面，奇数编号的传递晶闸管T1，T3...的阴极端子连接至第一传递信号线72，从而被设置为″H″。偶数编号的晶闸管T2，T4...的阴极端子连接至第二传递信号线73，从而被设置成″H″。从而，传递晶闸管T的阳极端子和阴极端子都被设置成″H″，从而传递晶闸管T处于OFF状态。

类似地，奇数编号的存储晶闸管M1，M3...的阴极端子连接至第一写入信号线74a，从而被设置为″H″。偶数编号的存储晶闸管M2，M4...的阴极端子连接至第二写入信号线74b，从而被设置成″H″。因此，存储晶闸管M的阳极端子和阴极端子都被设置成″H″，从而存储晶闸管M处于OFF状态。

此外，发光晶闸管L的阴极端子连接至点亮信号线75，从而被设置成″H″。因此，发光晶闸管L的阳极端子和阴极端子都被设置成″H″，从而发光晶闸管L处于OFF状态。

传递晶闸管T的栅极端子Gt经由各电源线电阻Rgx连接至电源线71。电源线71被设置成″L″(-3.3V)的电源电位Vga。从而，除了稍后描述的栅极端子Gt1和Gt2以外的栅极端子Gt的电位为″L″。

存储晶闸管M的栅极端子Gm经由各电源线电阻Rgy连接至电源线71。从而，除了稍后描述的栅极端子Gm1以外的栅极端子Gm的电位为″L″。

此外，发光晶闸管L的栅极端子Gl连接至各栅极端子Gm。从而，除了栅极端子Gl1以外的栅极端子Gl的电位为″L″。

从以上的描述，除了稍后描述的传递晶闸管T1和T2、存储晶闸管M1和发光晶闸管L1以外的传递晶闸管T、存储晶闸管M和发光晶闸管L的阈值电压为一个值(-4.7V)，该值是通过从各栅极端子Gt、Gm和Gl的电位(-3.3V)减去pn结的扩散电位Vd(1.4V)得到的。

图8中的传递晶闸管阵列的一端的栅极端子Gt1如上所述连接至启动二极管Dx0的阴极端子。启动二极管Dx0的阳极端子连接至被设置成″H″(0V)的第二传递信号线73。另一方面，启动二极管Dx0的阴极端子(等同于栅极端子Gt1)经由电源线电阻Rgx1连接至为″L″(-3.3V)的电源线71。从而，沿正向给启动二极管Dx0施加电压(正偏)。因此，启动二极管Dx0的阴极端子(栅极端子Gt1)的电位被设置成一个值(-1.4V)，该值是通过从启动二极管Dx0的阳极端子的″H″(0V)减去启动二极管Dx0的扩散电压Vd(1.4V)得到的。因此，传递晶闸管T1的阈值电压被设置成通过从栅极端子Gt1的电位(-1.4V)减去扩散电位Vd(1.4V)得到的-2.8V。

邻近传递晶闸管T1的传递晶闸管T2的栅极端子Gt2经由耦合二极管Dx1连接至栅极端子Gt1。从而，传递晶闸管T2的栅极端子Gt2的电位被设置为从栅极端子Gt1的电位(-1.4V)减去耦合二极管Dx1的扩散电位Vd(1.4V)得到的-2.8V。因此，传递晶闸管T2的阈值电压被设置成-4.2V。

注意，编号为三以上的传递晶闸管T的阈值电压如前所述为-4.7V。

另一方面，由于存储晶闸管M1的栅极端子Gm1经由连接二极管Dy1连接至栅极端子Gt1，因此存储晶闸管M1的栅极端子Gm1的电位被设置成从栅极端子Gt1的电位(-1.4V)减去连接二极管Dy1的扩散电位Vd(1.4V)得到的-2.8V。因此，存储晶闸管M1的阈值电压被设置成-4.2V。

注意，编号为二以上的存储晶闸管M的阈值电压如前所述为-4.7V。

此外，发光晶闸管L的阈值电压如前所述为-4.7V。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1的初始状态与发光芯片Ca1的初始状态相同。从而，省略其详细描述。

(2)时间点b

在图10所示的时间点b，发送至发光芯片组#a的第一传递信号

和使能信号

从″H″(0V)改变为″L″(-3.3V)。从而，发光装置65进入工作状态。

<发光芯片Ca1>

当第一传递信号

从″H″(0V)改变为″L″(-3.3V)时，具有-2.8V阈值电压的传递晶闸管T1导通。然而，由于编号为三以上的奇数编号的传递晶闸管T的阈值电压为-4.7V，因此那些传递晶闸管T可能不改变为ON状态。另一方面，具有-4.2V阈值电压的传递晶闸管T2可能不导通，这是因为第二传递信号

为″H″(0V)。

当传递晶闸管T1导通时，栅极端子Gt1的电位变为其阳极端子处的″H″(0V)。传递晶闸管T1的阴极端子(图8中的第一传递信号线72)的电位变为通过从传递晶闸管T1的阳极端子的″H″(0V)减去pn结的扩散电压Vd(1.4V)得到的-1.4V。

当耦合二极管Dx1的阳极端子(栅极端子Gt1)变为″H″(0V)时，耦合二极管Dx1变为正向偏置，这是因为其阴极端子(栅极端子Gt2)的电位为-2.8V。从而，耦合二极管Dx1的阴极端子(栅极端子Gt2)的电位变为通过从其阳极端子(栅极端子Gt1)处的″H″(0V)减去扩散电压Vd(1.4V)得到的-1.4V。因此，传递晶闸管T2的阈值电压变为-2.8V。

经由耦合二极管Dx2连接至-1.4V的栅极端子Gt2的栅极端子Gt3的电位变为-2.8V。因此，传递晶闸管T3的阈值电压变为-4.2V。由于编号为四以上的传递晶闸管T的栅极端子Gt的电位为电源电位Vga的″L″，这些传递晶闸管的阈值电压保持在-4.7V。

另一方面，当传递晶闸管T1导通从而连接二极管Dy1的阳极端子(栅极端子Gt1)的电位变为″H″(0V)时，正偏的连接二极管Dy1的阴极端子(栅极端子Gm1)的电位变为-1.4V。因此，存储晶闸管M1和发光晶闸管L1的阈值电压变为-2.8V。

注意，存储晶闸管M2的栅极端子Gm2的电位变为-2.8V，而存储晶闸管M2和发光晶闸管L2的阈值电压变为-4.2V。标号为三以上的存储晶闸管M的阈值电压保持在-4.7V。

然而，由于第一写入信号线74a和第二写入信号线74b被设置成″H″，因此没有存储晶闸管M导通。由于点亮信号线75被设置成″H″，因此也没有发光晶闸管L导通。

另一方面，在时间点b，使能信号

也从″H″(0V)变为″L″(-3.3V)。此时，写入信号

保持在″H″(0V)。从而，根据表1，第一写入信号线74a和第二写入信号线74b的电位为-2.2V。然而，没有存储晶闸管M导通，这是因为存储晶闸管M1、存储晶闸管M2、和编号为三以上的存储晶闸管M的阈值电压分别为-2.8V、-4.2V和-4.7V。

即，在时间点b只有传递晶闸管T1导通。传递晶闸管T1恰在时间点b之后(“恰在...后”在此处是指当晶闸管在由于时间点b信号电位的改变而对晶闸管等进行了改变之后处于稳定状态的时间点，并将类似地用于其他时间点)处于ON状态。其他传递晶闸管T以及所有存储晶闸管M以及发光晶闸管L处于OFF状态。

下面，只描述处于ON状态的晶闸管(传递晶闸管T、存储晶闸管M、发光晶闸管L)，而省略对处于OFF状态的晶闸管(传递晶闸管T、存储晶闸管M、发光晶闸管L)的描述。

注意，第一传递信号和使能信号

中的任意一个可以首先从″H″改变为″L″，只要该改变是在时间点b和c之间进行就可以。

使能信号在时间点b从″H″(0V)向″L″(-3.3V)的变化是发送使能信号

以使得能够对将被点亮的发光晶闸管L(发光元件)进行选择的步骤。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1的初始状态被保持，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c、发光芯片Cd1所属的发光芯片组#d的信号未改变。

如上所述，晶闸管(传递晶闸管T、存储晶闸管M和发光晶闸管L)的栅极端子(栅极端子Gt、Gm和Gl)经由二极管(耦合二极管Dx和连接二极管Dy)而彼此相互连接。从而，当某一栅极端子的电位变化时，经由一个正偏的二极管连接至该栅极端子的另一栅极端子发生变化。于是，栅极端子电位已经改变的晶闸管的阈值电压改变。

下面给出更具体的描述。经由一个正偏的二极管连接至具有变化为″H″(0V)的电位的某一栅极端子的栅极端子的电位变为-1.4V，从而具有该栅极端子的晶闸管的阈值电压变为-2.8V。以此方式，当阈值电压变得高于(绝对值小于)″L″(-3.3V)时，允许晶闸管导通。

另一方面，经由两个正偏的二极管连接至具有变化为″H″(0V)的电位的某一栅极端子的另一栅极端子的电位变为-2.8V，从而具有所述另一栅极端子的晶闸管的阈值电压变为-4.2V。从而，由于阈值电压低于″L″(-3.3V)，该晶闸管可能不会导通而是保持OFF状态。具体地，只有其栅极端子经由一个正偏二极管连接至具有变化为″H″(0V)的电位的某一栅极端子的晶闸管通过″L″(-3.3V)导通。

下面，说明将集中于允许通过电位″L″(-3.3V)或更高电位导通的晶闸管(传递晶闸管T、存储晶闸管M和发光晶闸管L)。将省略其他变化的描述。

(3)时间点c在时间点c，发送至发光芯片级#1的写入信号从″H″(0V)改变为″L″(-3.3V)。

<发光芯片Ca1>

使能信号

在时间点b已经从″H″改变为″L″。从而，根据表1，第一写入信号线74a和第二写入信号线74b的电位都为″L″(-3.3V)。于是，阴极端子连接至第一写入信号线74a且具有-2.8V阈值电压的存储晶闸管M1导通。从而，第一写入信号线74a的电位变为-1.4V。此外，栅极端子Gm1(栅极端子Gl1)的电位变为″H″(0V)，从而发光晶闸管L1的阈值电压变为-1.4V。此时，发光晶闸管L1由于点亮信号为″H″(0V)而不导通。

连接二极管Dy1的阴极端子(栅极端子Gm1)和阳极端子(栅极端子Gt1)的电位都为″H″(0V)。从而，存储晶闸管M1的栅极端子Gm1的电位向″H″(0V)的变化不会影响栅极端子Gt1。

恰在时间点c之后，传递晶闸管T1和存储晶闸管M1处于ON状态。

写入信号

在时间点c从″H″(0V)向″L″(-3.3V)的改变是发送写入信号

以将存储晶闸管M(存储元件)设置成ON状态(存储状态)和OFF状态(非存储状态)中任一状态的步骤。

<发光芯片Cb1、Cc1和Cd1>

写入信号

还被共同发送至构成发光芯片级#1的发光芯片Cb1、Cc1和Cd1。然而，由于分别发送至发光芯片Cb1、Cc1和Cd1的使能信号

和

为″H″，因此根据表1，发光芯片Cb1、Cc1和Cd1中的第一写入信号线74a和第二写入信号线74b的电位为-1.1V。然而，由于发光芯片Cb1、Cc1和Cd1中的存储晶闸管M1的阈值电压为-4.2V，因此存储晶闸管M1不导通。

(4)时间点d

在时间点d，发送至发光芯片级#1的写入信号从″L″(-3.3V)改变为″H″(0V)。

<发光芯片Ca1>

存储晶闸管M1在时间点c导通，并且第一写入信号线74a的电位保持在作为存储晶闸管M1的阴极端子电位的-1.4V。从而，由于使能信号

为″L″(-3.3V)，因此当写入信号

改变为″H″时，根据表1，第一写入信号线74a的电位从″L″(-3.3V)改变为-2.2V。该电位低于作为处于ON状态的存储晶闸管M1的阴极端子的电位的-1.4V。从而，如果提供了保持存储晶闸管M1的ON状态的电流，则存储晶闸管M1保持ON状态。此外，第一写入信号线74a的电位保持在-1.4V。另一方面，根据表1，第二写入信号线74b的电位也改变为-2.2V。

因此，恰在时间点d后，传递晶闸管T1和存储晶闸管M1处于ON状态。

现在，将给出对保持存储晶闸管M1的ON状态的电流的描述。

由于存储晶闸管M1处于ON状态，因此第一写入信号线74a的电位为-1.4V。当写入信号

从″L″(-3.3V)改变为″H″(0V)时，流向2kΩ的写入电阻RW1的电流为1.5V/2kΩ＝0.75mA。另一方面，从处于″L″(-3.3V)的

端子流向1kΩ的使能电阻RE1的电流为(3.3V-1.5V)/1kΩ＝1.8mA。这些电流之间的差1.05mA流经存储晶闸管M1。因此，如果保持存储晶闸管M1的ON状态的电流低于该电流(1.8mA)，则保持存储晶闸管M1的ON状态。

<发光芯片Cb1、Cc1和Cd1>

当写入信号

从″L″改变为″H″时，根据表1，发光芯片Cb1、Cc1和Cd1中的第一写入信号线74a和第二写入信号线74b的电位从-1.1V返回到″H″(0V)。

(5)时间点e

在时间点e，发送至发光芯片组#a的第二传递信号

从″H″(0V)改变为″L″(-3.3V)。

<发光芯片Ca1>

阈值电压为-2.8V的传递晶闸管T2导通。于是，栅极端子Gt2的电位变为″H″(0V)。从而，经由正偏的耦合二极管Dx2连接至栅极端子Gt2的栅极端子Gt3的电位变为-1.4V，并且传递晶闸管T3的阈值电压变为-2.8V。类似地，经由正偏的连接二极管Dy2连接至栅极端子Gt2的栅极端子Gm2的电位变为-1.4V，并且存储晶闸管M2和发光晶闸管L2的阈值电压变为-2.8V。

此时，由于连接至存储晶闸管M2的阴极端子的第二写入信号线74b的电位为-2.2V，因此存储晶闸管M2不导通。由于点亮信号

为″H″，则发光晶闸管L2也不导通。

因此，恰在时间点e后，传递晶闸管T1和T2、以及存储晶闸管M1处于ON状态。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1保持处于时间点d的状态，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c、和发光芯片Cd1所属的发光芯片组#d的信号未改变。

(6)时间点f

在时间点f，发送至发光芯片组#a的第一传递信号

从″L″改变为″H″。

<发光芯片Ca1>

处于ON状态的传递晶闸管T1关断，这是因为阴极端子和阳极端子的电位都变为″H″。从而，栅极端子Gt1的电位从″H″改变为″L″(-3.3V)，并且传递晶闸管T1的阈值电压变为-4.7V。此外，其阴极端子(栅极端子Gt2)被设置为″H″的耦合二极管Dx1的阳极端子(栅极端子Gt1)的电位变为″L″。从而，耦合二极管Dx1变为反偏。

类似地，其阴极端子(栅极端子Gm1)被设置为0V的连接二极管Dy1的阳极端子(栅极端子Gt1)的电位变为″L″(-3.3V)。从而，连接二极管Dy1也变为反偏。从而栅极端子Gm1(Gl1)不受电位已改变为″L″(-3.3V)的栅极端子Gt1的影响。

因此，恰在时间点f后，传递晶闸管T2和存储晶闸管M1处于ON状态。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1保持处于恰在时间点d后的状态，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c、发光芯片Cd1所属的发光芯片组#d的信号未改变。

(7)时间点g

在时间点g，发送至发光芯片级#1的写入信号

从″H″(0V)改变为″L″(-3.3V)，这类似于时间点c。

<发光芯片Ca1>

使能信号

在时间点b已经从″H″改变为″L″。因此，根据表1，第二写入信号线74b的电位为″L″(-3.3V)。于是，阈值电压为-2.8V的存储晶闸管M2导通。

注意，存储晶闸管M1保持ON状态，并且第一写入信号线74a的电位保持在-1.4V。然而，第二写入信号线74b的电位不受第一写入信号线74a的电位的影响。

当存储晶闸管M2导通时，栅极端子Gm2的电位变为″H″(0V)，从而发光晶闸管L2的阈值电压变为-1.4V。

因此，恰在时间点g后，传递晶闸管T2、以及存储晶闸管M1和M2处于ON状态。

<发光芯片Cb1、Cc1和Cd1>

写入信号

还被共同发送至构成发光芯片级#1的发光芯片Cb1、Cc1和Cd1。从而，类似于时间点c，根据表1，发光芯片Cb1、Cc1和Cd1中的第一写入信号线74a和第二写入信号线74b的电位为-1.1V。然而，在发光芯片Cb1、Cc1和Cd1中，存储晶闸管M1的阈值电压以及编号为二以上的存储晶闸管M的阈值电压分别为-4.2V和-4.7V。从而，这些存储晶闸管M不导通。

(8)时间点h

在时间点h，发送至发光芯片级#1的写入信号

从″L″(-3.3V)改变为″H″(0V)，并且点亮信号

从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)。

<发光芯片Ca1>

首先，将描述写入信号从″L″(-3.3V)向″H″(0V)的改变。

类似于时间点d，第一写入信号线74a的电位从″L″(-3.3V)改变为-2.2V。如上所述，该电位能够保持存储晶闸管M1的ON状态，从而存储晶闸管M1保持ON状态。类似地，第二写入信号线74b的电位从″L″(-3.3V)改变为-2.2V。该电位能够保持存储晶闸管M2的ON状态，从而存储晶闸管M2保持ON状态。即，即使写入信号

从″L″(-3.3V)改变为″H″(0V)，存储晶闸管M1和M2的ON状态也被保持。

接下来，将描述点亮信号

从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变。注意，在写入信号

从″L″改变为″H″之后，点亮信号

从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)。

当点亮信号从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)时，阈值电压都为-1.4V的发光晶闸管L1和L2导通并点亮(发光)。此时，由于点亮信号

提供来自稍后描述的恒流源(见稍后描述的图13)的电流，点亮信号

禁止点亮信号线75被处于ON状态的发光晶闸管L1和L2固定于其各自阴极端子的电位-1.4V。从而，发光晶闸管L1和L2都被导通。注意，提供点亮信号的恒流源的电位″Le″(-2.8V＜″Le″≤-1.4V)需要低于发光晶闸管L1和L2中每一个的阈值电压-1.4V，而高于稍后描述的-2.8V。

由恒流源提供的电流利用图像数据来控制，并根据将被并行点亮的发光晶闸管L的数量来提供。从而，即使在并行点亮两个发光晶闸管L时，相比于点亮一个发光晶闸管L的情况而言提供两次电流，从而获得相同的光发射量。

恰在时间点h后，传递晶闸管T2和存储晶闸管M1和M2处于ON状态，而发光晶闸管L1和L2处于ON状态并点亮(发光)。

在第一示例性实施例中，可以首先执行写入信号从″L″向″H″的改变和点亮信号

从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变中的任一改变。如果与上述不同，在写入信号从″L″向″H″的改变之前执行点亮信号

从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变，则点亮信号

从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变使阈值电压已变为-1.4V的发光晶闸管L1导通从而点亮(发光)。此后，写入信号

从″L″向″H″的改变使存储晶闸管M2导通和发光晶闸管L2的阈值电压变为-1.4V。于是，已经处于″Le″的点亮信号

使发光晶闸管L2导通从而点亮(发光)。以此方式，发光晶闸管L1和L2之间的点亮(光发射)的开始时间点相互错开。

因此，可以在点亮信号

从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变之前执行写入信号

从″L″向″H″的改变。

点亮信号

在时间点h从″H″(0V)向″Le″(-2.8V＜″Le″≤-1.4V)的改变是向与处于ON状态(存储状态)的存储晶闸管M(存储元件)相对应的发光晶闸管L(发光元件)发送进行点亮的点亮信号

的步骤。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1保持处于恰在时间点h后的状态，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c和发光芯片Cd1所属的发光芯片组#d的信号未改变。

(9)时间点i

在时间点i，发送至发光芯片组#a的第一传递信号从″H″改变为″L″，并且发送至发光芯片组#a的使能信号

从″L″改变为″H″。

<发光芯片Ca1>

首先，将描述第一传递信号

从″H″向″L″的改变。注意，假设在使能信号

从″L″改变为″H″之前执行第一传递信号

从″H″向″L″的改变。

阈值电压为-2.8V的传递晶闸管T3导通。于是，栅极端子Gt3的电位变为″H″(0V)。从而，经由正偏的耦合二极管Dx3连接的栅极端子Gt4的电位变为-1.4V，从而传递晶闸管T4的阈值电压变为-2.8V。类似地，经由正偏的连接二极管Dy3连接至处于″H″(0V)的栅极端子Gt3的栅极端子Gm3(Gl3)的电位变为-1.4V，从而存储晶闸管M3和发光晶闸管L3的阈值电压都变为-2.8V。此时，由于第一写入信号线74a的电位通过处于ON状态的存储晶闸管M1而保持在-1.4V，因此存储晶闸管M3不导通。

此外，由于点亮信号

为″Le″(-2.8V＜″Le″≤-1.4V)，因此发光晶闸管L3不导通，从而不点亮(发光)。点亮信号

的点亮电平″Le″被设置为高于-2.8V的值，使得发光晶闸管L3不导通。

接下来，将描述使能信号

从″L″向″H″的改变。

写入信号

在时间点g已经从″L″改变为″H″。从而，根据表1，当使能信号

从″L″改变为″H″时，第一写入信号线74a和第二写入信号线74b的电位都变为″H″(0V)。于是，由于处于ON状态的存储晶闸管M1和M2的阳极端子和阴极端子的电位变为″H″(0V)，因此存储晶闸管M1和M2都关断。然而，栅极端子Gm1和Gm2的电位都被处于ON状态的发光晶闸管L1和L2设置为0V，从而存储晶闸管M1和M2的阈值电压都为-1.4V。

因此，恰在时间点i之后，传递晶闸管T2和T3处于ON状态，同时发光晶闸管L1和L2处于ON状态并点亮(发光)。

注意，可以首先执行第一传递信号

从″H″向″L″的改变和使能信号

从″L″向″H″的改变中的任一改变。如果与上述不同，在第一传递信号

从″H″向″L″的改变之前执行使能信号

从″L″向″H″的改变，则使能信号

从″L″向″H″的改变首先使第一写入信号线74a的电位被设置成″H″(0V)，然后使存储晶闸管M1和M2关断。之后，第一传递信号

从″H″向″L″的改变使存储晶闸管M3的阈值电压改变为-2.8V。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1保持处于恰在时间点h后的状态，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c、发光芯片Cd1所属的发光芯片组#d的信号未改变。

(10)时间点j

在时间点j，发送至发光芯片组#a的第二传递信号

从″L″改变为″H″，且发送至发光芯片组#b的第一传递信号

和使能信号

都从″H″(0V)改变为″L″(-3.3V)。

<发光芯片Ca1>

首先，将描述发送至发光芯片组#a的第二传递信号从″L″向″H″的改变。

处于ON状态的传递晶闸管T2的阴极端子和阳极端子的电位都变为″H″(0V)，从而传递晶闸管T2关断。

恰在时间点j之后，传递晶闸管T3处于ON状态，同时发光晶闸管L1和L2处于ON状态并点亮(发光)。

发送至发光芯片组#b的第一传递信号

和使能信号

不是用于发光芯片Ca1所属的发光芯片组#b的信号。从而，第一传递信号

和使能信号

不会影响发光芯片Ca1。

类似于时间点a，启动二极管Dx0变为正偏，并且栅极端子Gt1的电位变为-1.4V。从而，传递晶闸管T1的阈值电压变为-2.8V。然而，由于传递晶闸管T3处于ON状态，并且第一传递信号线72为-1.5V，所以传递晶闸管T1不导通。如上所述，当启动二极管Dx0变为正偏并且传递晶闸管T1的阈值电压变为-2.8V时，第一传递信号线72的电位为-1.5V。从而，传递晶闸管T1不导通。具体地，仅在时间点b启动二极管Dx0变为正偏，并且传递晶闸管T1导通。此处，在时间点b，第一传递信号

和第二传递信号

都为″H″(0V)，且如果没有传递晶闸管T处于ON状态则第一传递信号从″H″(0V)改变为″L″(-3.3V)。

<发光芯片Cb1>

发送至发光芯片组#b的第一传递信号和使能信号

从″H″(0V)向″L″(-3.3V)的改变类似于发光芯片Ca1在时间点b的改变。从而，省略其详细描述。

<发光芯片Cc1和Cd1>

发光芯片Cc1和Cd1保持处于恰在时间点h后的状态，这是因为发送至发光芯片Cc1所属的发光芯片组#c和发光芯片Cd1所属的发光芯片组#d的信号未改变。

此后，类似于周期Ta(1)中的发光芯片组#a，分别在周期Tb(1)、Tc(1)和Td(1)中顺序驱动发光芯片组#b、#c和#d。

例如，考虑发光芯片组#b中的发光芯片Cb1。在时间点j，使能信号

从″H″(0V)改变为″L″(-3.3V)，从而第一写入信号线74a和第二写入信号线74b的电位都变为-2.2V。当写入信号在时间点k从″H″(0V)改变为″L″(-3.3V)时，发光芯片Cb1中的存储晶闸管M1导通。于是，即使写入信号

在时间点l从″L″(-3.3V)改变为″H″(0V)，也保持存储晶闸管M1的ON状态。此外，当写入信号在时间点o从″H″(0V)改变为″L″(-3.3V)时，存储晶闸管M2导通，从而存储晶闸管M1和M2处于ON状态。此后，当点亮信号

在时间点p从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)时，发光晶闸管L1和L2导通并点亮(发光)。即，对于周期Tb(1)中的发光芯片Cb1，执行周期Ta(1)中的发光芯片Ca1的操作。在周期Tc(1)和Td(1)中，对于各发光芯片Cc1和Cd1执行类似的操作。

在时间点u，发光芯片Ca1、Cb1、Cc1和Cd1中的发光晶闸管L1和L2处于ON状态，并点亮(发光)。省略对其他传递晶闸管T和存储晶闸管M的ON状态的描述。

下文中，将给出对时间点u和随后的各时间点的描述。

(11)时间点u

在时间点u，提供给发光芯片Ca1的点亮信号

从″Le″改变为″H″。

<发光芯片Ca1>

当点亮信号

从″Le″改变为″H″时，处于ON状态的发光晶闸管L1和L2的阴极端子和阳极端子的电位都变为″H″(0V)，从而发光晶闸管L1和L2关断。

于是，栅极端子Gm1(Gl1)和Gm2(Gl2)的电位分别通过电源线电阻Rgy1和Rgy2改变为″L″(-3.3V)。从而，存储晶闸管M1和M2以及发光晶闸管L1和L2的阈值电压变为-4.7V。

恰在时间点u之后，传递晶闸管T3处于ON状态。从而，栅极端子Gt3的电位为″H″(0V)。另一方面，由于传递晶闸管T2处于OFF状态，栅极端子Gt2的电位为″L″(-3.3V)。从而，耦合二极管Dx2反偏。从而，栅极端子Gt2不受处于″H″(0V)的栅极端子Gt3的影响。

根据上面的描述，恰在时间点u之后的时间点v的状态类似于时间点b的状态，尽管存在以下差别：处于ON状态的传递晶闸管T在时间点b为传递晶闸管T1，而在时间点v为传递晶闸管T3。

因此，类似于在周期T(1)中对发光晶闸管L1和L2进行的点亮控制，在从时间点v开始的周期T(2)中，对发光晶闸管L3和L4进行点亮控制。从而，省略其详细描述。

<发光芯片Cb1、Cc1和Cd1>

发光芯片Cb1、Cc1和Cd1保持处于恰在时间点u之前的状态，直到时间点v为止，这是因为发送至发光芯片Cb1所属的发光芯片组#b、发光芯片Cc1所属的发光芯片组#c、和发光芯片Cd1所属的发光芯片组#d的信号未改变。

类似于在周期T(1)中对发光晶闸管L1和L2进行的点亮控制，在从时间点v开始的周期T(2)中，对发光芯片Cb1、Cc1和Cd1中的发光晶闸管L3和L4进行点亮控制。

之后，以相同的方式对发光芯片C中的所有发光晶闸管L进行点亮控制。

在上述说明中，发光芯片Ca1、Cb1、Cc1和Cd1中的所有发光晶闸管L1至L4被点亮(发光)。然而，如果一些发光晶闸管L不被点亮(发光)，则在写入信号

从″H″(0V)改变为″L″(-3.3V)时仅需使写入信号

保持在″H″(0V)。

例如，如果发光芯片Ca1中的发光晶闸管L2未被点亮(发光)，则写入信号

在从时间点g到时间点h的周期中保持在″H″(0V)。于是，由于第二写入信号线74b的电位保持在-2.2V，因此阈值电压为-2.8V的存储晶闸管M2不导通。从而，发光晶闸管L2的阈值电压保持在-2.8V。相应地，当点亮信号

在时间点h从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)时，阈值电压由处于ON状态的存储晶闸管M1设置成-1.4V的发光晶闸管L1导通并点亮(发光)。然而，发光晶闸管L2不导通。

在第一示例性实施例中，可以使一个发光芯片C中的两个发光晶闸管L并行点亮(发光)。使点亮(发光)的发光晶闸管L的数量(两个、一个或零个)由写入信号

设置。注意，在数量为一个的情况中，写入信号

指定使两个发光晶闸管L中的哪一个点亮(发光)。

下面将总结上述发光芯片C的操作。

首先，描述传递晶闸管T的操作。

在第一示例性实施例的发光芯片C中，传递晶闸管T的ON状态通过两相的传递信号(第一传递信号

和第二传递信号

顺序移位。

即，通过将两相的传递信号之一设置为″L″(-3.3V)，阴极端子被提供有所述传递信号之一的传递晶闸管T中具有高于″L″(-3.3V)的阈值电压的传递晶闸管T导通。于是，改变为ON状态的传递晶闸管T的栅极端子Gt被设置成″H″(0V)，从而经由正偏的耦合二极管Dx连接的另一传递晶闸管T(相邻传递晶闸管T)的栅极端子Gt的电位变为-1.4V。从而，该相邻传递晶闸管T具有升高了的阈值电压(在第一示例性实施例中从-4.2V升高到了-2.8V)，并在另一传递信号改变为″L″(-3.3V)时改变为ON状态。

简言之，以以下方式发送所述两相的传递信号(第一传递信号和第二传递信号

：各信号为″L″(-3.3V)的周期相互重叠(图10中从时间点e到时间点f的周期)，从而传递晶闸管T被顺序设置成ON状态。

当传递晶闸管T改变为ON状态，并且栅极端子Gt被设置成″H″(0V)时，经由连接二极管Dy连接至栅极端子Gt的存储晶闸管M的栅极端子Gm的电位变为-1.4V，从而存储晶闸管M的阈值电压变为-2.8V。

即，通过改变为ON状态，传递晶闸管T升高了对应于该传递晶闸管T的存储晶闸管M的阈值电压。

当使能信号

或

为″L″而

至

改变为″L″时，第一写入信号线74a和第二写入信号线74b的电位变为″L″(-3.3V)，并且阈值电压为-2.8V的存储晶闸管M导通。

当存储晶闸管M导通时，存储晶闸管M的栅极端子Gm的电位变为″H″(0V)。由于栅极端子Gl连接至栅极端子Gm，因此发光晶闸管L的阈值电压变为-1.4V。

之后，当点亮信号

至

至至或

至

从″H″(0V)改变为″Le″(-2.8V＜″Le″≤-1.4V)时，阈值电压为-1.4V的发光晶闸管L导通并点亮(发光)。

注意，发光晶闸管L点亮(发光)的点亮周期是点亮信号

至

至

至

或至

为″Le″(-2.8V＜″Le″≤-1.4V)的周期。

在第一示例性实施例中，写入信号

至

被共同发送至各发光芯片级(#1至#5)。然而，如图10所示，使能信号

和被以以下方式发送至各发光芯片组(#a、#b、#c和#d)：各使能信号

处于″L″(-3.3V)的周期相互错开。从而，按照时间顺序排列用于写入信号

至

指定将被点亮(发光)的发光晶闸管L的信息，以对应于发光芯片组(#a、#b、#c和#d)。此外，关于发光芯片C中将被点亮(发光)的发光晶闸管L的信息通过利用写入信号

至

和使能信号或

的组合来得到。

具体地，如图10所示，在发送至一个发光芯片组的使能信号

为″L″(-3.3V)的周期中，提供发送至属于该发光芯片组的发光芯片C的写入信号

为″L″(-3.3V)的周期，并且未提供发送至属于其他发光芯片组的发光芯片C的写入信号

为″L″(-3.3V)的周期。注意，发送至各发光芯片组的使能信号

和

为″L″(-3.3V)的周期可以在时间轴上相互重叠。以此方式，写入信号

至

被共同发送至各发光芯片级(#1至#5)，同时使能信号

和

玻共同发送至各发光芯片组(#a、#b、#c和#d)。

另一方面，如从表1可以理解，即使在写入信号

变为″L″(-3.3V)时，如果使能信号

为″H″(0V)，则第一写入信号线74a和第二写入信号线74b中任一个的电位也为-1.1V。从而，即使在存储晶闸管M的阈值电压为-2.8V时，存储晶闸管M也不导通。类似地，即使在使能信号

变为″L″(-3.3V)时，如果写入信号

为″H″(0V)，则第一写入信号线74a和第二写入信号线74b中任一个的电位也为-2.2V。从而，即使在存储晶闸管M的阈值电压为-2.8V时，存储晶闸管M也不导通。

即，即使写入信号

变为″L″(-3.3V)时，也不选择发光芯片C中使能信号

不为″L″(-3.3V)的发光晶闸管L。此外，即使在使能信号变为″L″(-3.3V)时，也不选择发光芯片C中写入信号

不为″L″(-3.3V)的发光晶闸管L。

应该注意，如果通过将使能信号

保持在″L″(-3.3V)而存在处于ON状态的存储晶闸管M，则第一写入信号线74a和第二写入信号线74b中的任一个的电位变为-2.2V。由于该电位低于处于ON状态的存储晶闸管M的保持电压(阴极端子的电位-1.4V)，因此存储晶闸管M保持在ON状态。从而，连接至第一写入信号线74a的存储晶闸管M和连接至第二写入信号线74b的存储晶闸管M都保持在ON状态。以此方式，在第一示例性实施例中，对于每个发光芯片C最多可以使两个发光晶闸管L并行点亮(发光)。

如上所述，通过顺序改变为ON状态，传递晶闸管T(传递元件)将相应的发光晶闸管L(与传递晶闸管T具有相同编号的发光晶闸管L)(发光元件)指定为将被点亮(发光)的发光晶闸管L(发光元件)的选择目标。

使能信号

起到能够为发光芯片组中的发光芯片C选择将被点亮的发光晶闸管L的作用。在通过使能信号

能够进行选择的发光芯片C中，写入信号

将对应于将被点亮的发光晶闸管L的存储晶闸管M设置成存储状态或非存储状态。

即，通过改变为ON状态，存储晶闸管M存储(锁存)由写入信号

选择的将被点亮(发光)的发光晶闸管L的位置(编号)。简言之，存储晶闸管M的ON状态是其中存储了将被点亮的发光晶闸管L的位置(编号)的状态(存储状态)，而存储晶闸管M的OFF状态是其中未存储将被点亮的发光晶闸管L的位置(编号)的状态(非存储状态)。

尽管图10仅仅示出了用于发光芯片级#1的写入信号

然而在第一示例性实施例中还分别并行发送了用于其他发光芯片级#2至#5的写入信号

至从而，发光装置65中的所有发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5以及Cd1至Cd5)中的发光晶闸管L的点亮(发光)被分别控制。

如上所述，使用了二十个发光芯片C的第一示例性实施例中的电路板62上的配线(信号线)的数量是三十九条。

图11是用于说明在未采用第一示例性实施例的情况下作为自扫描发光装置阵列(SLED)的发光芯片C的电路构造的等效电路图。应该注意，图11示出了作为实例的发光芯片Ca1。其他发光芯片Ca2至Ca5、Cb1至Cb5、Cc1至Cc5以及Cd1至Cd5的构造与发光芯片Ca1的构造相同。

在未采用第一示例性实施例的图11所示的情况中，未采用第一示例性实施例中图8所示的写入电阻RW1和RW2以及使能电阻RE1和RE2。具体地，第一写入信号线74a连接至从中发出第一存储信号

(发光芯片Ca1中的第一存储信号

)的

端子，而第二写入信号线74b连接至从中发出第二存储信号(发光芯片Ca1中的第二存储信号

的端子。

此外，在操作中，代替图10所示的第一示例性实施例的使能信号

和写入信号

而使用了为每个发光芯片C发送的第一存储信号

(发光芯片Ca1中的第一存储信号)和第二存储信号

(发光芯片Ca1中的第二存储信号

)。

参照图10，将给出未采用第一示例性实施例的情况中的发光芯片C的操作的描述。例如，当在图10中的时间点c使存储晶闸管M1导通以便存储发光晶闸管L1将被点亮(发光)时，第一存储信号

从″H″(0V)改变为″L″(-3.3V)。类似地，当在图10中的时间点g使存储晶闸管M2导通以便存储发光晶闸管L2将被点亮(发光)时，第二存储信号

从″H″(0V)改变为″L″(-3.3V)。

然后，第一存储信号

和第二存储信号

保持在″L″(-3.3V)，直到点亮信号

从″H″(0V)改变为″L″(-3.3V)为止，从而发光晶闸管L1和L2根据点亮信号

从″H″(0V)向″L″(-3.3V)的改变而被点亮(发光)。

如上所述，如果使用了图11所示的发光芯片C，则第一存储信号

和第二存储信号

被分别发送至各发光芯片C。

图12是示出在未采用第一示例性实施例的发光装置65中被布置为矩阵元素的发光芯片C的示意图。此处，类似于第一示例性实施例，使用了二十个发光芯片C。

在未采用第一示例性实施例的发光装置65中，未将发光芯片C分成组和级。然而，将利用与第一示例性实施例中的发光芯片C(发光芯片Ca1至Ca5、Cb1至Cb5、Cc1至Cc5以及Cd1至Cd5)的参考标号相同的参考标号给出描述。

第一存储信号至

至

至

以及

至和第二存储信号

至

至

至

以及

至被分别发送至各发光芯片C。

另一方面，在未采用第一示例性实施例的情况中，对于所有的发光芯片C共同使用第一传递信号

和第二传递信号

从而，所有的发光芯片C并行工作。

下面将给出未采用第一示例性实施例的发光装置65中电路板62上的配线(信号线)的数量的描述。首先，考虑发光芯片C的数量为二十的情况。

用于传递信号

和的配线(信号线)的数量为两条，这是因为这些配线对于所有的发光芯片C而言是共用的。对于二十个发光芯片C而言，用于第一存储信号

和第二存储信号

的配线(信号线)的数量为四十条，这是因为对于每个发光芯片C有两条。类似于第一示例性实施例，对于二十个发光芯片C而言，点亮信号

的配线(信号线)的数量为二十条，这是因为对于每个发光芯片C有一条。此外，还有用于基准电位Vsub的电源线200a和用于电源电位Vga的电源线200b。相应地，使用二十个发光芯片C以及未采用第一示例性实施例的发光装置65中的电路板62上的配线(信号线)的数量为六十四条。

如上所述，在第一示例性实施例中，电路板62上的配线(信号线)的数量从六十四条减少至三十九条。

如果未采用第一示例性实施例的发光装置65中的发光芯片C的数量为M×N，则配线(信号线)的数量如下。用于传递信号

和

的配线(信号线)的数量为两条，这是因为这些配线对于所有的发光芯片C而言是共用的。对于M×N个发光芯片C，用于第一存储信号

和第二存储信号的配线(信号线)的数量为2×M×N，这是因为对于每个发光芯片C有两条。对于M×N个发光芯片C，用于点亮信号的配线(信号线)的数量为M×N条，这是因为对于每个发光芯片C有一条。此外，还有用于基准电位Vsub的电源线200a和用于电源电位Vga的电源线200b。相应地，使用M×N个发光芯片C以及未采用第一示例性实施例的发光装置65中的电路板62上的配线(信号线)的数量为(3×M×N+4)条。

于是，在第一示例性实施例中，电路板62上的配线(信号线)的数量从(3×M×N+4)条减少至(3×M+N+M×N+2)条。即，实现了(2×M×N-3M-N+2)减少量。

在第一示例性实施例中，最多使两个发光晶闸管L并行点亮(发光)。从而，根据将被点亮(发光)的发光晶闸管L的数量来设置点亮信号

的供给电流。

进行图像处理的图像数据以及各种控制信号从图像输出控制30和图像处理器40(见图1)输入至信号产生电路100。此时，表示将被并行点亮(发光)的发光晶闸管L的数量的点亮数量信号DI1和DI2作为控制信号被提供(见稍后描述的图13)。

图13是示出第一示例性实施例中提供点亮信号

的恒流源300的实例的示意图。

恒流源300包括第一电流缓冲电路301、第二电流缓冲电路302和限流电阻RI1和RI2。

第一电流缓冲电路301具有连接至输入有点亮数量信号DI1的DI1端子，并具有经由限流电阻RI1连接至

端子(见图8)的输出端子。第一电流缓冲电路301被供给点亮电位VLe，从而

端子的电位为″Le″(-2.8V＜″Le″≤-1.4V)，该电位为点亮电平的电位。

第二电流缓冲电路302具有被供给点亮电位VLe的输入端子，并具有经由限流电阻RI2连接至

端子的输出端子。点亮数量信号DI2被输入至第二电流缓冲电路302。

表2示出了点亮数量信号DI1和DI2、以及第一电流缓冲电路301和第二电流缓冲电路302的输出端子的状态。

表2

如表2所示，如果将被并行点亮(发光)的发光晶闸管L的数量为零，则点亮数量信号DI1和DI2都为″H″。如果将被并行点亮(发光)的发光晶闸管L的数量为一，则点亮数量信号DI1为″L″，而点亮数量信号DI2为″H″。如果将被并行点亮(发光)的发光晶闸管L的数量为二，则点亮数量信号DI1和DI2都为″L″。

如果将被并行点亮(发光)的发光晶闸管L的数量为零，则第一电流缓冲电路301的输出端子为″H″，而第二电流缓冲电路302的输出端子处于高阻抗状态(下文中称为″Z″)。从而，端子的电位为″H″。

接下来，如果将被并行点亮(发光)的发光晶闸管L的数量为一，则第一电流缓冲电路301的输出端子为″Le″，而第二电流缓冲电路302的输出端子为″Z″。从而，端子的电位为″Le″。应该注意，由于只有第一电流缓冲电路301的输出端子被设置为″Le″，因此将对应于一个发光晶闸管L的电流提供给端子(由于该电位为负，因此该电流从

端子流出)。

如果将被并行点亮(发光)的发光晶闸管L的数量为二，则第一电流缓冲电路301和第二电流缓冲电路302的输出端子都为″Le″。从而，

端子的电位为″Le″。应该注意，由于第一电流缓冲电路301和第二电流缓冲电路302的输出端子都为″Le″，因此将对应于两个发光晶闸管L的电流提供给

端子(该电流从

端子流出)。

以此方式，根据将被点亮(发光)的发光晶闸管L的数量来控制提供给

端子的电流。

应该注意，第一示例性实施例中所示的恒流源300只是一个实例，因而可以采用不同的构造。

如上所述，在第一示例性实施例中使用了恒流源300。然而，可以在图8所示的发光晶闸管L的阴极端子和点亮信号线75之间设置电阻，以及可以使用恒流源来并行点亮多个发光晶闸管L。

此外，存储晶闸管M的栅极端子Gm分别直接连接至发光晶闸管L的栅极端子Gl。然而，可以提供阳极端子和阴极端子分别连接至栅极端子Gm和Gl的二极管，以及当各栅极端子Gm的电位改变为″H″(0V)时，可以通过将发光晶闸管L的阈值电压设置为-2.8V而使点亮电位从″Le″转变为″L″(-3.3V)。

(第二示例性实施例)

第二示例性实施例中的发光芯片C的构造不同于第一示例性实施例中的发光芯片C的构造。

图14是用于说明第二示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片C的电路构造的等效电路图。在图14中，以发光芯片Ca1作为实例进行描述，且发光芯片Ca1表示为发光芯片Ca1(C)。其他发光芯片Ca2至Ca5、Cb1至Cb5、Cc1至Cc5以及Cd1至Cd5的构造与发光芯片Ca1的构造相同。在这些发光芯片C中，最多可以使三个发光晶闸管L并行点亮(发光)。对与图8所示的发光芯片C中的部件相同的部件给予相同的参考标号，并省略其详细描述。

在第二示例性实施例的发光芯片Ca1(C)中，沿存储晶闸管M的布置的每隔二个存储晶闸管的存储晶闸管M1，M4，M7...(M7未示出)的阴极端子连接至第一写入信号线74a。第一写入信号线74a然后经由写入电阻RW1连接至作为写入信号

的输入端子的端子。写入信号线205_1(见图6)连接至

端子以发送写入信号

类似地，每隔二个存储晶闸管的存储晶闸管M2，M5，M8...(M5和M8未示出)的阴极端子连接至第二写入信号线74b。第二写入信号线74b然后经由写入电阻RW2连接至作为写入信号的输入端子的端子。

类似地，每隔二个存储晶闸管的存储晶闸管M3，M6，M9...(M6和M9未示出)的阴极端子连接至第三写入信号线74c。第三写入信号线74c然后经由写入电阻RW3连接至作为写入信号

的输入端子的

端子。

此外，第一写入信号线74a经由存储晶闸管M的阴极端子和写入电阻RW1之间的使能电阻RE1连接至端子(该

端子作为使能信号

的输入端子)。使能信号线203a(见图5)连接至

端子以发送使能信号

此外，第二写入信号线74b经由存储晶闸管M2的阴极端子和写入电阻RW2之间的使能电阻RE2连接至

端子。

第三写入信号线74c经由存储晶闸管M3的阴极端子和写入电阻RW3之间的使能电阻RE3连接至

端子。

即，第一写入信号线74a、第二写入信号线74b、和第三写入信号线74c经由由使能电阻RE1、RE2和RE3以及写入电阻RW1、RW2和RW3构成的电阻网络连接至端子和端子。

同样在第二示例性实施例中，例如，如果将各电阻设置为RE1＝RE2＝RE3＝1kΩ以及RW1＝RW2＝RW3＝2kΩ，则第一写入信号线74a、第二写入信号线74b和第三写入信号线74c的电位根据

端子(使能信号

)和

端子(写入信号

)的电位来设置，这类似于上述表1所示的情况。

第二示例性实施例的发光芯片Ca1(C)中的其他部件的构造类似于图8所示的第一示例性实施例的发光芯片C的构造。

尽管省略了详细描述，但是也可以将第二示例性实施例的发光芯片Ca1(C)构造为具有类似于图9A和图9B所示的第一示例性实施例的发光芯片Ca1(C)的构造的平面布局以及截面。

下面将描述使用第二示例性实施例的发光芯片C的发光装置65的操作。

图15是用于说明第二示例性实施例中发光装置65的操作的时序图。

类似于第一示例性实施例中的图10，图15示出了发送给各发光芯片组#a、#b、#c和#d的传递信号

和

以及使能信号

对。图15还示出了发送给发光芯片级#1的写入信号

此外，图15示出了分别发送至属于发光芯片级#1的发光芯片Ca1、Cb1和Cc1的点亮信号

和

即，图15是说明属于发光芯片级#1的发光芯片Ca1、Cb1、Cc1和Cd1中发光芯片Ca1、Cb1和Cc1的操作的时序图。注意，尽管未示出，但是发光芯片Cd1的操作类似于其他发光芯片Ca1、Cb1和Cc1的操作。

其他发光芯片级#2至#5也类似于发光芯片级#1进行操作。由于传递信号

和

以及使能信号

在发光芯片级#1至#5的每一个中都是共用的，因此，其他发光芯片级#2至#5并行操作。因此，省略其他发光芯片级#2至#5的描述。

在图15的时序图中，假设所有的发光晶闸管L都将被点亮。

图10所示的第一示例性实施例的时序图中的周期Ta(1)具有两个其中写入信号

变为″L″(-3.3V)的周期。相反，图15所示的第二示例性实施例的时序图中的周期Ta(1)具有三个其中写入信号

变为″L″(-3.3V)的周期。即，最多使三个发光晶闸管L并行点亮(发光)。

此外，在图10所示的第一示例性实施例的时序图中的周期Ta(1)中，传递晶闸管T1、T2和T3顺序改变为ON状态。在只有传递晶闸管T1处于ON状态的周期(图10中从时间点b到时间点e)中，提供了其中写入信号

为″L″(-3.3V)的周期(图10中从时间点c到时间点d)，从而使存储晶闸管M1导通。类似地，在只有传递晶闸管T2处于ON状态的周期(图10中从时间点f到时间点i)中，提供了其中写入信号

为″L″(-3.3V)的周期(图10中从时间点g到时间点h)，从而使存储晶闸管M2导通。具体地，通过导通，存储晶闸管M1和M2存储(锁存)将被点亮(发光)的各发光晶闸管的L1和L2。

另一方面，在图15所示的第二示例性实施例的时序图中的周期Ta(1)中，传递晶闸管T1、T2、T3和T4顺序变为ON状态。

此外，在只有传递晶闸管T1、T2和T3中相应的一个处于ON状态的周期中，使各存储晶闸管M1、M2和M3导通，从而存储(锁存)将被点亮(发光)的各发光晶闸管L1、L2和L3。

其他部分操作与利用图10描述的第一示例性实施例类似，因此省略其详细描述。

即，在第二示例性实施例中，第一示例性实施例的发光装置65中的发光芯片C发生了变化，从而最多使三个发光晶闸管L并行点亮(发光)。

应该注意，第二示例性实施例的给

端子提供用于点亮(发光)的电流的恒流源300可以通过给图13所示的恒流源300添加具有与第二电流缓冲电路302类似构造的另一个电流缓冲电路来获得。

如在上述情况中，将被并行点亮(发光)的发光晶闸管L的数量可以被设置为大于三的值。

同样地，在第二示例性实施例中，可以减少使用能够并行点亮多个发光点(发光晶闸管L)的发光芯片C的发光装置65中的电路板62上的配线的数量。

(第三示例性实施例)

第三示例性实施例中的发光芯片C的构造不同于第一示例性实施例中的发光芯片C的构造。

图16是用于说明第三示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片的电路构造的等效电路图。在图16中，将发光芯片Ca1作为实例进行描述，并将其表示为发光芯片Ca1(C)。其他发光芯片Ca2至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5的构造与发光芯片Ca1的构造相同。类似于第一示例性实施例，每个发光芯片C都具有最多可以使两个发光晶闸管L并行点亮(发光)的构造。与图8所示的发光芯片C中相同的部件被给予相同的参考标号，并省略其详细描述。

在第三示例性实施例的发光芯片Ca1(C)中，设置在第一写入信号线74a和第二写入信号线74b、以及

端子和

端子之间的电阻网络的构造不同于第一示例性实施例的发光芯片Ca1(C)中的电阻网络的构造。

具体地，第一写入信号线74a经由串联连接的存储电阻RM1和使能电阻RE连接至端子。

第二写入信号线74b经由串联连接的存储电阻RM2和写入电阻RW连接至端子。

此外，存储电阻RM1和使能电阻RE之间的连接点(在连接点D)连接至存储电阻RM2和写入电阻RW之间的连接点。

在第三示例性实施例中，例如，各电阻值被设置为RW＝1kΩ、RE＝500Ω以及RM1＝RM2＝1kΩ。

尽管省略了详细描述，但是第三示例性实施例的发光芯片Ca1(C)可以构造为具有类似于图9A和图9B所示的第一示例性实施例的发光芯片Ca1(C)的构造的平面布局以及截面。

下文中，将描述即使使用了第三示例性实施例的发光芯片C操作也类似于第一示例性实施例的操作。因此，将根据图10所示的时序图给出描述。

表3示出了在假设发光芯片Ca1(C)中的所有存储晶闸管M都处于OFF状态时通过

端子(使能信号和

端子(写入信号

的电位设置的连接点D的电位。注意，如果发光芯片Ca1(C)中的所有存储晶闸管M都处于OFF状态，则第一写入信号线74a和第二写入信号线74b的电位等于表3所示的连接点D的电位。因此，表3示出了当发光芯片Ca1(C)中的所有存储晶闸管M都处于OFF状态时第一写入信号线74a和第二写入信号线74b的电位。表3与表1相同。

表3

接下来，将给出对其中奇数编号的存储晶闸管M之一处于ON状态的情况的描述。如果奇数编号的存储晶闸管M之一处于ON状态，则第一写入信号线74a的电位为处于ON状态的存储晶闸管M的阴极端子的电位-1.4V。因此，连接点D的电位受第一写入信号线74a的电位(-1.4V)的影响。

表4示出了在奇数编号的存储晶闸管M之一处于ON状态时通过

端子(使能信号

和

端子(写入信号

的电位设置的连接点D的电位。如从图10可以理解，如果奇数编号的存储晶闸管M之一处于ON状态，则

端子的电位为″L″(-3.3V)。因此，当写入信号为0V时，连接点D的电位为-2.0V，而当写入信号

为″L″(-3.3V)时，连接点D的电位为-2.83V。由于没有一个偶数编号的存储晶闸管M处于ON状态，因此第二写入信号线74b的电位等于连接点D的电位。

表4

下文中，参照图10所示的第一示例性实施例的时序图以及表3和表4，描述第三示例性实施例的发光芯片C类似于第一示例性实施例的发光芯片C进行操作。

首先，在时间点b，使能信号

从″H″(0V)改变为″L″(-3.3V)。由于没有存储晶闸管M处于ON状态，因此根据表3，连接点D的电位为-2.2V。第一写入信号线74a和第二写入信号线74b的电位等于连接点D的电位(-2.2V)。

在时间点b，第一传递信号

从″H″(0V)改变为″L″(-3.3V)，传递晶闸管T1导通，从而存储晶闸管M1的阈值电压变为-2.8V。然而，由于第一写入信号线74a的电位为-2.2V，因此存储晶闸管M1不导通。

接下来，在时间点c，写入信号

从″H″(0V)改变为″L″(-3.3V)。于是，如从表3可以理解，连接点D的电位变为-3.3V，从而第一写入信号线74a的电位也变为-3.3V。于是，阈值电压为-2.8V的存储晶闸管M1导通，从而第一写入信号线74a的电位变为-1.4V。即，所述操作与第一示例性实施例在时间点c的操作相同。

在时间点d，写入信号

从″L″(-3.3V)改变为″H″(0V)。于是，如表4所示，连接点D的电位变为-2.0V。该电位低于使存储晶闸管M保持ON状态的保持电压(处于ON状态的存储晶闸管M的阴极端子的电位-1.4V)。从而，保持了存储晶闸管M1的ON状态。即，所述操作与第一示例性实施例在时间点d的操作相同。

在时间点g，写入信号

从″L″(-3.3V)改变为″H″(0V)。于是，如表4所示，第二写入信号线74b的电位变为-2.83V。从而，阈值电压由在时间点e已经导通的传递晶闸管T2设置为-2.8V的存储晶闸管M2导通。

另一方面，在发光芯片Cb1中，当写入信号

在时间点c从″H″(0V)改变为″L″(-3.3V)时，发光芯片Cb1中的第一写入信号线74a的电位变为-1.1V，如表3所示，这是因为使能信号为″H″(0V)。然而，阈值电压为-4.2V的存储晶闸管M1不导通。即，所述操作与第一示例性实施例在时间点c的操作相同。

如上所述，即使使用了第三示例性实施例的发光芯片C，发光装置65等的操作也与第一示例性实施例中的类似。

此处，假设最多使两个发光晶闸管L并行点亮(发光)。然而，如在第二示例性实施例中所述，可以使三个或更多个发光晶闸管L并行点亮(发光)。

因此，同样地，在第三示例性实施例中，可以减少使用能够并行点亮多个发光点(发光晶闸管L)的发光芯片C的发光装置65中电路板62上的配线的数量。

(第四示例性实施例)

第四示例性实施例中的发光芯片C的构造不同于第一示例性实施例中的发光芯片C的构造。

图17是用于说明第四示例性实施例中的作为自扫描发光装置阵列(SLED)的发光芯片C的电路构造的等效电路图。在图17中，将发光芯片Ca1作为实例进行描述，并将其表示为发光芯片Ca1(C)。其他发光芯片Ca2至Ca5、Cb1至Cb5、Cc1至Cc5、以及Cd1至Cd5的构造与发光芯片Ca1的构造相同。类似于第一示例性实施例，每个发光芯片C都具有最多可以使两个发光晶闸管L并行点亮(发光)的构造。与图8所示的发光芯片C中相同的部件被给予相同的参考标号，并省略其详细描述。

在第四示例性实施例的发光芯片Ca1(C)中，第一写入信号线74a和第二写入信号线74b与存储晶闸管M的连接、以及第一写入信号线74a和第二写入信号线74b与

端子和

端子的连接不同于第一示例性实施例的发光芯片Ca1(C)中的连接。

具体地，第一写入信号线74a连接至提供使能信号的

端子。此外，存储晶闸管M1，M2，M3...的阴极端子分别经由使能电阻Re1，Re2，Re3...连接至第一写入信号线74a。

另一方面，第二写入信号线74b连接至提供写入信号

的

端子。此外，存储晶闸管M1，M2，M3...的阴极端子分别经由存储电阻Rm1，Rm2，Rm3...连接至第二写入信号线74b。

当不对使能电阻Re1，Re2，Re3...和存储电阻Rm1，Rm2，Rm3...进行单独区分时，分别将它们表示为使能电阻Re和存储电阻Rm。

在第四示例性实施例中，例如，将各电阻值设置为Rm＝1kΩ以及Re＝500Ω。

尽管省略了详细描述，但是第四示例性实施例的发光芯片Ca1(C)可以构造为具有类似于图9A和图9B所示的第一示例性实施例的发光芯片Ca1(C)的构造的平面布局以及截面。

下文中，将描述即使在使用了第四示例性实施例的发光芯片C时所述操作也类似于第一示例性实施例的操作。因此，将根据图10所示的时序图给出描述。

表5示出了在假设发光芯片Ca1(C)中的所有存储晶闸管M都未处于ON状态时通过端子(使能信号

和

端子(写入信号

的电位设置的连接点E的电位。注意，如果发光芯片Ca1(C)中的所有存储晶闸管M都未处于ON状态，则第一写入信号线74a和第二写入信号线74b的电位等于表5所示的连接点E的电位。因此，表5示出了当发光芯片Ca1(C)中的所有存储晶闸管M都未处于ON状态时第一写入信号线74a和第二写入信号线74b的电位。表5与表1相同。

表5

接下来，将给出奇数编号的存储晶闸管M之一处于ON状态的情况的描述。如果奇数编号的存储晶闸管M之一处于ON状态，则

端子的电位为″L″(-3.3V)。因此，第一写入信号线74a的电位为″L″(-3.3V)。

另一方面，处于ON状态的存储晶闸管M的阴极端子的电位为-1.4V。然而，由于第二写入信号线74b连接至

端子，因此第二写入信号线74b的电位不受处于ON状态的存储晶闸管M的影响，而是根据写入信号而变化。因此，即使奇数编号的存储晶闸管M之一处于ON状态，由

端子(使能信号)和端子(写入信号

设置的连接点E的电位也与表5所示的电位相同。

如上所述，即使使用了第四示例性实施例的发光芯片C，发光装置65等的操作也与第一示例性实施例的类似。

此处，假设最多使两个发光晶闸管L并行点亮(发光)。然而，如在第二示例性实施例中所述，可以使三个或更多个发光晶闸管L并行点亮(发光)。

因此，同样地，在第四示例性实施例中，可以减少使用能够并行点亮多个发光点(发光晶闸管L)的发光芯片C的发光装置65中电路板62上的配线的数量。

在第一至第四示例性实施例中，各传递晶闸管T由两相的第一传递信号

和第二传递信号

驱动。然而，各传递晶闸管T可以通过向每三个传递晶闸管T发送三相的传递信号来驱动。类似地，各传递晶闸管T可以通过发送四相以上的传递信号来驱动。

此外，在第一至第四示例性实施例中，每对相邻的传递晶闸管T的栅极端子Gt经由耦合二极管Dx相连接。然而，该部件仅需是以以下方式操作的电气部件：该部件一端的电位变化引起其另一端的电位变化。从而，可以使用电阻等来代替耦合二极管Dx。

此外，在第一至第四示例性实施例中，各传递晶闸管T的各栅极端子Gt中的每一个都经由相应的连接二极管Dy连接至相应的存储晶闸管M的栅极端子Gm。然而，该部件仅需是引起电位降从而使电位变化的电气部件。从而，可以使用电阻等来代替连接二极管Dy。

在第一至第四示例性实施例的发光芯片C中，各存储晶闸管M的各栅极端子Gm中的每一个都连接至相应的发光晶闸管L的栅极端子Gl。然而，可以在各存储晶闸管M和各发光晶闸管L之间设置每一个均具有与存储晶闸管M相似构造的多个元件(此处称为保持元件或保持晶闸管)，以彼此对应。在此情况中，各存储晶闸管M的各栅极端子中的每一个都经由电气部件(诸如二极管)连接至相应的保持晶闸管的栅极端子，以及各保持晶闸管的各栅极端子中的每一个都连接至相应的发光晶闸管L的栅极端子Gl。此外，所述保持晶闸管的各阴极端子连接至新提供的信号线(保持信号线)。

通过保持信号线发送保持信号以使与处于ON状态的存储晶闸管M相对应的保持晶闸管导通。从而，关于发光晶闸管L的位置(编号)的信息被从存储晶闸管M发送(传递)至保持晶闸管。此后，使与处于ON状态的保持晶闸管相对应的发光晶闸管L点亮(发光)。

以此方式，可以在各存储元件和各发光元件之间设置用作从相应的存储元件中传递与将被点亮(发光)的发光元件的位置(编号)有关的信息的缓冲器的一阶或多阶元件(保持元件)。

即使在使用这样的发光芯片C的发光装置65中，也可以减少电路板62上的配线数量。

在第一至第四示例性实施例中，假设将一个自扫描发光装置阵列(SLED)安装在每个发光芯片C上。然而，可以在每个发光芯片C上安装两个或更多个SLED。如果安装了两个或更多个SLED，则只需以发光芯片C代替每一个自扫描发光装置阵列(SLED)。

此外，在假设发光芯片C中的发光晶闸管阵列90的发光点(发光晶闸管L)的数量被设置为128的情况下，给出了上述描述。然而，该数量是可以任意设置的。

在第一至第四示例性实施例中，构成每个发光芯片组的发光芯片C的数量被设置为相同，以及构成每个发光芯片级的发光芯片C的数量也被设置为相同。然而，这些数量可以彼此不同。此外，在第一至第四示例性实施例中，构成发光芯片级的各发光芯片C分别属于不同的发光芯片组。然而，一个发光芯片级可以包括属于同一发光芯片组的多个发光芯片C。

此外，在第一至第四示例性实施例中，已经描述了阳极端子通常被设置为衬底80的阳极共用的晶闸管(传递晶闸管T、存储晶闸管M和发光晶闸管L中的每一个)。然而，可以通过改变电路的极性使用阴极端子被设置为衬底80的阴极共用的晶闸管。

应该注意，本发明中发光装置的使用不限于用在电子照相图像形成单元中的曝光装置。除了电子照相记录、显示、照明、光通信等，本发明中的发光装置还可以用于光写入。

为了说明和描述的目的已经提供了本发明的各示例性实施例的前述描述。但并不旨在穷尽或将本发明限制于所公开的精确形式。显然，对于本领域技术人员来说，多种改进和变化将是显而易见的。为了最好地说明本发明的原理及其实际应用而选择和描述了这些示例性实施例，从而使得本领域技术人员能够针对各种实施例以及利用适于所构想的特定用途的各种改进来理解本发明。旨在通过权利要求书及其等同物来限定本发明的范围。

Claims (8)

1.一种发光装置，包括：

多个发光芯片，每个发光芯片都包括多个发光元件、和对应于所述多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，所述多个发光芯片中的每一个发光芯片都能够并行点亮多于一个发光元件；

使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；

写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过使能信号使得能够进行选择的发光芯片中，所述写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一种状态；以及

点亮信号提供单元，其针对所述多个发光芯片将用于点亮的点亮信号发送给与处于存储状态的存储元件相对应的发光元件。

2.根据权利要求1所述的发光装置，其中，所述多个发光芯片中的每一个发光芯片都包括多个传递元件，所述多个传递元件被设置为分别对应于所述多个存储元件，并且顺序地将所述多个发光元件指定为作为将被点亮的发光元件的选择目标，以及

所述发光装置还包括传递信号提供单元，其向属于所述M个组中的每一个组的发光芯片共同发送传递信号，所述传递信号顺序地将所述多个发光元件中将被点亮的发光元件指定为选择目标。

3.根据权利要求1和2中任一项所述的发光装置，其中，对于所述M个组中的每一个组，所述写入信号提供单元按照时间顺序将写入信号共同发送至属于所述N个级中的每一个级的发光芯片。

4.根据权利要求3所述的发光装置，其中，所述点亮信号提供单元、所述传递信号提供单元和所述使能信号提供单元在针对所述M个组的各时间点向所述M个组中的每一个组分别发送所述点亮信号、所述传递信号和所述使能信号，所述各时间点在时间轴上彼此错开。

5.根据权利要求2所述的发光装置，其中，所述点亮信号提供单元、所述传递信号提供单元和所述使能信号提供单元在针对所述M个组的各时间点向所述M个组中的每一个组分别发送所述点亮信号、所述传递信号和所述使能信号，所述各时间点在时间轴上彼此错开。

6.一种发光装置的驱动方法，所述发光装置包括：多个发光芯片，每个发光芯片都包括多个发光元件、和对应于所述多个发光元件分别设置的多个存储元件，每个存储元件都存储相对应的将被点亮的发光元件，所述多个发光芯片中的每一个发光芯片都能够并行点亮多于一个发光元件；所述驱动方法包括：

向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；

向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过所述使能信号使得能够进行选择的发光芯片中，所述写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一种状态；以及

针对所述多个发光芯片，将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

7.一种打印头，其包括：

曝光单元，其对图像载体进行曝光以形成静电潜像；以及

光学单元，其将由所述曝光单元发出的光聚焦到图像载体上，所述曝光单元包括：

多个发光芯片，每个发光芯片都包括多个发光元件、和对应于所述多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，所述多个发光芯片中的每一个发光芯片都能够并行点亮多于一个发光元件；

使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；

写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过所述使能信号使得能够进行选择的发光芯片中，所述写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一种状态；以及

点亮信号提供单元，其针对所述多个发光芯片将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

8.一种图像形成设备，其包括：

充电单元，其对图像载体进行充电；

曝光单元，其对所述图像载体进行曝光以形成静电潜像；

光学单元，其将由所述曝光单元发出的光聚焦到所述图像载体上；

显影单元，其对形成在所述图像载体上的静电潜像进行显影；以及

转印单元，其将在所述图像载体上显影的图像转印至转印体，

所述曝光单元包括：

多个发光芯片，每个发光芯片都包括多个发光元件、和对应于所述多个发光元件分别设置的多个存储元件，每个存储元件都存储相应的将被点亮的发光元件，所述多个发光芯片中的每一个发光芯片都能够并行点亮多于一个发光元件；

使能信号提供单元，其向属于由所述多个发光芯片分成的M个组中的每一个组的发光芯片共同发送使能信号，其中，M是大于1的整数，所述使能信号使得能够在所述多个发光元件中选择将被点亮的发光元件；

写入信号提供单元，其向属于由所述多个发光芯片分成的N个级中的每一个级的发光芯片共同发送写入信号，其中，N是大于1的整数，在通过所述使能信号使得能够进行选择的发光芯片中，所述写入信号将与所述多个发光元件中将被点亮的发光元件相对应的存储元件设置成存储状态和非存储状态中的任意一种状态；以及

点亮信号提供单元，其针对所述多个发光芯片将用于点亮的点亮信号发送到与处于存储状态的存储元件相对应的发光元件。

Images