CN102197460A - 化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架 - Google Patents

化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架 Download PDF

Info

Publication number
CN102197460A
CN102197460A CN2009801430080A CN200980143008A CN102197460A CN 102197460 A CN102197460 A CN 102197460A CN 2009801430080 A CN2009801430080 A CN 2009801430080A CN 200980143008 A CN200980143008 A CN 200980143008A CN 102197460 A CN102197460 A CN 102197460A
Authority
CN
China
Prior art keywords
compound semiconductor
subtend
face
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801430080A
Other languages
English (en)
Other versions
CN102197460B (zh
Inventor
樱井哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN102197460A publication Critical patent/CN102197460A/zh
Application granted granted Critical
Publication of CN102197460B publication Critical patent/CN102197460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在化合物半导体基板(40)上形成采用有机金属气相生长法在化合物半导体基板(40)上依次层叠III族氮化物半导体的晶体层而成的化合物半导体层时，在反应容器内安装化合物半导体基板(40)使其晶体生长面朝上，在化合物半导体基板(40)的上方，在与晶体生长面对向的侧安装形成有放射状的多个沟(63)的保护构件(60)，经由在保护构件(60)的中央部设置的第1贯通孔(61)对反应容器的内部进行原料气体的供给。由此，在使用了有机金属气相生长法的化合物半导体的制造中，抑制了由剥落的反应生成物附着于基板或者基板上的外延生长膜上所引起的成品率的降低。

Description

化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架
技术领域
本发明涉及使用有机金属气相生长法制造化合物半导体的化合物半导体制造装置、化合物半导体的制造方法以及在化合物半导体制造装置中使用的化合物半导体制造用型架。
背景技术
近年，采用了化合物半导体的LED(Light Emitting Diode)、FET(Field Effect Transistor)、HEMT(High Electron Mobility Transistor)等的各种半导体元件已被广泛使用。
作为使这样的化合物半导体晶体生长的方法之一，已知有机金属气相生长法(Metal Organic Chemical Vapor Deposition：以下也称为MOCVD法)。
在MOCVD法中，使例如III族有机金属原料气体以及V族原料气体作为与高纯度氢载气的混合气体向反应室内供给，在反应室内在被加热了的基板的附近将原料热分解，在基板上外延生长化合物半导体晶体由此得到化合物半导体晶片。
作为公报记载的现有技术，存在下述技术：在使用MOCVD法的MOCVD装置中，在被供给原料气体的外延生长炉的内部，以晶体的生长面分别朝向上方的方式配置成为化合物半导体晶体的生长对象的多个生长晶片(参照专利文献1)。
另外，作为其他的公报记载的现有技术，存在下述技术：在使用MOCVD法的MOCVD装置中，在被供给原料气体的反应室的内部，设置以化合物半导体晶体的生长面朝向上方的方式保持多个基板并进行旋转的基板固定器(支持架；holder)、和在基板固定器的上方以与基板固定器对向的方式设置的罩板，从罩板的中心部朝向保持于基板固定器的各基板供给原料气体(参照专利文献2)。
专利文献1：特开2002-234793号公报
专利文献2：特表2003-518199号公报
发明内容
可是，在上述的MOCVD法中，通过原料气体的反应而在反应室内生成的反应生成物(例如化合物半导体)附着、沉积于反应室的内壁等。
这样附着、沉积的反应生成物，通过在对基板进行MOCVD法的化合物半导体制膜之后进行清扫来除去。
可是，附着、沉积于反应室内壁的反应生成物的一部分，有时在化合物半导体的制膜动作中从反应室的内壁等剥落。若这样剥落的反应生成物的块落到基板上的生长面的话，则在基板上形成的化合物半导体层中会含有反应生成物的块。
其结果，关于附着有反应生成物的块的部位，不能形成为最终的制品即半导体元件，因此在使用了形成有化合物半导体层的基板的半导体元件的制造中招致成品率的降低。
另外，附着于基板上的反应生成物的数或者量显著多时，将不得不废弃形成有化合物半导体层的基板自身，因此招致形成有化合物半导体层的基板的制造中的成品率的降低。
本发明的目的是在使用有机金属气相生长法的化合物半导体的制造中，抑制由剥离的反应生成物附着于基板或者基板上的外延生长膜上所引起的成品率的降低。
在这样的目的下，本发明为采用有机金属气相生长法形成化合物半导体层的化合物半导体制造装置，其特征在于，具有：反应容器；从外部向反应容器内供给化合物半导体的原料气体的原料供给口；配置于反应容器内，以被形成体的被形成面朝向上方的方式支持被形成体的支持体；和配置于被支持体支持的被形成体的上方，在与被形成面对向的对向面形成有凹凸的对向构件。
对于这样的化合物半导体制造装置，可使其特征为：在对向构件的对向面，形成有由具有连续性的凹部构成的沟。另外，可使其特征为：原料供给口由设置于对向构件的贯通孔构成，在对向构件的对向面，形成有以贯通孔为中心从内侧朝向外侧的沟。进而，可使其特征为：以贯通孔为中心呈放射状地形成有多个沟。
另外，从其他的观点考虑，本发明是使用有机金属气相生长法在被形成体的被形成面形成化合物半导体层的化合物半导体的制造方法，其特征在于，以被形成面朝向上方的方式将被形成体安装于反应容器内，在被形成体的上方配置在与被形成面对向的对向面形成有凹凸的对向构件，向反应容器内供给化合物半导体的原料气体。
对于这样的化合物半导体的制造方法，可使其特征为：在对向面形成有具有连续性的沟。另外，可使其特征为：经由设置于对向构件的贯通孔，向反应容器内供给原料气体，在对向面形成有以贯通孔为中心从内侧朝向外侧的沟。进而，可使其特征为：在对向面，以贯通孔为中心呈放射状地形成有多个沟。
此外，从其他的观点考虑，本发明是在使用有机金属气相生长法形成化合物半导体层的化合物半导体制造装置中使用的化合物半导体制造用型架(jig)，其特征在于，具有：具有凹凸并与以被形成面朝向上方的方式配置的被形成体的上方对向的对向面；和以贯通对向面和对向面的背面的方式形成并从被形成体的上方对被形成体供给化合物半导体的原料气体的原料供给口。
对于这样的化合物半导体制造用型架，可使其特征为：在对向面形成有具有连续性的沟。另外，可使其特征为：在对向面形成有以原料供给口为中心从内侧朝向外侧的沟。进而，可使其特征为：以原料供给口为中心呈放射状地形成有多个沟。
根据本发明，在使用有机金属气相生长法的化合物半导体的制造中，能够抑制由剥离的反应生成物附着于基板或者基板上的外延生长膜上所引起的成品率的降低。
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。
图1是表示作为应用本实施方式的化合物半导体制造装置的一例的MOCVD(Metal Organic Chemical Vapor Deposition)装置1的截面构成的图。另外，图2是图1所示的MOCVD装置1的II-II截面图。
该MOCVD装置1，可任意地选择用于使化合物半导体的晶体外延生长的基板110(参照后述的图4)或进而在其上预先形成至少1层的任意的组成的化合物半导体层而成的化合物半导体基板(作为一例，也可举出化合物半导体基板40，在本说明书中将它们也称为被形成体)，例如在使用化合物半导体基板40的场合，具有所谓的立式的结构：以其晶体生长面朝向上方的方式配置，并且，将成为进行外延生长的晶体的原料的原料气体从化合物半导体基板40的上方供给。
MOCVD装置1具备：在内部形成有反应室的反应容器10；和配置于反应容器10的反应室内的支持体20。
其中，反应容器10具备：具有圆筒状的形状，形成有朝向上方的开口，并且在其内部收容支持体20的收容部11；和具有圆板状的形状，并安装于该收容部11的上部的盖部12。
在此，收容部11以及盖部12采用不锈钢等的金属构成。另外，盖部12相对于收容部11开闭自如地被安装，在对收容部11关闭的场合，与收容部11一起形成反应室。另外，在收容部11和盖部12对向的部位安装有未图示的O型环等的密封件。
另外，在盖部12的中央部，形成有用于从设置于外部的气体供给机构(未图示)向反应室内部供给原料气体的贯通孔。并且，在该贯通孔上连接有供给管13。而且，在从盖部12的中央部偏移了的位置也形成有用于从外部观察反应室内部的贯通孔。
另一方面，在收容部11的底面，贯通形成有用于将被供给到反应室内的原料气体排出到反应室的外部的多个排气管。而且，在收容部11的底面中央部，也形成有用于使后述的轴21通过的贯通孔。
在此，对在MOCVD装置1中使用的原料气体进行说明。
在本实施方式中，使用MOCVD装置1，在基板110上预先形成了任意的组成的化合物半导体层的化合物半导体基板40上，再形成III族氮化物半导体层。为此，作为原料，使用含有III族元素的有机金属和含有氮的氨NH3。但是，由于有机金属主要为液体原料，因此在液体状的有机金属中采用氮N2以及氢H2进行鼓泡，将得到的使氮N2和氢H2以及有机金属混合而成的有机金属气体MO作为原料气体进行供给。在本实施方式中，由供给管13进行有机金属气体MO以及氨NH3的供给。
另外，作为有机金属，可举出例如含有III族的Ga的三甲基镓(TMG)或者三乙基镓(TEG)、例如含有III族的Al的三甲基铝(TMA)或者三乙基铝(TEA)、例如含有III族的In的三甲基铟(TMI)或者三乙基铟(TEI)。
另外，作为n型的掺杂物，可以使用甲硅烷(SiH4)、乙硅烷(Si2H6)作为Si原料、或者使用锗烷气体(GeH4)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)作为Ge原料。另一方面，作为p型的掺杂物，可以使用例如双环戊二烯基镁(Cp2Mg)或者双乙基环戊二烯基镁(EtCp2Mg)作为Mg原料。进而，也可以使用肼(N2H4)代替氨。另外，可以为在上述的有机金属MO以外还含有其他的III属元素的构成，可以根据需要含有Ge、Si、Mg、Ca、Zn、Be等的掺杂物。此外，不限于有意地添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中所含的微量杂质。
另外，支持体20，具有圆板状的形状，并被配置于收容部11内使得一个面即表面朝向上方，并且另一面即背面朝向下方。并且，支持体20，采用对由碳(C)形成的基材的外侧实施SiC的涂覆而成的构件构成。在此，在支持体20的表面侧，沿圆周方向等间隔地形成有分别具有圆形状的6个凹部。另一方面，在支持体20的背面侧，安装有从其中央部朝向下方的金属制的轴21，该轴21经由设置于收容部11的底面中央部的贯通孔向反应容器10的外部突出。并且，支持体20通过从反应容器10的外部对轴21给予驱动力，会沿图2所示的箭头A方向旋转。
另外，在支持体20的内部，形成有用于朝向设置于支持体20的6个凹部的底面供给氮N2的贯通孔(未图示)。另外，对于对设置于支持体20的6个凹部的底面供给氮N2的供给手法，可以适宜设定变更。
另外，在设置于支持体20的表面的6个凹部，安装有分别具有圆形状的基板保持体30。这些基板保持体30分别在朝向上方的面上形成有圆形状的凹部，在各凹部安装有化合物半导体基板40。并且，基板保持体30也采用对由碳形成的基材的外侧实施SiC的涂覆而成的构件构成。另外，在设置于支持体20的凹部与基板保持体30之间形成有间隙，这6个基板保持体30相对于支持体20装卸自如。
在此，作为被形成体的一例的化合物半导体基板40，以其结晶生长面即晶体的被形成面向外侧露出的方式被保持于基板保持体30的凹部。另外，化合物半导体基板40相对于基板保持体30装卸自如。
另外，各基板保持体30，在各自保持了化合物半导体基板40的状态下通过经由上述的未图示的贯通孔供给的氮N2的流动，沿图2所示的箭头B方向旋转。
另外，在该MOCVD装置1的支持体20的背面侧与收容部11的底面之间，设置有介由支持体20以及基板保持体30对化合物半导体基板40进行加热的加热部50。该加热部50具有形成有使轴21贯通的孔的环状的形状，在其内部收容有线圈。另外，加热部50通过对线圈供给电流，来对构成支持体20的碳进行电磁感应加热。
而且，在该MOCVD装置1的盖部12的下方且支持体20的上方，设置有通过防止由供给到反应室内的原料气体的反应生成的生成物附着、沉积于盖部12的内壁从而保护盖部12的保护构件60。在此，作为对向构件的一例的保护构件60，具有圆形状，与盖部12同样地，在中央部形成有作为从外部向反应室的内部供给原料气体的原料供给口的一例的贯通孔。另外，在保护构件60上，与盖部12同样地，也形成有用于从外部观察反应室内部的贯通孔。
并且，保护构件60，利用未图示的安装构件而被安装于盖部12。另外，安装构件相对于盖部12装卸自如，与之相伴，保护构件60也能够相对于盖部12进行安装以及卸下。另外，保护构件60，利用安装构件被安装于盖部12，由此被固定。
另外，如图2中虚线所示，保护构件60被配置为：在从上方观察的情况下覆盖支持体20的整个面。因此，介由各基板保持体30而被保持于支持体20的6个化合物半导体基板40位于保护构件60的下方。
另外，在该MOCVD装置1的支持体20与保护构件60之间，安装有将被供给到反应室内的用于晶体的外延生长的原料气体等向设置于收容部11的底面的排出管侧引导的排气构件80。该排气构件80具有环状的形状。另外，排气构件80的内壁，位于比设置于支持体20的6个凹部靠外的外侧。并且，在排气构件80的内壁，形成有用于将使用后的原料气体等向外部排出的多个贯通孔(未图示)。另外，排气构件80被构成为：在与支持体20的外周部的缘端侧对向的对向部，不妨碍支持体20的旋转。另外，在图2中，省略了排气构件80的记载。
另外，在设置于该MOCVD装置1的盖部12的贯通孔的上部，安装有监视装置90。该监视装置90，通过分别设置于盖部12以及保护构件60的贯通孔来监视反应室的内部的状态，更具体地讲，监视在介由基板保持体30而保持于支持体20的化合物半导体基板40上外延生长的晶体的状态以及化合物半导体基板40的翘曲的状态等。另外，为了防止经由这些贯通孔向监视装置90流入原料气体等，从监视装置90朝向反应室供给了例如氮N2等的吹扫(purge)气体。
图3是用于说明在上述的MOCVD装置1中使用的保护构件60的构成的图。在此，图3(a)是从支持体20侧即下方侧观察图1所示的保护构件60的图，图3(b)是从盖部12侧即上方观察的保护构件60的图，图3(c)是表示保护构件60的截面的图。另外，在以下的说明中，将图3(a)所示的面称为保护构件60的表面，将图3(b)所示的面称为保护构件60的背面。
保护构件60，由石英玻璃构成，在其中央部形成有用于供给原料气体的第1贯通孔61，在图中右侧的一部位形成有用于利用监视装置90进行监视的第2贯通孔62。
另外，在保护构件60的表面侧即与MOCVD装置1中的化合物半导体基板40对向的对向面，形成有360条沟63。在保护构件60的表面侧，360条沟63每隔1度等间隔地形成，各自具有V字状的截面形状。在此，各沟63的宽度优选为例如0.4mm以上2.0mm以下的范围，另外，可以为相对于圆周方向使宽度W在途中任意地变化了的结构。另外，各沟63的深度D优选为例如0.2mm以上0.8mm以下。即，在本实施方式所使用的保护构件60的表面，利用多个沟63形成了凹凸。
而且，各沟63的第1贯通孔61侧即中央部侧的始点，处于距离具有圆形状的保护构件60的中心为半径100mm的位置，各沟63的外周部端缘侧的终点，处于距离保护构件60的中心为半径220mm的位置。在图3(a)中分别用虚线示出由支持体20(参照图2)的旋转所产生的化合物半导体基板40的移动轨迹(内侧端部以及外侧端部)。在此，各沟63的始点的位置，处于比相对向的支持体20上所保持的6个化合物半导体基板40的内侧端部的移动轨迹靠中心的中心部侧，各沟63的终点的位置，处于比相对向的支持体20上所保持的6个化合物半导体基板40的外侧端部的移动轨迹靠外的外侧。也就是说，设置于保护构件60的表面的沟63总是与被保持于支持体20并旋转的6个化合物半导体基板40的上方对向。
另外，各沟63的终点的位置，处于比图3(a)中用虚线表示的排气构件80的内侧端部的位置靠中心的中心部侧。因此，在保护构件60的表面的外周部端缘侧存在的平坦的部位，与排气构件80的外周部端缘侧对向，抑制了原料气体通过沟63从保护构件60与排气构件80的对向部泄漏。
图4表示使用上述的MOCVD装置1制造的叠层半导体晶片SW的一例的截面图。另外，作为构成叠层半导体晶片SW的化合物半导体，并不特别限定，可举出例如III-V族化合物半导体、II-VI族化合物半导体、IV-IV族化合物半导体等。在本实施方式中，优选III-V族化合物半导体，其中，优选III族氮化物化合物半导体。另外，以下列举具有III族氮化物化合物半导体的叠层半导体晶片SW为例进行说明。另外，图4所示的叠层半导体晶片SW，成为用于制造例如输出蓝色光的蓝色发光芯片、进而用于制造使用了蓝色发光芯片的发光装置的起始材料。
该叠层半导体晶片SW，具有：基板110、在基板110上形成的中间层120、在中间层120上依次层叠的基底层130、n型半导体层140、发光层150和p型半导体层160。
在此，n型半导体层140，具有：设置于基底层130侧的n型接触层140a和设置于发光层150侧的n型覆盖层140b。另外，发光层150，具有下述结构：交替地层叠有势垒层150a和阱层150b，并由2个势垒层150a夹持了1个阱层150b。而且，p型半导体层160，具有：设置于发光层150侧的p型覆盖层160a和设置于最上层的p型接触层160b。另外，在以下的说明中，将n型半导体层140、发光层150以及p型半导体层160总称为化合物半导体层100。
(基板110)
基板110由与III族氮化物化合物半导体不同的材料构成，III族氮化物半导体晶体可在基板110上外延生长。作为构成基板110的材料，例如，可举出蓝宝石、碳化硅(硅碳化物：SiC)、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。在这些物质中，优选蓝宝石、碳化硅(硅碳化物：SiC)。
(中间层120)
如上述那样，基板110由与III族氮化物化合物半导体不同的材料构成。因此，优选：在使用图1所示的MOCVD装置1形成化合物半导体层100之前，在基板110上设置发挥缓冲功能的中间层120。特别是从缓冲功能方面出发，优选：中间层120为单晶结构。在基板110上成膜出了具有单晶结构的中间层120的情况下，中间层120的缓冲功能有效地作用，成膜于中间层120上的基底层130和化合物半导体层100成为具有良好的结晶性的晶体膜。
中间层120，优选含有Al，特别优选含有作为III族氮化物的AlN。
(基底层130)
作为用于基底层130的材料，可使用含有Ga的III族氮化物(GaN系化合物半导体)，特别是可优选使用AlGaN或GaN。基底层130的膜厚为0.1μm以上，优选为0.5μm以上，进一步优选为1μm以上。
(n型半导体层140)
n型半导体层140由n型接触层140a以及n型覆盖层140b构成。
在此，作为n型接触层140a，与基底层130同样地，可使用GaN系化合物半导体。另外，构成基底层130以及n型接触层140a的氮化镓系化合物半导体优选为相同组成，将它们的合计的膜厚设定为0.1μm～20μm，优选设定为0.5μm～15μm，进一步优选设定为1μm～12μm的范围。
另一方面，n型覆盖层140b可以由AlGaN、GaN、GaInN等形成。另外，可以采用将它们的结构进行了异质接合的结构或多次层叠的超晶格结构。在作为n型覆盖层140b采用了GaInN的场合，优选使其带隙比发光层150的GaInN的带隙大。n型覆盖层140b的膜厚，优选为5nm～500nm，更优选为5nm～100nm的范围。
(发光层150)
发光层150，是包含氮化镓系化合物半导体的势垒层150a、包含含有铟的氮化镓系化合物半导体的阱层150b交替地反复层叠，并且以在n型半导体层140侧以及p型半导体层160侧分别配置势垒层150a的顺序层叠而形成的。在本实施方式中，发光层150为下述构成：6层的势垒层150a和5层的阱层150b交替地反复层叠，在发光层150的最上层以及最下层配置势垒层150a，在各势垒层150a间配置阱层150b。
作为势垒层150a，例如可优选使用：带隙能量比包含含有铟的氮化镓系化合物半导体的阱层150b大的AlcGa1-cN(0≤c≤0.3)等的氮化镓系化合物半导体。
另外，在阱层150b中，作为含有铟的氮化镓系化合物半导体，例如可使用Ga1-sInsN(0＜s＜0.4)等的氮化镓铟。
作为发光层150全体的膜厚，不特别限定，但优选为可得到量子效应的程度的膜厚、即临界膜厚区域。例如，发光层150的膜厚优选为1nm～500nm的范围，更优选为100nm左右的膜厚。另外，作为阱层150b的膜厚，不特别限定，但优选为可得到量子效应的程度的膜厚。
(p型半导体层160)
p型半导体层160由p型覆盖层160a以及p型接触层160b构成。作为p型覆盖层160a，可优选地举出AldGa1-dN(0＜d≤0.4)的覆盖层。p型覆盖层160a的膜厚优选为1nm～400nm，更优选为5nm～100nm。
另一方面，作为p型接触层160b，可举出含有AleGa1-eN(0≤e＜0.5)而成的氮化镓系化合物半导体层。p型接触层160b的膜厚，不特别限定，但优选为10nm～500nm，更优选为50nm～200nm。
图5表示通过对上述的叠层半导体晶片SW进一步实施加工而得到的发光元件芯片LC的截面图。
在发光元件芯片LC中，在p型半导体层160的p型接触层160b上层叠有透明正极170，进而在该透明正极170上形成有正极焊盘180，并且在形成于n型半导体层140的n型接触层140a的露出区域140c层叠有负极焊盘190。
(透明正极170)
作为构成透明正极170的材料，可举出例如ITO(In2O3-SnO2)、AZO(ZnO-Al2O3)、IZO(In2O3-ZnO)、GZO(ZnO-Ga2O3)等的以往公知的材料。另外，透明正极170的结构不特别限定，可采用以往公知的结构。透明正极170，可以以覆盖p型半导体层160上的大致全面的方式形成，也可以形成为格子状和/或树形状。
(正极焊盘180)
作为在透明正极170上形成的电极的正极焊盘180，由例如以往公知的Au、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Ta、Ni、Cu等的材料构成。正极焊盘180的结构不特别限定，可采用以往公知的结构。
正极焊盘180的厚度，例如为100nm～2000nm的范围内，优选为300nm～1000nm的范围内。
(负极焊盘190)
负极焊盘190，在基板110上成膜的中间层120以及基底层130上进一步成膜的化合物半导体层100(n型半导体层140、发光层150以及p型半导体层160)中，以与n型半导体层140的n型接触层140a接触的方式形成。为此，形成负极焊盘190时，将p型半导体层160、发光层150以及n型半导体层140的一部分除去，形成n型接触层140a的露出区域140c，在其上形成负极焊盘190。
作为负极焊盘190的材料，可以为与正极焊盘180相同的组成和结构，众所周知各种组成以及结构的负极，可以没有任何限制地使用这些众所周知的负极，可采用在该技术领域中熟知的惯用手段来设置。
(化合物半导体基板40的制造方法)
首先，将具有规定的直径和厚度的蓝宝石制的基板110安置于未图示的溅射装置中。然后，在溅射装置中，在基板110上，通过将含有V族元素的气体和金属材料采用等离子体活化使其反应，从而形成包含III族氮化物的中间层120。
接着，将形成有中间层120的基板110安置于图1所示的MOCVD装置1中。具体地说明的话，以中间层120朝向外侧的方式将各基板110安置于各基板保持体30，将安置有各基板110的各基板保持体30配置于设置于支持体20的各凹部，使得中间层120朝向上方。然后，使用MOCVD装置1在中间层120上进行基底层130的形成，得到化合物半导体基板40。(叠层半导体晶片SW的制造方法)
图6是用于说明以化合物半导体基板40为起始材料的叠层半导体晶片SW的制造方法的流程图。
将化合物半导体基板40安置于图1所示的MOCVD装置1中(步骤201)。具体地说明的话，以基底层130朝向外侧的方式将各基板110安置于各基板保持体30，将安置有各基板110的各基板保持体30配置于设置于支持体20的各凹部，使得中间层120朝向上方。然后，使用MOCVD装置1在基底层130上形成n型接触层140a(步骤202)，在n型接触层140a上形成n型覆盖层140b(步骤203)，在n型覆盖层140b上交替地形成发光层150即势垒层150a和阱层150b(步骤204)，在发光层150上形成p型覆盖层160a(步骤205)，在p型覆盖层160a上形成p型接触层160b(步骤206)，得到叠层半导体晶片SW。
另外，n型半导体层140(n型接触层140a、n型覆盖层140b)、发光层150(势垒层150a、阱层150b)以及p型半导体层160(p型覆盖层160a、p型接触层160b)的形成是连续地进行的。即，在化合物半导体层100的制膜过程中，依次变更供给到反应容器10内的有机金属气体MO的组成，不用在途中打开反应容器10的盖部12就能够连续地形成、层叠组成不同的多个膜。
另外，化合物半导体基板40的构成不限于此。例如，也可将在基底层130上构成n型接触层140a而具有基板110、中间层120、基底层130和n型接触层140a的板作为化合物半导体基板40。在该情况下，在叠层半导体晶片SW的制造中，只有省略步骤202即可。
(发光元件芯片LC的制造方法)
在由图6所示的工艺得到的叠层半导体晶片SW的p型半导体层160上层叠透明正极170，在该透明正极170上形成正极焊盘180。另外，采用蚀刻等在n型接触层140a上形成露出区域140c，在该露出区域140c设置负极焊盘190。
其后，对基板110的与中间层120的形成面相反的面进行磨削和研磨直到变为规定的厚度。
然后，将调整了基板110的厚度的晶片切断成例如350μm见方的正方形，得到发光元件芯片LC。
下面，对于上述的叠层半导体晶片SW的制造方法中的MOCVD装置1的动作进行说明。
(MOCVD1的动作)
首先，在6个基板保持体30的凹部分别安置各1个化合物半导体基板40。此时，使化合物半导体基板40的基底层130向外部露出。接着，打开反应容器10的盖部12，分别将安置有化合物半导体基板40的6个基板保持体30安置于设置于MOCVD装置1的支持体20的6个凹部。此时，使化合物半导体基板40的基底层130朝向上方。
另外，在盖部12的内侧配置保护构件60，使用安装构件将保护构件60安装于盖部12。另外，此时，使设置于盖部12的监视用的贯通孔和设置于保护构件60的第2贯通孔62一致。
其后，关闭安装有保护构件60的盖部12，使收容部11和盖部12密合。
接着，在MOCVD装置1中，通过未图示的贯通孔朝向支持体20的各凹部的底部开始氮N2的供给，另外，使轴21开始旋转。与之相伴，支持体20沿箭头A方向旋转，安装于支持体20的6个基板保持体30沿箭头B方向旋转。其结果，安装于各基板保持体30的化合物半导体基板40，一边沿箭头B方向自转一边沿箭头A方向公转。
另外，在MOCVD装置1中，开始对加热部50的线圈给电，通过在加热部50流动的电流，支持体20被电磁感应加热。另外，通过支持体20被电磁感应加热，保持于支持体20的6个基板保持体30以及保持于各基板保持体30的化合物半导体基板40被加热至规定的温度。进而，从监视装置90朝向反应室开始吹扫气体的供给。
然后，MOCVD装置1，利用未图示的气体供给机构从供给管13对反应室供给n型接触层140a用的有机金属气体MO以及氨NH3。与之相伴，在反应室内，在被加热的化合物半导体基板40的附近，有机金属和氨NH3反应，其结果，生成n型接触层140a用的III族氮化物化合物。并且，很多的生成的n型接触层140a用的III族氮化物化合物，落下到位于原料气体供给口的下方的支持体20侧，附着于介由基板保持体30而保持于支持体20的化合物半导体基板40。此时，由于化合物半导体基板40被加热至规定的温度，因此n型接触层140a用的III族氮化物化合物的晶体在化合物半导体基板40的基底层130上外延生长。
另外，伴随着向反应室供给原料气体，已经存在于反应室内的气体的一部分经由设置于排气构件80的贯通孔被排出到反应室的外部，再经由设置于反应容器10的收容部11的底面的贯通孔，被排出到反应容器10的外部。
n型接触层140a的形成一结束，MOCVD装置1就利用未图示的气体供给机构从供给管13对反应室供给n型覆盖层140b用的有机金属气体MO以代替n型接触层140a用的有机金属气体MO。此时，MOCVD装置1继续进行氨NH3的供给。与之相伴，在反应室内，在被加热的化合物半导体基板40的附近，有机金属和氨NH3反应，其结果，生成n型覆盖层140b用的III族氮化物化合物。并且，很多的生成的n型覆盖层140b用的III族氮化物化合物落下到位于原料气体供给口的下方的支持体20侧，附着于介由基板保持体30而被保持于支持体20的化合物半导体基板40。此时，由于化合物半导体基板40被加热至规定的温度，因此n型覆盖层140b用的III族氮化物化合物的晶体在化合物半导体基板40的n型接触层140a上外延生长。
以后，通过依次变更向反应室供给的有机金属气体MO，在形成于化合物半导体基板40上的n型覆盖层140b上，可依次形成具有多个势垒层150a和多个阱层150b的发光层150、以及具有p型覆盖层160a和p型接触层160b的p型半导体层160。经过这样的步骤，可得到叠层半导体晶片SW。
另外，在上述的化合物半导体基板40的制造工艺中，使用MOCVD装置1预先在基板110/中间层120上进行了基底层130的形成，但关于此，也可以采用与上述的步骤同样的步骤形成基底层130。
可是，在使用了上述的MOCVD装置1的制膜工艺中，在反应室内生成的III族氮化物化合物(反应生成物)的一部分，不仅附着于化合物半导体基板40，也附着于例如保护构件60的表面。此时，在保护构件60的表面，与在化合物半导体基板40上形成的化合物半导体层100同样地层叠组成不同的多个膜。
在此，保护构件60的表面，如上述那样与介由基板保持体30而保持于支持体20的化合物半导体基板40对向，并且，保护构件60的表面位于化合物半导体基板40的晶体生长面的上方。另外，保护构件60采用石英玻璃即与构成化合物半导体层100的III族氮化物化合物半导体不同的材质构成。
因此，当由于制膜工艺中的反应室的温度变化等从而保护构件60收缩时，附着、沉积于保护构件60的表面的III族氮化物化合物半导体的膜有可能从保护构件60剥落。另外，当III族氮化物化合物半导体从保护构件60剥落时，由剥落产生的异物也有可能落下到位于保护构件60的下方的化合物半导体基板40上。若从保护构件60剥落的异物附着到化合物半导体基板40上，则会在该异物的附着部位进而进行构成化合物半导体层100的各层的形成。其结果，在得到的叠层半导体晶片SW中，对于异物附着的部位，不能够制成为发光元件芯片LC，此时发光元件芯片LC的成品率降低。另外，若附着于化合物半导体基板40上的异物的数或者量显著多的话，则将不得不废弃该叠层半导体晶片SW，此时叠层半导体晶片SW的成品率降低。
于是，在本实施方式中，如图3中所示，在保护构件60的表面呈放射状地形成多个沟63，由此使保护构件60表面的表面积增加，抑制附着于保护构件60的表面的III族氮化物化合物半导体的剥落。其结果，在使用了MOCVD装置1的制膜工艺过程中，抑制了异物附着、沉积于化合物半导体基板40上。
其结果，在本实施方式中，能够使叠层半导体晶片SW的成品率提高，进而，也能够使以叠层半导体晶片SW为起始材料而制造的发光元件芯片LC的成品率提高。
另外，在本实施方式的MOCVD装置1中，保护构件60在消除了附着于其表面的反应生成物之后被再使用。在此，在本实施方式中，通过预先在保护构件60的表面形成多个沟63，可用刷子等容易地擦落附着于保护构件60的表面的反应生成物。即，通过使用刷子沿着保护构件60的沟63呈放射状地进行刷挠，可除去附着于保护构件60的表面的反应生成物。
进而，在本实施方式中，通过在保护构件60的表面呈放射状地形成多个沟63，可将导入到反应容器10内的有机金属气体MO以及氨NH3呈放射状地朝向支持体20侧供给。
实施例
以下对本发明的实施例进行说明，但本发明不被实施例限定。
本发明者，使用图1所示的MOCVD装置1，在化合物半导体基板40上进行化合物半导体层100的形成，对于此时使用的保护构件60的构成与形成于化合物半导体基板40上的化合物半导体层100内存在的异物数的关系进行了研究。但是，在此，使用了可在支持体20上搭载8个基板保持体30即8个化合物半导体基板40的MOCVD装置1。
在此，在实施例中，作为保护构件60，使用了如图3所示那样在表面形成有放射状的多个沟63的构件。另一方面，在比较例1以及比较例2中，作为保护构件60，使用了表面平坦的构件。另外，在实施例以及比较例1中，从监视装置90经由设置于盖部12以及保护构件60的贯通孔向反应室内供给的吹扫气体的每单位时间的流量与以往一样，在比较例2中，考虑到附着于保护构件60的表面的反应生成物因吹扫气体的气流而剥落的可能性，使吹扫气体的每单位时间的流量比以往少。
然后，使用MOCVD装置1，在各条件下进行制膜动作各56次，目视观测在各制膜动作中得到的448个(8个×56次)的叠层半导体晶片SW的化合物半导体层100，存在于化合物半导体层100的异物数大于规定量(在此设为20个)时评价为「不合格品」，为规定量以下时评价为「合格品」。
图7是表示实施例、比较例1以及比较例2的评价结果的图。
在图7中，纵轴表示叠层半导体晶片SW的个数，并示出了实施例、比较例1以及比较例2的各自中的合格品、不合格品的数量。
由图7可知，在实施例中，448个叠层半导体晶片SW之中，不合格品只有1个，而在比较例1中，448个之中，10个为不合格品，在比较例2中，448个之中，9个为不合格品。
因此可以理解：在MOCVD装置1中，通过在安装于化合物半导体基板40的上方的保护构件60的表面即与化合物半导体基板40的晶体生长面对向的对向面，形成作为凹凸的一种的沟63，可抑制来自保护构件60的III族氮化物化合物半导体的剥落以及与之相伴的异物向化合物半导体基板40的附着、沉积。
另外，在本实施方式中，在保护构件60的表面，形成了放射状的多个沟63，但并不限于此。
图8示出保护构件60的表面的其他的构成例。
首先，如图8(a)所示，在保护构件60的表面，可以形成例如具有规则性或者不规则性的多个凹凸。
另外，如图8(b)所示，在保护构件60的表面，也可以形成朝向一个方向的多个沟63。
进而，如图8(c)所示，在保护构件60的表面，也可以形成朝向一个方向的多个沟63以及朝向与该一个方向正交的方向的其他的多个沟63。
进而，如图8(d)所示，在保护构件60的表面，可以同心圆状地形成多个沟63。
另外，如图8(e)所示，也可以在保护构件60的表面，不是同心圆状而是涡旋状地形成沟63。另外，在图8(e)中，示出了涡旋状地形成1条沟63的例，但也可以是涡旋状地形成多个沟63的构成。
另外，在本实施方式中，从设置于支持体20上方的保护构件60的第1贯通孔61进行了原料气体的供给，但并不限于此。即，也可以为从支持体20的侧方沿水平方向供给原料气体的构成。
附图说明
图1是表示应用本实施方式的MOCVD(Metal Organic Chemical Vapor Deposition)装置的截面构成的概略图的一例。
图2是图1所示的MOCVD装置的II-II截面图。
图3(a)是从下方侧观察保护构件的图，(b)是从上方侧观察保护构件的图，(C)是表示保护构件的截面的图。
图4是使用MOCVD装置制造的叠层半导体晶片的截面图的一例。
图5是通过对叠层半导体晶片进一步实施加工而得到的发光元件芯片的截面图的一例。
图6是用于说明以化合物半导体基板为起始材料的叠层半导体晶片的制造方法的流程图。
图7是表示实施例、比较例1以及比较例2的评价结果的图。
图8(a)～(e)是用于说明保护构件的其他的构成例的图。
附图标记说明
1...MOCVD装置、10...反应容器、11...收容部、12...盖部、20...支持体、30...基板保持体、40...化合物半导体基板、50...加热部、60...保护构件、63...沟、100...化合物半导体层、110...基板、120...中间层、130...基底层、140...n型半导体层、140a...n型接触层、140b...n型覆盖层、150...发光层、150a...势垒层、150b...阱层、160...p型半导体层、160a...p型覆盖层、160b...p型接触层、170...透明正极、180...正极焊盘、190...负极焊盘、SW...叠层半导体晶片、LC...发光元件芯片。

Claims (12)

1.一种化合物半导体制造装置，是采用有机金属气相生长法形成化合物半导体层的化合物半导体制造装置，其特征在于，具有：
反应容器；
从外部向所述反应容器内供给所述化合物半导体的原料气体的原料供给口；
配置于所述反应容器内，以被形成体的被形成面朝向上方的方式支持该被形成体的支持体；和
配置于被所述支持体支持的所述被形成体的上方，并在与所述被形成面对向的对向面形成有凹凸的对向构件。
2.根据权利要求1所述的化合物半导体制造装置，其特征在于，在所述对向构件的所述对向面，形成有由具有连续性的凹部构成的沟。
3.根据权利要求2所述的化合物半导体制造装置，其特征在于，
所述原料供给口由设置于所述对向构件的贯通孔构成，
在所述对向构件的所述对向面，形成有以所述贯通孔为中心从内侧朝向外侧的所述沟。
4.根据权利要求3所述的化合物半导体制造装置，其特征在于，所述沟以所述贯通孔为中心呈放射状地形成有多个。
5.一种化合物半导体的制造方法，是使用有机金属气相生长法在被形成体的被形成面形成化合物半导体层的化合物半导体的制造方法，其特征在于，
以所述被形成面朝向上方的方式将所述被形成体安装于反应容器内，
在所述被形成体的上方配置在与所述被形成面对向的对向面形成有凹凸的对向构件，
向所述反应容器内供给所述化合物半导体的原料气体。
6.根据权利要求5所述的化合物半导体的制造方法，其特征在于，在所述对向面形成有具有连续性的沟。
7.根据权利要求6所述的化合物半导体的制造方法，其特征在于，经由设置于所述对向构件的贯通孔，向所述反应容器内供给所述原料气体，在所述对向面形成有以所述贯通孔为中心从内侧朝向外侧的所述沟。
8.根据权利要求7所述的化合物半导体的制造方法，其特征在于，在所述对向面，以所述贯通孔为中心呈放射状地形成有多个所述沟。
9.一种化合物半导体制造用型架，是在使用有机金属气相生长法形成化合物半导体层的化合物半导体制造装置中使用的化合物半导体制造用型架，其特征在于，具有：
具有凹凸并与以被形成面朝向上方的方式配置的被形成体的上方对向的对向面；和
以贯通所述对向面和该对向面的背面的方式形成并从所述被形成体的上方对该被形成体供给所述化合物半导体的原料气体的原料供给口。
10.根据权利要求9所述的化合物半导体制造用型架，其特征在于，在所述对向面形成有具有连续性的沟。
11.根据权利要求10所述的化合物半导体制造用型架，其特征在于，在所述对向面形成有以所述原料供给口为中心从内侧朝向外侧的所述沟。
12.根据权利要求11所述的化合物半导体制造用型架，其特征在于，所述沟以所述原料供给口为中心呈放射状地形成有多个。
CN200980143008.0A 2008-11-05 2009-11-04 化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架 Active CN102197460B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008284349A JP5453768B2 (ja) 2008-11-05 2008-11-05 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具
JP284349/2008 2008-11-05
PCT/JP2009/068834 WO2010053094A1 (ja) 2008-11-05 2009-11-04 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具

Publications (2)

Publication Number Publication Date
CN102197460A true CN102197460A (zh) 2011-09-21
CN102197460B CN102197460B (zh) 2014-07-23

Family

ID=42152902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143008.0A Active CN102197460B (zh) 2008-11-05 2009-11-04 化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架

Country Status (7)

Country Link
US (1) US8591656B2 (zh)
JP (1) JP5453768B2 (zh)
KR (1) KR101253423B1 (zh)
CN (1) CN102197460B (zh)
DE (1) DE112009002396B4 (zh)
TW (1) TWI506678B (zh)
WO (1) WO2010053094A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107002285A (zh) * 2014-11-26 2017-08-01 日本碍子株式会社 13族元素氮化物结晶的制造方法及装置
CN107326343A (zh) * 2017-08-22 2017-11-07 中国科学院半导体研究所 用于薄膜材料生长的感应加热装置
CN107475691A (zh) * 2017-08-24 2017-12-15 中国科学院半导体研究所 一种基于电磁感应的加热装置
CN109688651A (zh) * 2018-12-27 2019-04-26 东营源纳合金科技有限公司 一种不规则合金坯料加热装置及其加热方法
CN109695027A (zh) * 2017-10-20 2019-04-30 汉民科技股份有限公司 气相成膜装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8535445B2 (en) * 2010-08-13 2013-09-17 Veeco Instruments Inc. Enhanced wafer carrier
JP5865625B2 (ja) 2011-08-05 2016-02-17 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
JP5933202B2 (ja) * 2011-08-05 2016-06-08 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
KR20160111521A (ko) 2014-01-27 2016-09-26 비코 인스트루먼츠 인코포레이티드 화학적 기상 증착 시스템을 위한 복합 반경들을 갖는 유지 포켓들을 구비한 웨이퍼 캐리어
JP6229609B2 (ja) * 2014-07-18 2017-11-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6382629B2 (ja) * 2014-08-07 2018-08-29 大陽日酸株式会社 気相成長装置
JP2016157734A (ja) * 2015-02-23 2016-09-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP7477515B2 (ja) * 2019-01-08 2024-05-01 アプライド マテリアルズ インコーポレイテッド 基板処理チャンバ用のポンピング装置及び方法
JP7413941B2 (ja) * 2020-07-03 2024-01-16 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法
CN115786873B (zh) * 2022-12-05 2023-12-26 英诺赛科（珠海）科技有限公司 半导体制造设备、腔体总成、及成长iii族氮化物的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251215B2 (ja) * 1996-10-02 2002-01-28 松下電器産業株式会社 電子デバイスの製造装置及び電子デバイスの製造方法
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
JP3540936B2 (ja) * 1998-03-31 2004-07-07 京セラ株式会社 真空容器
JP3919409B2 (ja) * 1998-11-30 2007-05-23 川崎マイクロエレクトロニクス株式会社 プラズマ処理装置および半導体製造装置のフォーカスリング
US6447853B1 (en) * 1998-11-30 2002-09-10 Kawasaki Microelectronics, Inc. Method and apparatus for processing semiconductor substrates
ATE244780T1 (de) 1999-12-22 2003-07-15 Aixtron Ag Cvd reaktor und prozesskammer dafür
JP2002234793A (ja) * 2001-02-07 2002-08-23 Sony Corp 半導体製造装置
US20030124842A1 (en) 2001-12-27 2003-07-03 Applied Materials, Inc. Dual-gas delivery system for chemical vapor deposition processes
JP5154814B2 (ja) * 2007-03-29 2013-02-27 東ソー・クォーツ株式会社 石英ガラス材料の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107002285A (zh) * 2014-11-26 2017-08-01 日本碍子株式会社 13族元素氮化物结晶的制造方法及装置
CN107326343A (zh) * 2017-08-22 2017-11-07 中国科学院半导体研究所 用于薄膜材料生长的感应加热装置
CN107475691A (zh) * 2017-08-24 2017-12-15 中国科学院半导体研究所 一种基于电磁感应的加热装置
CN109695027A (zh) * 2017-10-20 2019-04-30 汉民科技股份有限公司 气相成膜装置
CN109695027B (zh) * 2017-10-20 2020-12-25 汉民科技股份有限公司 气相成膜装置
CN109688651A (zh) * 2018-12-27 2019-04-26 东营源纳合金科技有限公司 一种不规则合金坯料加热装置及其加热方法

Also Published As

Publication number Publication date
US8591656B2 (en) 2013-11-26
US20110207299A1 (en) 2011-08-25
WO2010053094A1 (ja) 2010-05-14
DE112009002396T5 (de) 2011-07-21
JP2010114203A (ja) 2010-05-20
JP5453768B2 (ja) 2014-03-26
CN102197460B (zh) 2014-07-23
TW201027598A (en) 2010-07-16
DE112009002396B4 (de) 2022-02-03
TWI506678B (zh) 2015-11-01
KR101253423B1 (ko) 2013-04-11
KR20110033954A (ko) 2011-04-01

Similar Documents

Publication Publication Date Title
CN102197460B (zh) 化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架
US8753448B2 (en) Apparatus and method for manufacturing compound semiconductor, and compound semiconductor manufactured thereby
EP2770545B1 (en) Growth substrate, nitride semiconductor device and method of manufacturing the same
JP5644256B2 (ja) 化合物半導体の製造装置及び化合物半導体の製造方法
US6861281B2 (en) Group III nitride compound semiconductor light-emitting device and method for producing the same
TWI487803B (zh) 真空鍍膜裝置
US8822338B2 (en) CVD apparatus and method of forming semiconductor superlattice structure using the same
TW201207904A (en) Chemical vapor deposition apparatus and method of forming semiconductor epitaxial thin film using the same
WO2012087002A2 (ko) 화학 기상 증착 장치 및 이를 사용한 발광소자 제조방법
US20100248458A1 (en) Coating apparatus and coating method
JP5440109B2 (ja) 化合物半導体の製造方法
CN103839863B (zh) 化合物半导体的制造装置以及晶片保持体
CN102575378A (zh) Iii/v族材料的高生长速率沉积
JP5440114B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
US20080210951A1 (en) Method For Fabricating High-Quality Semiconductor Light-Emitting Devices On Silicon Substrates
JP5267262B2 (ja) 化合物半導体の製造方法、化合物半導体発光素子の製造方法、化合物半導体製造装置
JP2014120658A (ja) 化合物半導体の成膜装置
KR20090114132A (ko) 반도체 제조장치
JP2002237587A (ja) ３−５族化合物半導体用電極の透明化方法
KR20100093974A (ko) 반도체 제조장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130106

Address after: Aichi

Applicant after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Showa Denko K. K.

C14 Grant of patent or utility model
GR01 Patent grant