KR20110033954A - 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그 - Google Patents

화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그 Download PDF

Info

Publication number
KR20110033954A
KR20110033954A KR1020117004936A KR20117004936A KR20110033954A KR 20110033954 A KR20110033954 A KR 20110033954A KR 1020117004936 A KR1020117004936 A KR 1020117004936A KR 20117004936 A KR20117004936 A KR 20117004936A KR 20110033954 A KR20110033954 A KR 20110033954A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
layer
substrate
opposing
raw material
Prior art date
Application number
KR1020117004936A
Other languages
English (en)
Other versions
KR101253423B1 (ko
Inventor
테츠오 사쿠라이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20110033954A publication Critical patent/KR20110033954A/ko
Application granted granted Critical
Publication of KR101253423B1 publication Critical patent/KR101253423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

화합물 반도체 기판(40) 상에, 유기 금속 기상 성장법에 의해 III족 질화물 반도체의 결정층을 화합물 반도체 기판(40) 상에 순차 적층하여 이루어지는 화합물 반도체층을 형성할 때에, 반응 용기 내에, 그 결정 성장면이 상을 향하도록 화합물 반도체 기판(40)을 장착하고, 화합물 반도체 기판(40)의 상방에 결정 성장면과 대향하는 측에 방사상의 복수의 홈(63)이 형성된 보호 부재(60)를 장착하고, 보호 부재(60)의 중앙부에 설치된 제1의 관통공(61)을 통해 반응 용기의 내부에 원료 가스의 공급을 행한다. 이에 의해 유기 금속 기상 성장법을 이용한 화합물 반도체의 제조에 있어서 벗겨진 반응 생성물이 기판 또는 기판 상의 에피택셜 성장막 상에 부착하는 것에 기인하는 제품 수율의 저하를 억제한다.

Description

화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그{COMPOUND SEMICONDUCTOR MANUFACTURING DEVICE, COMPOUND SEMICONDUCTOR MANUFACTURING METHOD, AND JIG FOR MANUFACTURING COMPOUND SEMICONDUCTOR}
본 발명은, 유기 금속 기상 성장법을 이용하여 화합물 반도체를 제조하는 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조 장치에서 이용되는 화합물 반도체 제조용 지그에 관한 것이다.
근년, 화합물 반도체를 이용한 LED(Light Emitting Diode), FET(Field Effect Transistor), HEMT(High Electron Mobility Transistor) 등의 각종 반도체 소자가 널리 이용되게 되고 있다.
이러한 화합물 반도체 결정을 성장시키는 방법의 하나로서, 유기 금속 기상 성장법(Metal Organic Chemical Vapor Deposition : 이하, MOCVD법이라고 함)이 알려져 있다.
MOCVD법에서는, 예를 들면 III족 유기 금속 원료 가스 및 V족 원료 가스를 고순도 수소 캐리어(carrier) 가스와의 혼합 가스로서 반응실 내에 공급하고, 반응실 내에서 가열된 기판의 부근에서 원료를 열분해하고, 기판 상에 화합물 반도체 결정을 에피택셜(epitaxial) 성장시킴으로써 화합물 반도체 웨이퍼를 얻고 있다.
공보 기재의 종래 기술로서 MOCVD법을 이용한 MOCVD 장치에 있어서, 원료 가스가 공급되는 에피택셜 성장로(成長爐)의 내부에, 화합물 반도체 결정의 성장 대상으로 되는 복수의 성장 웨이퍼를 각각 결정의 성장면이 상방으로 되도록 배치하는 것이 존재한다(특허 문헌 1 참조).
또, 다른 공보 기재의 종래 기술로서 MOCVD법을 이용한 MOCVD 장치에 있어서, 원료 가스가 공급되는 반응실의 내부에, 화합물 반도체 결정의 성장면이 상방을 향하도록 복수의 기판을 보지하면서 회전하는 기판 홀더(holder)와 기판 홀더의 상방에 기판 홀더와 대향하도록 설치된 커버 플레이트(cover plate)를 설치하고, 커버 플레이트의 중심부로부터 기판 홀더에 보지되는 각 기판을 향해 원료 가스를 공급하는 것이 존재한다(특허 문헌 2 참조).
<특허 문헌 1> 일본국 특허공개 2002-234793호 공보 <특허 문헌 2> 일본국 특허공표 2003-518199호 공보
그런데, 상술한 MOCVD법에 있어서는, 원료 가스의 반응에 의해 반응실 내에서 생성된 반응 생성물(예를 들면 화합물 반도체)이 반응실의 내벽 등에 부착, 퇴적한다.
이와 같이 하여 부착, 퇴적한 반응 생성물은 기판에 대해 MOCVD법에 의한 화합물 반도체의 제막(製膜)을 행한 후, 청소를 행함으로써 제거된다.
그렇지만, 반응실의 내벽에 부착, 퇴적한 반응 생성물의 일부가 화합물 반도체의 제막 동작중에 반응실의 내벽 등으로부터 벗겨지는 일이 있다. 이와 같이 하여 벗겨진 반응 생성물의 덩어리가 기판 상의 성장면에 낙하하면, 기판 상에 형성되는 화합물 반도체층에 반응 생성물의 덩어리가 포함되게 되어 버린다.
그 결과, 반응 생성물의 덩어리가 부착한 부위에 대해서는 최종적인 제품 즉 반도체 소자로 할 수가 없게 되어 버리기 때문에, 화합물 반도체층을 형성한 기판을 이용한 반도체 소자의 제조에 있어서의 제품 수율의 저하를 초래하고 있었다.
또, 기판 상에 부착한 반응 생성물의 수 혹은 양이 현저하게 많으면 화합물 반도체층을 형성한 기판 자체를 파기하지 않을 수 없게 되어 버리기 때문에, 화합물 반도체층을 형성한 기판의 제조에 있어서의 제품 수율의 저하를 초래하고 있었다.
본 발명은, 유기 금속 기상 성장법을 이용한 화합물 반도체의 제조에 있어서, 벗겨진 반응 생성물이 기판 또는 기판 상의 에피택셜 성장막 상에 부착하는 것에 기인하는 제품 수율의 저하를 억제하는 것을 목적으로 한다.
이러한 목적 하에 본 발명은, 유기 금속 기상 성장법을 이용하여 화합물 반도체의 층을 형성하는 화합물 반도체 제조 장치로서, 반응 용기와, 외부로부터 반응 용기 내에 화합물 반도체의 원료 가스를 공급하는 원료 공급구와, 반응 용기 내에 배치되어 피형성체의 피형성면이 상방을 향하도록 피형성체를 지지하는 지지체와, 지지체에 지지된 피형성체의 상방에 배치되어 피형성면과 대향하는 대향면에 요철이 형성되는 대향 부재를 가지는 것을 특징으로 하고 있다.
이러한 화합물 반도체 제조 장치에 있어서, 대향 부재의 대향면에는 연속성을 가지는 오목부로 이루어지는 홈(groove)이 형성되는 것을 특징으로 할 수가 있다. 또, 원료 공급구가 대향 부재에 설치된 관통공에 의해 구성되고, 대향 부재의 대향면에는 관통공을 중심으로 하여 내측으로부터 외측을 향하는 홈이 형성되는 것을 특징으로 할 수가 있다. 또한, 홈이 관통공을 중심으로 하여 방사상으로 복수 형성되는 것을 특징으로 할 수가 있다.
또, 다른 관점으로부터 파악하면 본 발명은, 유기 금속 기상 성장법을 이용하여 화합물 반도체의 층을 피형성체의 피형성면에 형성하는 화합물 반도체의 제조 방법으로서, 피형성면이 상방을 향하도록 반응 용기 내에 피형성체를 장착하고, 피형성체의 상방에 피형성면과 대향하는 대향면에 요철이 형성된 대향 부재를 배치하고, 반응 용기 내에 화합물 반도체의 원료 가스를 공급하는 것을 특징으로 하고 있다.
이러한 화합물 반도체의 제조 방법에 있어서, 대향면에는 연속성을 가지는 홈이 형성되는 것을 특징으로 할 수가 있다. 또, 대향 부재에 설치된 관통공을 통해 반응 용기 내에 원료 가스를 공급하고, 대향면에는 관통공을 중심으로 하여 내측으로부터 외측을 향하는 홈이 형성되는 것을 특징으로 할 수가 있다. 또한, 대향면에는 관통공을 중심으로 하여 방사상으로 복수의 홈이 형성되는 것을 특징으로 할 수가 있다.
또한, 다른 관점으로부터 파악하면 본 발명은, 유기 금속 기상 성장법을 이용하여 화합물 반도체층을 형성하는 화합물 반도체 제조 장치에서 이용되는 화합물 반도체 제조용 지그(jig)로서, 요철을 가지고 피형성면이 상방을 향하도록 배치되는 피형성체의 상방에 대향하는 대향면과, 대향면과 대향면의 이면을 관통하도록 형성되고, 피형성체의 상방으로부터 피형성체에 화합물 반도체의 원료 가스를 공급하는 원료 공급구를 가지는 것을 특징으로 하고 있다.
이러한 화합물 반도체 제조용 지그에 있어서, 대향면에는 연속성을 가지는 홈이 형성되는 것을 특징으로 할 수가 있다. 또, 대향면에는 원료 공급구를 중심으로 하여 내측으로부터 외측을 향하는 홈이 형성되는 것을 특징으로 할 수가 있다. 또한, 홈이 원료 공급구를 중심으로 하여 방사상으로 복수 형성되어 있는 것을 특징으로 할 수가 있다.
본 발명에 의하면, 유기 금속 기상 성장법을 이용한 화합물 반도체의 제조에 있어서, 벗겨진 반응 생성물이 기판 또는 기판 상의 에피택셜 성장막 상에 부착하는 것에 기인하는 제품 수율의 저하를 억제할 수가 있다.
도1은 본 실시의 형태가 적용되는 MOCVD(Metal Organic Chemical Vapor Deposition) 장치의 단면 구성을 나타내는 개략도의 일례이다.
도 2는 도 1에 나타내는 MOCVD 장치의 II-II 단면도이다.
도 3(a)은 보호 부재를 하방측에서 본 도이고, 도 3(b)은 보호 부재를 상방측에서 본 도이고, (c)은 보호 부재의 단면을 나타내는 도이다.
도 4는 MOCVD 장치를 이용하여 제조되는 적층 반도체 웨이퍼의 단면도의 일례이다.
도 5는 적층 반도체 웨이퍼에 더 가공을 하는 것에 의해 얻어지는 발광 소자 칩의 단면도의 일례이다.
도 6은 화합물 반도체 기판을 출발 재료로 하는 적층 반도체 웨이퍼의 제조 방법을 설명하기 위한 플로차트이다.
도 7은 실시예, 비교예 1 및 비교예 2의 평가 결과를 나타내는 도이다.
도 8(a)~(e)는 보호 부재의 다른 구성예를 설명하기 위한 도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
도 1은 본 실시의 형태가 적용되는 화합물 반도체 제조 장치의 일례로서의 MOCVD(Metal Organic Chemical Vapor Deposition) 장치(1)의 단면 구성을 나타내는 도이다. 또, 도 2는 도 1에 나타내는 MOCVD 장치(1)의 II-II 단면도이다.
이 MOCVD 장치(1)는, 화합물 반도체의 결정을 에피택셜 성장시키기 위한 기판(110)(후술하는 도 4 참조)이나 또한 그 상에 미리 임의의 조성의 화합물 반도체층을 적어도 한층 형성하여 이루어지는 화합물 반도체 기판(일례로서 화합물 반도체 기판(40)도 들 수 있고, 본 명세서에서는 이들을 피형성체라고도 함)을 임의로 선택할 수가 있고, 예를 들면 화합물 반도체 기판(40)을 이용하는 경우에는, 그 결정 성장면이 상방을 향하도록 배치하고, 또한 에피택셜 성장을 행하게 하는 결정의 원료로 되는 원료 가스를 화합물 반도체 기판(40)의 상방으로부터 공급하는 소위 세로형의 구성을 가지고 있다.
MOCVD 장치(1)는, 내부에 반응실이 형성되는 반응 용기(10)와, 반응 용기(10)의 반응실 내에 배치되는 지지체(20)를 구비하고 있다.
이들 가운데, 반응 용기(10)는, 원통형의 형상을 가지고 상방을 향한 개구가 형성됨과 아울러 그 내부에 지지체(20)를 수용하는 수용부(11)와, 원판 모양의 형상을 가지고 이 수용부(11)의 상부에 장착되는 덮개부(12)를 구비한다.
여기서, 수용부(11) 및 덮개부(12)는 스테인레스 등의 금속으로 구성되어 있다. 또, 덮개부(12)는 수용부(11)에 대해서 개폐가 자유롭게 장착되어 있고, 수용부(11)에 대해서 닫혀졌을 경우에는, 수용부(11)와 함께 반응실을 형성한다. 또한, 수용부(11)와 덮개부(12)가 대향하는 부위에는 도시하지 않는 O링(O ring) 등의 씰재(seal member)가 장착되어 있다.
또, 덮개부(12)의 중앙부에는 외부에 설치된 가스 공급 기구(도시하지 않음)로부터 반응실 내부에 원료 가스를 공급하기 위한 관통공이 형성되어 있다. 그리고, 이 관통공에는 공급관(13)이 접속되어 있다. 또한, 덮개부(12)의 중앙부로부터 치우친 위치에는 외부로부터 반응실 내부를 관찰하기 위한 관통공도 형성되어 있다.
한편, 수용부(11)의 저면에는 반응실 내에 공급된 원료 가스를 반응실의 외부로 배출하기 위한 복수의 배기관이 관통 형성되어 있다. 또한, 수용부(11)의 저면 중앙부에는 후술하는 축(21)을 통과시키기 위한 관통공도 형성되어 있다.
여기서, MOCVD 장치(1)에서 사용하는 원료 가스에 대해서 설명한다.
본 실시의 형태에서는, MOCVD 장치(1)를 이용하여 기판(110) 상에 미리 임의의 조성의 화합물 반도체층을 형성한 화합물 반도체 기판(40) 상에, 또한 III족 질화물 반도체층을 형성한다. 이를 위해 원료로서 III족의 원소를 포함하는 유기 금속과 질소를 포함하는 암모니아 NH3을 사용한다. 다만, 유기 금속은 주로 액체 원료이기 때문에, 액체 상태의 유기 금속에 질소 N2 및 수소 H2에 의해 버블링(bubbling)을 행하고, 얻어진 질소 N2 및 수소 H2 및 유기 금속을 혼합시켜 이루어지는 유기 금속 가스 MO를 원료 가스로서 공급한다. 본 실시의 형태에서는, 공급관(13)에 의해 유기 금속 가스 MO 및 암모니아 NH3의 공급을 행한다.
또한, 유기 금속으로서는, 예를 들면 III족의 Ga를 포함하는 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), 예를 들면 III족의 Al을 포함하는 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), 예를 들면 III족의 In을 포함하는 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI)을 들 수 있다.
또, n형의 불순물로서는, 모노실란(SiH4)이나 디실란(Si2H6) Si 원료, 혹은, 게르만 가스(GeH4)나 테트라메틸게르마늄((CH3)4Ge)이나 테트라에틸게르마늄((C2H5)4Ge)을 Ge 원료로서 이용하여도 좋다. 한편, p형의 불순물로서는, 예를 들면 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 Mg 원료로서 이용하여도 좋다. 또한, 암모니아에 대신하여, 히드라진(N2H4)을 이용할 수도 있다. 또한, 상술한 유기 금속 MO 이외에도, 다른 III족 원소를 함유시킨 구성으로 할 수가 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be 등의 불순물을 함유시킬 수가 있다. 또한, 의도적으로 첨가한 원소에 한정하지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
또, 지지체(20)는 원판 모양의 형상을 가지고 있고, 일방의 면 즉 표면이 상방을 향하고, 한편 타방의 면 즉 이면이 하방을 향하도록 수용부(11) 내에 배치되어 있다. 그리고, 지지체(20)는 탄소(C)로 형성된 기재의 외측에, SiC에 의한 코팅(coating)을 실시한 것으로 구성되어 있다. 여기서, 지지체(20)의 표면측에는 각각 원형 모양을 가지는 6개의 오목부가 원주 방향으로 등간격으로 형성되어 있다. 한편, 지지체(20)의 이면측에는, 그 중앙부로부터 하방을 향한 금속제의 축(21)이 장착되어 있고, 이 축(21)은, 수용부(11)의 저면 중앙부에 설치된 관통공을 통해 반응 용기(10)의 외부로 돌출되어 있다. 그리고, 지지체(20)는, 반응 용기(10)의 외부로부터 축(21)에 구동력을 주는 것으로, 도 2에 나타내는 화살표 A방향으로 회전하도록 되어 있다.
또한, 지지체(20)의 내부에는, 지지체(20)에 설치된 6개의 오목부의 저면을 향해 질소 N2를 공급하기 위한 관통공(도시하지 않음)이 형성되어 있다. 또, 지지체(20)에 설치된 6개의 오목부의 저면에 대한 질소 N2의 공급 수법에 있어서는 적당히 설정 변경하여도 지장이 없다.
또, 지지체(20)의 표면에 설치된 6개의 오목부에는 각각 원형 모양을 가지는 기판 보지체(30)가 장착되어 있다. 이들 기판 보지체(30)는 각각 상방을 향하는 면에 원형 모양의 오목부가 형성되어 있고, 각 오목부에는 화합물 반도체 기판(40)이 장착되어 있다. 그리고, 기판 보지체(30)도 탄소로 형성된 기재의 외측에 SiC에 의한 코팅을 실시한 것으로 구성되어 있다. 또한, 지지체(20)에 설치된 오목부와 기판 보지체(30)의 사이에는 간극이 형성되어 있고, 이들 6개의 기판 보지체(30)는 지지체(20)에 대해서 착탈이 자유롭게 되어 있다.
여기서, 피형성체의 일례로서의 화합물 반도체 기판(40)은 그 결정 성장면 즉 결정의 피형성면이 외측으로 노출되도록 기판 보지체(30)의 오목부에 보지되어 있다. 또한, 화합물 반도체 기판(40)은 기판 보지체(30)에 대해서 착탈이 자유롭게 되어 있다.
그리고, 각 기판 보지체(30)는 각각이 화합물 반도체 기판(40)을 보지한 상태에서, 상술한 도시하지 않는 관통공을 통해 공급되는 질소 N2의 흐름에 의해, 도 2에 나타내는 화살표 B방향으로 회전하도록 되어 있다.
또, 이 MOCVD 장치(1)의 지지체(20)의 이면측과 수용부(11)의 저면과의 사이에는, 지지체(20) 및 기판 보지체(30)를 통해 화합물 반도체 기판(40)을 가열하는 가열부(50)가 설치되어 있다. 이 가열부(50)는 축(21)을 관통시키는 구멍이 형성된 링(ring) 모양의 형상을 구비하고 있고, 그 내부에는 코일이 수용되어 있다. 또한, 가열부(50)는, 코일에 전류가 공급됨으로써, 지지체(20)를 구성하는 탄소를 전자 유도 가열한다.
또한, 이 MOCVD 장치(1)의 덮개부(12)의 하방 또한 지지체(20)의 상방에는, 반응실 내에 공급되는 원료 가스의 반응에 의해 생성되는 생성물이, 덮개부(12)의 내벽에 부착, 퇴적하는 것을 방지하는 것에 의해 덮개부(12)를 보호하는 보호 부재(60)가 설치되어 있다. 여기서, 대향 부재의 일례로서의 보호 부재(60)는 원형 모양을 가지고 있고, 덮개부(12)와 마찬가지로 중앙부에 외부로부터 반응실의 내부에 원료 가스를 공급하는 원료 공급구의 일례로서의 관통공이 형성되어 있다. 또, 보호 부재(60)에는 덮개부(12)와 마찬가지로 외부로부터 반응실 내부를 관찰하기 위한 관통공도 형성되어 있다.
그리고, 보호 부재(60)는 도시하지 않는 부착 부재에 의해 덮개부(12)에 장착되어 있다. 또한, 부착 부재는 덮개부(12)에 대해서 착탈이 자유롭게 되어 있고, 이에 수반하여 보호 부재(60)도 덮개부(12)에 대해서 설치 및 제거가 가능하게 되어 있다. 또, 보호 부재(60)는 부착 부재에 의해 덮개부(12)에 장착되는 것으로 고정되게 되어 있다.
또한, 도 2에 파선으로 나타내듯이, 보호 부재(60)는 상방으로부터 본 경우에 지지체(20)의 전체면을 덮도록 배치되어 있다. 따라서, 각 기판 보지체(30)를 통해 지지체(20)에 보지되는 6매의 화합물 반도체 기판(40)은 보호 부재(60)의 하방에 위치한다.
또, 이 MOCVD 장치(1)의 지지체(20)와 보호 부재(60)의 사이에는, 반응실 내에 공급되어 결정의 에피택셜 성장에 사용된 원료 가스 등을 수용부(11)의 저면에 설치된 배출관측으로 이끄는 배기 부재(80)가 장착되어 있다. 이 배기 부재(80)는 링 모양의 형상을 가지고 있다. 또, 배기 부재(80)의 내벽은 지지체(20)에 설치된 6개의 오목부보다도 외측에 위치하고 있다. 그리고, 배기 부재(80)의 내벽에는 사용후의 원료 가스 등을 외부로 배출하기 위한 복수의 관통공(도시하지 않음)이 형성되어 있다. 또한, 배기 부재(80)는 지지체(20)의 외주부 연단측(緣端側)의 대향부에 있어서, 지지체(20)의 회전을 방해하지 않게 구성되어 있다. 또, 도 2에 있어서는 배기 부재(80)의 기재를 생략하고 있다.
그리고, 이 MOCVD 장치(1)의 덮개부(12)에 설치된 관통공의 상부에는 감시 장치(90)가 장착되어 있다. 이 감시 장치(90)는 덮개부(12) 및 보호 부재(60)에 각각 설치된 관통공을 통해, 반응실의 내부의 상태, 보다 구체적으로는, 기판 보지체(30)를 통해 지지체(20)에 보지된 화합물 반도체 기판(40) 상에 에피택셜 성장하는 결정의 상태, 및 화합물 반도체 기판(40)의 휘어짐의 상태 등을 감시한다. 또한, 이들의 관통공을 통해 감시 장치(90)에 원료 가스 등이 유입하는 것을 방지하기 위해, 감시 장치(90)로부터 반응실을 향해, 예를 들면 질소 N2 등의 퍼지 가스가 공급되고 있다.
도 3은 상술한 MOCVD 장치(1)에서 사용되는 보호 부재(60)의 구성을 설명하기 위한 도이다. 여기서, 도 3(a)은 도 1에 나타내는 보호 부재(60)를 지지체(20)측 즉 하방측에서 본 도이고, 도 3(b)은 보호 부재(60)를 덮개부(12)측 즉 상방으로부터 본 도이고, 도 3(c)은 보호 부재(60)의 단면을 나타내는 도이다. 또한, 이하의 설명에 있어서는, 도 3(a)에 나타내는 면을 보호 부재(60)의 표면이라고 부르고, 도 3(b)에 나타내는 면을 보호 부재(60)의 이면이라고 부른다.
보호 부재(60)는 석영 유리에 의해 구성되어 있고, 그 중앙부에는 원료 가스를 공급하기 위한 제1의 관통공(61)이 형성되고 도 중의 우측의 한 부위에는 감시 장치(90)에 의한 감시를 행하기 위한 제2의 관통공(62)이 형성되어 있다.
또, 보호 부재(60)의 표면측 즉 MOCVD 장치(1)에 있어서의 화합물 반도체 기판(40)과의 대향면에는 360개의 홈(63)이 방사상으로 형성되어 있다. 보호 부재(60)의 표면측에 있어서, 360개의 홈(63)은 1번 걸러서 등간격으로 형성되어 있고, 각각이 V자 모양의 단면 형상을 가지고 있다. 여기서, 각 홈(63)의 폭 W는, 예를 들면 0.4㎜ 이상 2.0㎜ 이하의 범위가 좋고, 또 원주 방향에 대해 폭 W를 도중에 임의로 변화시킨 구조라도 좋다. 또, 각 홈(63)의 깊이 D는, 예를 들면 0.2㎜ 이상 0.8㎜ 이하로 하는 것이 바람직하다. 즉, 본 실시의 형태에서 이용하는 보호 부재(60)의 표면에는 복수의 홈(63)에 의해 요철이 형성되어 있다.
또한, 각 홈(63)의 제1의 관통공(61)측 즉 중앙부측의 시점은 원형 모양을 가지는 보호 부재(60)의 중심에서 반경 100㎜의 위치로 되어 있고, 각 홈(63)의 외주부 연단측의 종점은 보호 부재(60)의 중심에서 반경 220㎜의 위치로 되어 있다. 도 3(a)에는 지지체(20)(도 2 참조)의 회전에 의한 화합물 반도체 기판(40)의 이동 궤적(내측 단부 및 외측 단부)을 각각 파선으로 나타내고 있다. 여기서 각 홈(63)의 시점의 위치는 대향하는 지지체(20)에 보지된 6매의 화합물 반도체 기판(40)의 내측 단부의 이동 궤적보다도 중심부측으로 되어 있고, 각 홈(63)의 종점의 위치는 대향하는 지지체(20)에 보지된 6매의 화합물 반도체 기판(40)의 외측 단부의 이동 궤적보다 외측으로 되어 있다. 즉, 지지체(20)에 보지되어 회전하는 6매의 화합물 반도체 기판(40)의 상방에는 항상 보호 부재(60)의 표면에 설치된 홈(63)이 대향하게 된다.
또, 각 홈(63)의 종점의 위치는, 도 3(a)에 점선으로 나타내는 배기 부재(80)의 내측 단부의 위치보다 중심부측으로 되어 있다. 따라서, 배기 부재(80)의 외주부 연단측에는 보호 부재(60)의 표면의 외주부 연단측에 존재하는 평탄한 부위가 대향함으로써 홈(63)을 통해 보호 부재(60)와 배기 부재(80)의 대향부로부터 원료 가스가 새는 것을 억제하고 있다.
도 4는 상술한 MOCVD 장치(1)를 이용하여 제조되는 적층 반도체 웨이퍼 SW의 일례의 단면도를 나타내고 있다. 또한, 적층 반도체 웨이퍼 SW를 구성하는 화합물 반도체로서는, 특히 한정되는 것은 아니고, 예를 들면, III-V족 화합물 반도체, II-VI족 화합물 반도체, IV-IV족 화합물 반도체 등을 들 수 있다. 본 실시의 형태에서는, III-V족 화합물 반도체가 바람직하고, 그 중에서, III족 질화물 화합물 반도체가 바람직하다. 그리고, 이하에서는, III족 질화물 화합물 반도체를 가지는 적층 반도체 웨이퍼 SW를 예로 들어 설명한다. 또한, 도 4에 나타내는 적층 반도체 웨이퍼 SW는 예를 들면 청색광을 출력하는 청색 발광 칩 더 나아가서는 청색 발광 칩을 이용한 발광 장치를 제조하기 위한 출발 재료로 된다.
이 적층 반도체 웨이퍼 SW는 기판(110)과, 기판(110) 상에 형성된 중간층(120)과, 중간층(120) 상에 순차 적층되는 기초층(base layer)(130)과 n형 반도체층(140)과 발광층(150)과 p형 반도체층(160)을 구비하고 있다.
여기서, n형 반도체층(140)은 기초층(130)측에 설치되는 n형 콘택트층(contact layer)(140a)과 발광층(150)측에 설치되는 n형 클래드층(clad layer)(140b)을 가진다. 또, 발광층(150)은 장벽층(barrier layer)(150a)과 우물층(well layer)(150b)이 교대로 적층되고, 2개의 장벽층(150a)에 의해 1개의 우물층(150b)을 끼워 넣은 구조를 가진다. 또한, p형 반도체층(160)은 발광층(150)측에 설치되는 p형 클래드층(160a)과 최상층에 설치되는 p형 콘택트층(160b)을 가진다. 또한, 이하의 설명에 있어서는, n형 반도체층(140), 발광층(150) 및 p형 반도체층(160)을 한데 모아서 화합물 반도체층(100)이라고 칭한다.
<기판(110)>
기판(110)은 III족 질화물 화합물 반도체와는 다른 재료로 구성되고, 기판(110) 상에 III족 질화물 반도체 결정이 에피택셜 성장된다. 기판(110)을 구성하는 재료로서는, 예를 들면, 사파이어, 탄화규소(실리콘카바이드 : SiC), 실리콘, 산화아연, 산화마그네슘, 산화망간, 산화지르코늄, 산화망간아연철, 산화마그네슘알루미늄, 붕화지르코늄, 산화갈륨, 산화인듐, 산화리튬갈륨, 산화리튬알루미늄, 산화네오지움갈륨, 산화란탄스트론치움아알류미늄탄탈, 산화스트론튬티타늄, 산화티타늄, 하프늄, 텅스텐, 몰리브덴 등을 들 수 있다. 이들 중에서도, 사파이어, 탄화규소(실리콘카바이드 : SiC)가 바람직하다.
<중간층(120)>
상술한 것처럼 기판(110)은 III족 질화물 화합물 반도체와는 다른 재료로 구성된다. 이 때문에 도 1에 나타내는 MOCVD 장치(1)를 이용하여 화합물 반도체층(100)을 성막하기 전에 버퍼(buffer) 기능을 발휘하는 중간층(120)을 기판(110) 상에 설치해 두는 것이 바람직하다. 특히, 중간층(120)이 단결정 구조인 것은 버퍼 기능의 면에서 바람직하다. 단결정 구조를 가지는 중간층(120)을 기판(110) 상에 성막했을 경우, 중간층(120)의 버퍼 기능이 유효하게 작용하고, 중간층(120) 상에 성막되는 기초층(130)과 화합물 반도체층(100)은 양호한 결정성을 가지는 결정막으로 된다.
중간층(120)은 Al을 함유하는 것이 바람직하고 III족 질화물인 AlN를 포함하는 것이 특히 바람직하다.
<기초층(130)>
기초층(130)에 이용하는 재료로서는, Ga를 포함하는 III족 질화물(GaN계 화합물 반도체)이 이용되고, 특히 AlGaN, 또는 GaN을 매우 적합하게 이용할 수가 있다. 기초층(130)의 막 두께는 0.1㎛ 이상, 바람직하게는 0.5㎛ 이상, 더 바람직하게는 1㎛ 이상이다.
<n형 반도체층(140)>
n형 반도체층(140)은 n형 콘택트층(140a) 및 n형 클래드층(140b)으로 구성된다.
여기서, n형 콘택트층(140a)으로서는 기초층(130)과 마찬가지로 GaN계 화합물 반도체가 이용된다. 또, 기초층(130) 및 n형 콘택트층(140a)을 구성하는 질화갈륨계 화합물 반도체는 동일의 조성인 것이 바람직하고, 이들의 합계의 막 두께를 0.1㎛~20㎛, 바람직하게는 0.5㎛~15㎛, 더 바람직하게는 1㎛~12㎛의 범위로 설정하는 것이 바람직하다.
한편, n형 클래드층(140b)은 AlGaN, GaN, GaInN 등에 의해 형성하는 것이 가능하다. 또, 이들의 구조를 이질 접합한 것이나 여러 차례 적층한 초격자 구조를 채용해도 좋다. n형 클래드층(140b)으로서 GaInN을 채용했을 경우에는, 그 밴드갭을 발광층(150)의 GaInN의 밴드갭보다 크게 하는 것이 바람직하다. n형 클래드층(140b)의 막 두께는 바람직하게는 5㎚~500㎚, 보다 바람직하게는 5㎚~100㎚의 범위이다.
<발광층(150)>
발광층(150)은 질화갈륨계 화합물 반도체로 이루어지는 장벽층(150a)과 인듐을 함유하는 질화갈륨계 화합물 반도체로 이루어지는 우물층(150b)이 교대로 반복하여 적층되고, 한편 n형 반도체층(140)측 및 p형 반도체층(160)측에 각각 장벽층(150a)이 배치되는 순서로 적층하여 형성된다. 본 실시의 형태에 있어서, 발광층(150)은 6층의 장벽층(150a)과 5층의 우물층(150b)이 교대로 반복하여 적층되고, 발광층(150)의 최상층 및 최하층에 장벽층(150a)이 배치되고, 각 장벽층(150a) 사이에 우물층(150b)이 배치되는 구성으로 되어 있다.
장벽층(150a)으로서는, 예를 들면, 인듐을 함유한 질화갈륨계 화합물 반도체로 이루어지는 우물층(150b)보다 밴드갭(band-gap) 에너지가 큰 AlcGa1 - cN(0≤c≤0.3) 등의 질화갈륨계 화합물 반도체를 매우 적합하게 이용할 수가 있다.
또, 우물층(150b)에는, 인듐을 함유하는 질화갈륨계 화합물 반도체로서 예를 들면, Ga1 -sInsN(0<s<0.4) 등의 질화갈륨인듐을 이용할 수가 있다.
발광층(150) 전체의 막 두께로서는, 특히 한정되지 않지만, 양자 효과가 얻어지는 정도의 막 두께, 즉 임계 막 두께 영역인 것이 바람직하다. 예를 들면, 발광층(150)의 막 두께는 1㎚~500㎚의 범위인 것이 바람직하고, 100㎚전후의 막 두께이면 보다 바람직하다. 또, 우물층(150b)의 막 두께로서는, 특히 한정되지 않지만, 양자 효과가 얻어지는 정도의 막 두께인 것이 바람직하다.
<p형 반도체층(160)>
p형 반도체층(160)은 p형 클래드층(160a) 및 p형 콘택트층(160b)으로 구성된다. p형 클래드층(160a)으로서는 바람직하게는 AldGa1 -dN(0<d≤0.4)의 것을 들 수 있다. p형 클래드층(160a)의 막 두께는 바람직하게는 1㎚~400㎚이고 보다 바람직하게는 5㎚~100㎚이다.
한편, p형 콘택트층(160b)으로서는 AleGa1 -eN(0≤e<0.5)을 포함하여 이루어지는 질화갈륨계 화합물 반도체층을 들 수 있다. p형 콘택트층(160b)의 막 두께는, 특히 한정되지 않지만, 10㎚~500㎚이 바람직하고, 보다 바람직하게는 50㎚~200㎚이다.
도 5는 상술한 적층 반도체 웨이퍼 SW에 더 가공을 하는 것에 의해 얻어지는 발광 소자 칩(chip) LC의 단면도를 나타내고 있다.
발광 소자 칩 LC에 있어서는 p형 반도체층(160)의 p형 콘택트층(160b) 상에 투명 양극(positive electrode)(170)이 적층되고, 또한 그 상에 양극 본딩 패드(bonding pad)(180)가 형성됨과 아울러, n형 반도체층(140)의 n형 콘택트층(140a)에 형성된 노출 영역(140c)에 음극(negative electrode) 본딩 패드(bonding pad)(190)가 적층되어 있다.
<투명 양극(170)>
투명 양극(170)을 구성하는 재료로서는, 예를 들면, ITO(In2O3-SnO2), AZO(ZnO-Al2O3), IZO(In2O3-ZnO), GZO(ZnO-Ga2O3) 등의 종래 공지의 재료를 들 수 있다. 또, 투명 양극(170)의 구조는, 특히 한정되지 않고, 종래 공지의 구조를 채용할 수가 있다. 투명 양극(170)은 p형 반도체층(160) 상의 거의 전체면을 덮도록 형성해도 좋고, 격자 형상이나 나무 형상으로 형성해도 좋다.
<양극 본딩 패드(180)>
투명 양극(170) 상에 형성되는 전극으로서의 양극 본딩 패드(180)는, 예를 들면, 종래 공지의 Au, Al, Ti, V, Cr, Mn, Co, Zn, Ge, Zr, Nb, Mo, Ru, Ta, Ni, Cu 등의 재료로 구성된다. 양극 본딩 패드(180)의 구조는, 특히 한정되지 않고, 종래 공지의 구조를 채용할 수가 있다.
양극 본딩 패드(180)의 두께는, 예를 들면 100㎚~2000㎚의 범위 내이고, 바람직하게는 300㎚~1000㎚의 범위 내이다.
<음극 본딩 패드(190)>
음극 본딩 패드(190)는 기판(110) 상에 성막된 중간층(120) 및 기초층(130) 상에 더 성막된 화합물 반도체층(100)(n형 반도체층(140), 발광층(150) 및 p형 반도체층(160))에 있어서, n형 반도체층(140)의 n형 콘택트층(140a)에 접하도록 형성된다. 이를 위해 음극 본딩 패드(190)를 형성할 때는, p형 반도체층(160), 발광층(150) 및 n형 반도체층(140)의 일부를 제거하고, n형 콘택트층(140a)의 노출 영역(140c)을 형성하고, 그 상에 음극 본딩 패드(190)를 형성한다.
음극 본딩 패드(190)의 재료로서는, 양극 본딩 패드(180)와 마찬가지의 조성 및 구조라도 좋고, 각종 조성 및 구조의 음극이 주지이고, 이들 주지의 음극을 어떤 제한 없이 이용할 수가 있고, 이 기술 분야에서 잘 알려진 관용의 수단으로 설치할 수가 있다.
<화합물 반도체 기판(40)의 제조 방법>
우선, 소정의 직경과 두께를 가지는 사파이어제의 기판(110)을 도시하지 않는 스퍼터링(sputtering) 장치에 세트(set)한다. 그리고, 스퍼터링 장치에 의해 기판(110) 상에 V족 원소를 포함하는 가스와 금속재료를 플라스마로 활성화하여 반응시킴으로써 III족 질화물로 이루어지는 중간층(120)을 형성한다.
이어서, 중간층(120)이 형성된 기판(110)을 도 1에 나타내는 MOCVD 장치(1)에 세트한다. 구체적으로 설명하면, 중간층(120)이 외측을 향하도록 각 기판(110)을 각 기판 보지체(30)에 세트하고, 각 기판(110)이 세트된 각 기판 보지체(30)를 지지체(20)에 설치된 각 오목부에 중간층(120)이 상방을 향하도록 배치한다. 그리고, MOCVD 장치(1)를 이용하여 중간층(120) 상에 기초층(130)의 형성을 행하여 화합물 반도체 기판(40)을 얻는다.
<적층 반도체 웨이퍼 SW의 제조 방법>
도 6은 화합물 반도체 기판(40)을 출발 재료로 하는 적층 반도체 웨이퍼 SW의 제조 방법을 설명하기 위한 플로차트이다.
화합물 반도체 기판(40)을, 도 1에 나타내는 MOCVD 장치(1)에 세트한다(스텝 201). 구체적으로 설명하면, 기초층(130)이 외측을 향하도록 각 기판(110)을 각 기판 보지체(30)에 세트하고, 각 기판(110)이 세트된 각 기판 보지체(30)를 지지체(20)에 설치된 각 오목부에 중간층(120)이 상방을 향하도록 배치한다. 그리고, MOCVD 장치(1)를 이용하여 기초층(130) 상에 n형 콘택트층(140a)을 형성하고(스텝 202), n형 콘택트층(140a) 상에 n형 클래드층(140b)을 형성하고(스텝 203), n형 클래드층(140b) 상에 발광층(150) 즉 장벽층(150a)과 우물층(150b)을 교대로 형성하고(스텝 204), 발광층(150) 상에 p형 클래드층(160a)을 형성하고(스텝 205), p형 클래드층(160a) 상에 p형 콘택트층(160b)을 형성하고(스텝 206), 적층 반도체 웨이퍼 SW를 얻는다.
또한, n형 반도체층(140)(n형 콘택트층(140a), n형 클래드층(140b)), 발광층(150)(장벽층(150a), 우물층(150b)) 및 p형 반도체층(160)(p형 클래드층(160a), p형 콘택트층(160b))의 형성은 연속하여 행해진다. 즉, 화합물 반도체층(100)의 제막 과정에 있어서 반응 용기(10) 내에 공급하는 유기 금속 가스 MO의 조성을 순차 변경해 나감으로써, 도중에 반응 용기(10)의 덮개부(12)를 여는 일 없이, 조성이 다른 복수의 막을 연속적으로 형성하여 적층할 수가 있다.
또, 화합물 반도체 기판(40)의 구성은 이것에 한정되지 않는다. 예를 들면, 기초층(130) 상에 n형 콘택트층(140a)을 구성하고, 기판(110), 중간층(120), 기초층(130), 그리고 n형 콘택트층(140a)을 구비한 것을 화합물 반도체 기판(40)으로 할 수도 있다. 이 경우에는, 적층 반도체 웨이퍼 SW의 제조에 있어서, 스텝 202를 생략하도록 하면 좋다.
<발광 소자 칩 LC의 제조 방법>
도 6에 나타내는 프로세스에 의해 얻어진 적층 반도체 웨이퍼 SW의 p형 반도체층(160) 상에 투명 양극(170)을 적층하고, 그 상에 양극 본딩 패드(180)를 형성한다. 또, 에칭(etching) 등을 이용하여 n형 콘택트층(140a)에 노출 영역(140c)을 형성하고, 이 노출 영역(140c)에 음극 본딩 패드(190)를 설치한다.
그 후, 기판(110)의 중간층(120)의 형성면과는 반대의 면을 소정의 두께가 될 때까지 연삭 및 연마한다.
그리고, 기판(110)의 두께가 조정된 웨이퍼를 예를 들면 350㎛ 각(角)의 정방형으로 절단함으로써 발광 소자 칩 LC를 얻는다.
그러면, 상술한 적층 반도체 웨이퍼 SW의 제조 방법에 있어서의 MOCVD 장치(1)의 동작에 대해서 설명한다.
<MOCVD 장치(1)의 동작>
우선 처음에 6매의 기판 보지체(30)의 오목부에 각각 1매씩 화합물 반도체 기판(40)을 세트한다. 이 때, 화합물 반도체 기판(40)의 기초층(130)을 외부로 노출시키도록 한다. 이어서, 반응 용기(10)의 덮개부(12)를 열어 각각 화합물 반도체 기판(40)이 세트된 6매의 기판 보지체(30)를 MOCVD 장치(1)의 지지체(20)에 설치된 6개의 오목부에 세트한다. 이 때, 화합물 반도체 기판(40)의 기초층(130)이 상방을 향하도록 한다.
또, 덮개부(12)의 내측에 보호 부재(60)를 배치하고, 부착 부재를 이용하여 보호 부재(60)를 덮개부(12)에 장착한다. 또한, 이 때, 덮개부(12)에 설치된 감시용의 관통공과 보호 부재(60)에 설치된 제2의 관통공(62)을 일치시키도록 한다.
그 후, 보호 부재(60)가 장착된 덮개부(12)를 닫아 수용부(11)와 덮개부(12)를 밀착시킨다.
이어서, MOCVD 장치(1)에서는, 도시하지 않는 관통공을 통해 지지체(20)의 각 오목부의 저부를 향해 질소 N2의 공급을 개시시키고, 또 축(21)의 회전을 개시시킨다. 이에 수반하여 지지체(20)는 화살표 A방향으로 회전하고, 지지체(20)에 장착된 6개의 기판 보지체(30)는 화살표 B방향으로 회전한다. 그 결과, 각 기판 보지체(30)에 장착된 화합물 반도체 기판(40)은 화살표 B방향으로 자전하면서 화살표 A방향으로 공전하게 된다.
또, MOCVD 장치(1)에서는 가열부(50)의 코일에 대한 급전이 개시되고, 가열부(50)에 흐르는 전류에 의해 지지체(20)가 전자 유도 가열된다. 또, 지지체(20)가 전자 유도 가열됨으로써 지지체(20)에 보지되는 6개의 기판 보지체(30) 및 각 기판 보지체(30)에 보지되는 화합물 반도체 기판(40)이 소정의 온도로 가열된다. 또한, 감시 장치(90)로부터 반응실을 향해 퍼지 가스의 공급이 개시된다.
그리고, MOCVD 장치(1)는, 도시하지 않는 가스 공급 기구에 의해, 반응실에 대해, 공급관(13)으로부터 n형 콘택트층(140a)용의 유기 금속 가스 MO및 암모니아 NH3을 공급한다. 이에 수반하여 반응실 내에서는 가열되는 화합물 반도체 기판(40)의 근방에 있어서 유기 금속과 암모니아 NH3이 반응하고, 그 결과, n형 콘택트층(140a)용의 III족 질화물 화합물이 생성된다. 그리고, 생성된 n형 콘택트층(140a)용의 III족 질화물 화합물의 상당수는, 원료 가스 공급구의 하방에 위치하는 지지체(20)측으로 낙하하고, 기판 보지체(30)를 통해 지지체(20)에 보지되는 화합물 반도체 기판(40)에 부착한다. 이 때, 화합물 반도체 기판(40)은 소정의 온도로 가열되어 있기 때문에, n형 콘택트층(140a)용의 III족 질화물 화합물의 결정은 화합물 반도체 기판(40)의 기초층(130) 상에 에피텍셜로 성장한다.
또한, 반응실에 원료 가스가 공급되는데 수반하여, 이미 반응실 내에 존재하는 가스의 일부는 배기 부재(80)에 설치된 관통공을 통해 반응실의 외부로 배출되고, 또한 반응 용기(10)의 수용부(11)의 저면에 설치된 관통공을 통해 반응 용기(10)의 외부로 배출된다.
n형 콘택트층(140a)의 형성이 완료되면, MOCVD 장치(1)는, 도시하지 않는 가스 공급 기구에 의해, 반응실에 대해, 공급관(13)으로부터 n형 콘택트층(140a)용의 유기 금속 가스 MO에 대신하여 n형 클래드층(140b)용의 유기 금속 가스 MO를 공급한다. 이 때, MOCVD 장치(1)는 암모니아 NH3의 공급을 계속하여 행한다. 이에 수반하여 반응실 내에서는 가열되는 화합물 반도체 기판(40)의 근방에 있어서 유기 금속과 암모니아 NH3가 반응하고, 그 결과, n형 클래드층(140b)용의 III족 질화물 화합물이 생성된다. 그리고, 생성된 n형 클래드층(140b)용의 III족 질화물 화합물의 상당수는, 원료 가스 공급구의 하방에 위치하는 지지체(20)측으로 낙하하고, 기판 보지체(30)를 통해 지지체(20)에 보지되는 화합물 반도체 기판(40)에 부착한다. 이 때, 화합물 반도체 기판(40)은 소정의 온도로 가열되어 있기 때문에, n형 클래드층(140b)용의 III족 질화물 화합물의 결정은 화합물 반도체 기판(40)의 n형 콘택트층(140a) 상에 에피텍셜로 성장한다.
이후, 반응실에 공급하는 유기 금속 가스 MO를 순차 변경함으로써, 화합물 반도체 기판(40) 상에 형성된 n형 클래드층(140b)에는 복수의 장벽층(150a) 및 복수의 우물층(150b)을 가지는 발광층(150), 그리고 p형 클래드층(160a) 및 p형 콘택트층(160b)을 가지는 p형 반도체층(160)이 순차 형성된다. 이러한 순서를 거쳐 적층 반도체 웨이퍼 SW를 얻을 수 있다.
또한, 상술한 화합물 반도체 기판(40)의 제조 프로세스에서는, MOCVD 장치(1)를 이용하여 미리 기판(110)/중간층(120) 상에 기초층(130)의 형성을 행하고 있지만, 이것에 대해서도 상술한 것과 같은 순서를 이용하여 기초층(130)을 형성할 수가 있다.
그런데, 상술한 MOCVD 장치(1)를 이용한 제막 프로세스에 있어서, 반응실 내에서 생성된 III족 질화물 화합물(반응 생성물)의 일부는 화합물 반도체 기판(40)뿐만이 아니라, 예를 들면 보호 부재(60)의 표면에도 부착한다. 이 때, 보호 부재(60)의 표면에는 화합물 반도체 기판(40) 상에 형성되는 화합물 반도체층(100)과 마찬가지로 조성이 다른 복수의 막이 적층되게 된다.
여기서, 보호 부재(60)의 표면은 상술한 것처럼 기판 보지체(30)를 통해 지지체(20)에 보지되는 화합물 반도체 기판(40)과 대향하고 있고, 한편 화합물 반도체 기판(40)의 결정 성장면의 상방에 보호 부재(60)의 표면이 위치하고 있다. 또, 보호 부재(60)는 석영 유리 즉 화합물 반도체층(100)을 구성하는III족 질화물 화합물 반도체와는 다른 재질로 구성되어 있다.
이 때문에 제막 프로세스중의 반응실의 온도 변화 등에 의해 보호 부재(60)가 수축하면, 보호 부재(60)의 표면에 부착, 퇴적된 III족 질화물 화합물 반도체의 막이 보호 부재(60)로부터 벗겨질 우려가 있다. 또, 보호 부재(60)로부터 III족 질화물 화합물 반도체가 벗겨지면, 벗겨짐에 의해 생긴 이물질이 보호 부재(60)의 하방에 위치하는 화합물 반도체 기판(40) 상에 낙하할 우려도 있다. 화합물 반도체 기판(40) 상에 보호 부재(60)로부터 벗겨져 떨어진 이물질이 부착하면, 그 이물질의 부착 부위에 더 화합물 반도체층(100)을 구성하는 각층의 형성이 이루어지게 되어 버린다. 그 결과, 얻어진 적층 반도체 웨이퍼 SW에 있어서, 이물질이 부착하고 있는 부위에 대해서는, 발광 소자 칩 LC로 할 수가 없게 되어, 그만큼 발광 소자 칩 LC의 제품 수율이 저하되어 버린다. 또, 화합물 반도체 기판(40) 상에 부착하는 이물질의 수혹은 양이 현저하게 많으면 그 적층 반도체 웨이퍼 SW를 파기하지 않을 수 없게 되어, 그만큼 적층 반도체 웨이퍼 SW의 제품 수율이 저하되어 버린다.
그래서, 본 실시의 형태에서는, 도 3에도 나타낸 것처럼, 보호 부재(60)의 표면에 방사상으로 복수의 홈(63)을 형성함으로써 보호 부재(60) 표면의 표면적을 증가시키고, 보호 부재(60)의 표면에 부착한 III족 질화물 화합물 반도체의 벗겨짐을 억제하고 있다. 그 결과, MOCVD 장치(1)를 이용한 제막 프로세스의 과정에 있어서 화합물 반도체 기판(40) 상에 이물질이 부착, 퇴적하는 것을 억제하고 있다.
그 결과, 본 실시의 형태에서는, 적층 반도체 웨이퍼 SW의 제품 수율을 향상시킬 수가 있고, 또한 적층 반도체 웨이퍼 SW를 출발 재료로서 제조되는 발광 소자 칩 LC의 제품 수율도 향상시킬 수가 있다.
또, 본 실시의 형태의 MOCVD 장치(1)에 있어서, 보호 부재(60)는 그 표면에 부착한 반응 생성물을 없앤 후에 재사용된다. 여기서, 본 실시의 형태에서는, 보호 부재(60)의 표면에 복수의 홈(63)을 형성해 둠으로써, 보호 부재(60)의 표면에 부착한 반응 생성물을 브러쉬(brush) 등으로 용이하게 비벼서 떨어뜨릴 수가 있다. 즉, 브러쉬를 이용하여 보호 부재(60)의 홈(63)을 따라 방사상으로 긁어서 제거를 행함으로써 보호 부재(60)의 표면에 부착한 반응 생성물을 없앨 수가 있다.
또한, 본 실시의 형태에서는, 보호 부재(60)의 표면에 방사상으로 복수의 홈(63)을 형성해 둠으로써, 반응 용기(10) 내에 도입되는 유기 금속 가스 MO및 암모니아 NH3을 방사상으로 지지체(20)측을 향해 공급할 수가 있다.
<< 실시예 >>
그러면, 다음에 본 발명의 실시예에 대해서 설명을 실시하지만 본 발명은 실시예에 한정되지 않는다.
본 발명자는, 도 1에 나타내는 MOCVD 장치(1)를 이용하여 화합물 반도체 기판(40) 상에 화합물 반도체층(100)의 형성을 행하고, 이 때에 사용한 보호 부재(60)의 구성과 화합물 반도체 기판(40) 상에 형성된 화합물 반도체층(100) 내에 존재하는 이물질의 수와의 관계에 대해서 검토를 행하였다. 다만, 여기에서는, 지지체(20) 상에 8매의 기판 보지체(30) 즉 8매의 화합물 반도체 기판(40)을 탑재할 수 있는 MOCVD 장치(1)를 이용하였다.
여기서, 실시예에서는 보호 부재(60)로서 도 3에 나타낸 것처럼 표면에 방사상의 복수의 홈(63)을 형성한 것을 이용하였다. 한편, 비교예 1 및 비교예 2에서는, 보호 부재(60)로서 표면이 평탄한 것을 이용하였다. 또, 실시예 및 비교예 1에서는 감시 장치(90)로부터 덮개부(12) 및 보호 부재(60)에 설치된 관통공을 통해 반응실 내에 공급하는 퍼지 가스의 단위 시간당의 유량을 종래대로 하였지만, 비교예 2에서는 보호 부재(60)의 표면에 부착한 반응 생성물이 퍼지 가스의 기류에 의해 벗겨져 있을 가능성을 고려하여 퍼지 가스의 단위 시간당의 유량을 종래보다 줄였다.
그리고, MOCVD 장치(1)를 이용하여, 각 조건에 있어서 56회씩 제막 동작을 행하고, 각각에 있어서 얻어진 448매(8매×56회)의 적층 반도체 웨이퍼 SW의 화합물 반도체층(100)을 목시(目視)로 관측하고, 화합물 반도체층(100)에 존재하는 이물질의 수가 소정량(여기에서는 20개로 함)를 상회한 것을 「불합격품」, 소정량 이하인 것을 「합격품」으로서 각각 평가하였다.
도 7은 실시예, 비교예 1 및 비교예 2의 평가 결과를 나타내는 도이다.
도 7에 있어서, 세로축은 적층 반도체 웨이퍼 SW의 매수를 나타내고 있고, 실시예, 비교예 1 및 비교예 2의 각각에 있어서의 합격품, 불합격품의 수를 나타내고 있다.
도 7에 의해 분명하듯이 실시예에 있어서는, 448매의 적층 반도체 웨이퍼 SW 중에서 불합격품이 1매 뿐인 것에 대해, 비교예 1에서는 448매 중에서 10매가 불합격품으로 되고, 비교예 2에서는 448매 중에서 9매가 불합격품으로 되었다.
따라서, MOCVD 장치(1)에 있어서, 화합물 반도체 기판(40)의 상방에 장착되는 보호 부재(60)의 표면 즉 화합물 반도체 기판(40)의 결정 성장면과의 대향면에, 요철의 일종인 홈(63)을 형성함으로써, 보호 부재(60)로부터의 III족 질화물 화합물 반도체의 벗겨짐 및 이것에 수반하는 화합물 반도체 기판(40)에의 이물질의 부착, 퇴적이 억제되는 것이 이해된다.
또한, 본 실시의 형태에서는, 보호 부재(60)의 표면에 방사상의 복수의 홈(63)을 형성하도록 하고 있었지만 이것에 한정되는 것은 아니다.
도 8은 보호 부재(60)의 표면의 다른 구성예를 나타내고 있다.
우선, 도 8(a)에 나타내듯이, 보호 부재(60)의 표면에, 예를 들면 규칙성 혹은 불규칙성을 가지는 다수의 요철을 형성하도록 해도 좋다.
또, 도 8(b)에 나타내듯이, 보호 부재(60)의 표면에 한 방향을 향한 복수의 홈(63)을 형성하도록 해도 좋다.
또한, 도 8(c)에 나타내듯이, 보호 부재(60)의 표면에 한 방향을 향한 복수의 홈(63) 및 이 한 방향과 직교하는 방향을 향한 다른 복수의 홈(63)을 형성하도록 해도 좋다.
또한, 더 도 8(d)에 나타내듯이, 보호 부재(60)의 표면에 동심원 모양으로 복수의 홈(63)을 형성하도록 해도 좋다.
그리고, 도 8(e)에 나타내듯이, 보호 부재(60)의 표면에 동심원 모양이 아니라 소용돌이 모양으로 홈(63)을 형성하도록 해도 좋다. 또한, 도 8(e)에서는 1개의 홈(63)을 소용돌이 모양으로 형성하는 예를 나타내고 있지만, 복수의 홈(63)을 소용돌이 모양으로 형성하는 것이어도 좋다.
또, 본 실시의 형태에서는, 지지체(20)의 상방에 설치된 보호 부재(60)의 제1의 관통공(61)으로부터 원료 가스의 공급을 행하고 있었지만 이것에 한정되는 것은 아니다. 즉, 지지체(20)의 측방으로부터 수평 방향으로 원료 가스를 공급하는 구성으로 해도 좋다.
1 MOCVD 장치 10 반응 용기
11 수용부 12 덮개부
20 지지체 30 기판 보지체
40 화합물 반도체 기판 50 가열부
60 보호 부재 63 홈(groove)
100 화합물 반도체층 110 기판
120 중간층 130 기초층
140 n형 반도체층
140a n형 콘택트층 140b n형 클래드층
150 발광층
150a 장벽층 150b 우물층
160 p형 반도체층
160a p형 클래드층 160b p형 콘택트층
170 투명 양극
180 양극 본딩 패드(bonding pad)
190 음극 본딩 패드(bonding pad)
SW 적층 반도체 웨이퍼 LC 발광 소자 칩

Claims (12)

  1. 유기 금속 기상 성장법을 이용하여 화합물 반도체의 층을 형성하는 화합물 반도체 제조 장치로서,
    반응 용기와,
    외부로부터 상기 반응 용기 내에 상기 화합물 반도체의 원료 가스를 공급하는 원료 공급구와,
    상기 반응 용기 내에 배치되어 피형성체의 피형성면이 상방을 향하도록 당해 피형성체를 지지하는 지지체와,
    상기 지지체에 지지된 상기 피형성체의 상방에 배치되어 상기 피형성면과 대향하는 대향면에 요철이 형성되는 대향 부재를 가지는 것을 특징으로 하는 화합물 반도체 제조 장치.
  2. 제1항에 있어서,
    상기 대향 부재의 상기 대향면에는 연속성을 가지는 오목부로 이루어지는 홈이 형성되는 것을 특징으로 하는 화합물 반도체 제조 장치.
  3. 제2항에 있어서,
    상기 원료 공급구가 상기 대향 부재에 설치된 관통공에 의해 구성되고,
    상기 대향 부재의 상기 대향면에는 상기 관통공을 중심으로 하여 내측으로부터 외측을 향하는 상기 홈이 형성되는 것을 특징으로 하는 화합물 반도체 제조 장치.
  4. 제3항에 있어서,
    상기 홈이 상기 관통공을 중심으로 하여 방사상으로 복수 형성되는 것을 특징으로 하는 화합물 반도체 제조 장치.
  5. 유기 금속 기상 성장법을 이용하여 화합물 반도체의 층을 피형성체의 피형성면에 형성하는 화합물 반도체의 제조 방법으로서,
    상기 피형성면이 상방을 향하도록 반응 용기 내에 상기 피형성체를 장착하고,
    상기 피형성체의 상방에 상기 피형성면과 대향하는 대향면에 요철이 형성된 대향 부재를 배치하고,
    상기 반응 용기 내에 상기 화합물 반도체의 원료 가스를 공급하는 것을 특징으로 하는 화합물 반도체의 제조 방법.
  6. 제5항에 있어서,
    상기 대향면에는 연속성을 가지는 홈이 형성되는 것을 특징으로 하는 화합물 반도체의 제조 방법.
  7. 제6항에 있어서,
    상기 대향 부재에 설치된 관통공을 통해 상기 반응 용기 내에 상기 원료 가스를 공급하고,
    상기 대향면에는 상기 관통공을 중심으로 하여 내측으로부터 외측을 향하는 상기 홈이 형성되는 것을 특징으로 하는 화합물 반도체의 제조 방법.
  8. 제7항에 있어서,
    상기 대향면에는 상기 관통공을 중심으로 하여 방사상으로 복수의 상기 홈이 형성되는 것을 특징으로 하는 화합물 반도체의 제조 방법.
  9. 유기 금속 기상 성장법을 이용하여 화합물 반도체의 층을 형성하는 화합물 반도체 제조 장치에서 이용되는 화합물 반도체 제조용 지그로서,
    요철을 가지고 피형성면이 상방을 향하도록 배치되는 피형성체의 상방에 대향하는 대향면과,
    상기 대향면과 당해 대향면의 이면을 관통하도록 형성되고, 상기 피형성체의 상방으로부터 당해 피형성체에 상기 화합물 반도체의 원료 가스를 공급하는 원료 공급구를 가지는 것을 특징으로 하는 화합물 반도체 제조용 지그.
  10. 제9항에 있어서,
    상기 대향면에는 연속성을 가지는 홈이 형성되는 것을 특징으로 하는 화합물 반도체 제조용 지그.
  11. 제10항에 있어서,
    상기 대향면에는 상기 원료 공급구를 중심으로 하여 내측으로부터 외측을 향하는 상기 홈이 형성되는 것을 특징으로 하는 화합물 반도체 제조용 지그.
  12. 제11항에 있어서,
    상기 홈이 상기 원료 공급구를 중심으로 하여 방사상으로 복수 형성되어 있는 것을 특징으로 하는 화합물 반도체 제조용 지그.
KR1020117004936A 2008-11-05 2009-11-04 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그 KR101253423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008284349A JP5453768B2 (ja) 2008-11-05 2008-11-05 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具
JPJP-P-2008-284349 2008-11-05
PCT/JP2009/068834 WO2010053094A1 (ja) 2008-11-05 2009-11-04 化合物半導体製造装置、化合物半導体の製造方法、および化合物半導体製造用治具

Publications (2)

Publication Number Publication Date
KR20110033954A true KR20110033954A (ko) 2011-04-01
KR101253423B1 KR101253423B1 (ko) 2013-04-11

Family

ID=42152902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004936A KR101253423B1 (ko) 2008-11-05 2009-11-04 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그

Country Status (7)

Country Link
US (1) US8591656B2 (ko)
JP (1) JP5453768B2 (ko)
KR (1) KR101253423B1 (ko)
CN (1) CN102197460B (ko)
DE (1) DE112009002396B4 (ko)
TW (1) TWI506678B (ko)
WO (1) WO2010053094A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8535445B2 (en) * 2010-08-13 2013-09-17 Veeco Instruments Inc. Enhanced wafer carrier
JP5933202B2 (ja) * 2011-08-05 2016-06-08 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
JP5865625B2 (ja) * 2011-08-05 2016-02-17 昭和電工株式会社 エピタキシャルウェハの製造装置及び製造方法
TWI654666B (zh) 2014-01-27 2019-03-21 Veeco Instruments, Inc. 用於化學氣相沉積系統之具有複合半徑容置腔的晶圓載具
JP6229609B2 (ja) * 2014-07-18 2017-11-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6382629B2 (ja) * 2014-08-07 2018-08-29 大陽日酸株式会社 気相成長装置
CN107002285A (zh) * 2014-11-26 2017-08-01 日本碍子株式会社 13族元素氮化物结晶的制造方法及装置
JP2016157734A (ja) * 2015-02-23 2016-09-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN107326343B (zh) * 2017-08-22 2020-05-12 中国科学院半导体研究所 用于薄膜材料生长的感应加热装置
CN107475691B (zh) * 2017-08-24 2020-07-07 中国科学院半导体研究所 一种基于电磁感应的加热装置
JP2019079867A (ja) * 2017-10-20 2019-05-23 漢民科技股▲分▼有限公司 気相成膜装置
CN109688651A (zh) * 2018-12-27 2019-04-26 东营源纳合金科技有限公司 一种不规则合金坯料加热装置及其加热方法
WO2020146047A1 (en) * 2019-01-08 2020-07-16 Applied Materials, Inc. Pumping apparatus and method for substrate processing chambers
JP7413941B2 (ja) * 2020-07-03 2024-01-16 信越半導体株式会社 接合型半導体素子及び接合型半導体素子の製造方法
CN115786873B (zh) * 2022-12-05 2023-12-26 英诺赛科（珠海）科技有限公司 半导体制造设备、腔体总成、及成长iii族氮化物的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007673A (en) * 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
JP3251215B2 (ja) * 1996-10-02 2002-01-28 松下電器産業株式会社 電子デバイスの製造装置及び電子デバイスの製造方法
JP3540936B2 (ja) * 1998-03-31 2004-07-07 京セラ株式会社 真空容器
US6447853B1 (en) * 1998-11-30 2002-09-10 Kawasaki Microelectronics, Inc. Method and apparatus for processing semiconductor substrates
JP3919409B2 (ja) * 1998-11-30 2007-05-23 川崎マイクロエレクトロニクス株式会社 プラズマ処理装置および半導体製造装置のフォーカスリング
WO2001046498A2 (en) * 1999-12-22 2001-06-28 Aixtron Ag Chemical vapor deposition reactor and process chamber for said reactor
JP2002234793A (ja) 2001-02-07 2002-08-23 Sony Corp 半導体製造装置
US20030124842A1 (en) 2001-12-27 2003-07-03 Applied Materials, Inc. Dual-gas delivery system for chemical vapor deposition processes
JP5154814B2 (ja) 2007-03-29 2013-02-27 東ソー・クォーツ株式会社 石英ガラス材料の製造方法

Also Published As

Publication number Publication date
DE112009002396T5 (de) 2011-07-21
CN102197460B (zh) 2014-07-23
JP2010114203A (ja) 2010-05-20
WO2010053094A1 (ja) 2010-05-14
US8591656B2 (en) 2013-11-26
KR101253423B1 (ko) 2013-04-11
CN102197460A (zh) 2011-09-21
DE112009002396B4 (de) 2022-02-03
US20110207299A1 (en) 2011-08-25
TW201027598A (en) 2010-07-16
TWI506678B (zh) 2015-11-01
JP5453768B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
KR101253423B1 (ko) 화합물 반도체 제조 장치, 화합물 반도체의 제조 방법, 및 화합물 반도체 제조용 지그
US8753448B2 (en) Apparatus and method for manufacturing compound semiconductor, and compound semiconductor manufactured thereby
EP2770545B1 (en) Growth substrate, nitride semiconductor device and method of manufacturing the same
US8211727B2 (en) Group III nitride semiconductor multilayer structure and production method thereof
JP5644256B2 (ja) 化合物半導体の製造装置及び化合物半導体の製造方法
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
US8764903B2 (en) Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
KR100956221B1 (ko) 화학 기상 증착 장치용 서셉터
JP5440109B2 (ja) 化合物半導体の製造方法
US7867801B2 (en) Apparatus for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, group-III nitride semiconductor light-emitting device thereof, and lamp thereof
JP2010073760A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2011079636A1 (en) Epitaxial wafer, method for manufacturing the same and method for manufacturing led chip
JP5440114B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP5904101B2 (ja) 化合物半導体の製造装置およびウェハ保持体
KR101717670B1 (ko) 반도체 발광소자 제조방법
JP5267262B2 (ja) 化合物半導体の製造方法、化合物半導体発光素子の製造方法、化合物半導体製造装置
WO2012111884A1 (en) Laminate substrate and method of fabricating the same
JP5046182B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法
JP2014120658A (ja) 化合物半導体の成膜装置
KR20130077505A (ko) 질화갈륨 성장용 수직형 ｈｖｐｅ 반응기 및 이를 이용한 질화갈륨 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7