CN103839863B - 化合物半导体的制造装置以及晶片保持体 - Google Patents

化合物半导体的制造装置以及晶片保持体 Download PDF

Info

Publication number
CN103839863B
CN103839863B CN201310589003.9A CN201310589003A CN103839863B CN 103839863 B CN103839863 B CN 103839863B CN 201310589003 A CN201310589003 A CN 201310589003A CN 103839863 B CN103839863 B CN 103839863B
Authority
CN
China
Prior art keywords
chip
loading
keeping body
compound semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310589003.9A
Other languages
English (en)
Other versions
CN103839863A (zh
Inventor
安原秀树
吉村和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103839863A publication Critical patent/CN103839863A/zh
Application granted granted Critical
Publication of CN103839863B publication Critical patent/CN103839863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的课题是抑制使化合物半导体外延生长时的组成不均匀。一种在MOCVD装置中保持晶片（W）的晶片保持体（30），具备：装载晶片（W）的装载部件（40）；和被装载于装载部件（40），并且限制装载部件（40）所装载的晶片（W）的移动的环状的限制部件（50）。在装载部件（40）的上表面设有装载晶片（W）的晶片装载面和装载限制部件（50）的环形装载面，晶片装载面相比于环形装载面向上方突出地形成，并且具有与周缘部相比中央部隆起的凸状的形状，晶片装载面的算术平均粗糙度（Ra）被设定在0.5μm以下。

Description

化合物半导体的制造装置以及晶片保持体
技术领域
本发明涉及化合物半导体的制造装置以及晶片保持体。
背景技术
近年，使用化合物半导体的LED（Light Emitting Diode）、FET（Field EffectTransistor）、HEMT（High Electron Mobility Transistor）等的各种半导体元件逐渐被广泛应用。
作为使这样的化合物半导体晶体生长的方法之一，已知化学气相生长法（Chemical Vapor Deposition：以下称作CVD法）。在CVD法中，将成为化合物半导体晶体的原料的原料气体与载气一起向反应室内供给，在反应室内在被加热了的基板的附近对原料气体进行热分解，在基板上使化合物半导体晶体外延生长，由此得到化合物半导体晶片。
作为公报记载的现有技术，有一种处理装置，其具有：定位环部件，其将成为基板的被处理体载置于载置台的支持区域，并且对沿载置于支持区域的被处理体的一面的移动进行规定；和移动限制机构，其设于定位环部件和载置台，容许定位环部件的热收缩差所导致的向定位环部件和载置台的径向的相对移动、且限制沿环部件的相对移动（参照专利文献1）。
在先技术文献
专利文献
专利文献1：日本特表2001-525997号公报
发明内容
在CVD法中，通常为了在基板的附近对原料气体进行热分解而对基板进行加热。此时，如果在基板上的不同的位置（例如周缘侧和中央侧）基板温度存在差异，则基板上所形成的化合物半导体层的组成有时根据在基板上的位置而发生变动。在这里，若在基板上所形成的化合物半导体层产生组成不均匀（组成偏差），则在为如LED那样的发光元件的情况下，会因在基板上的位置，发光波长产生差异，在为FET、HEMT那样的能动元件的情况下，会因在基板上的位置，电子、空穴的移动度产生差异的情况。
发明内容
本发明的目的是抑制使化合物半导体外延生长时的组成不均匀。
本发明为一种化合物半导体的制造装置，是使用化学气相生长法在晶片上形成化合物半导体层的化合物半导体的制造装置，其特征在于，具有：在内部收容所述晶片的反应容器；配置在所述反应容器内，以所述晶片中的所述化合物半导体层的被形成面朝向上方的方式保持该晶片的晶片保持体；从外部向所述反应容器内供给成为所述化合物半导体层的原料的原料气体的供给部；和对所述晶片保持体进行加热的加热部，所述晶片保持体包括：装载所述晶片的装载部件；被装载于所述装载部件，并且通过包围被装载于该装载部件的所述晶片的周面而限制该晶片的移动的限制部件，所述装载部件具有装载所述晶片的第1装载面、和设在该第1装载面的周围并且装载所述限制部件的第2装载面，所述第1装载面，比所述第2装载面突出地形成，并且具有与周缘侧相比中央侧隆起的凸状的面形状，该第1装载面的算术平均粗糙度Ra为0.5μm以下。
在这样的化合物半导体的制造装置中，能使其特征在于，还具有：能够旋转地配置在所述反应容器内，能够旋转地支持所述晶片保持体的支持体，所述供给部从所述支持体的上方或侧方供给所述原料气体。
另外，能使其特征在于，所述加热部将所述晶片加热到700℃以上1200℃以下。
从其他观点考虑，本发明为一种晶片保持体，其是在使用化学气相生长法在晶片上形成化合物半导体层的化合物半导体的制造装置中使用，对该晶片进行保持的晶片保持体，其特征在于，包括：装载所述晶片的装载部件；被装载于所述装载部件，并且通过包围被装载于该装载部件的所述晶片的周面而限制该晶片的移动的限制部件，所述装载部件具有：装载所述晶片的第1装载面、和设在该晶片装载面的周围并且装载所述限制部件的第2装载面，所述第1装载面比所述第2装载面突出地形成，并且具有与周缘侧相比中央侧隆起的凸状的面形状，该第1装载面的算术平均粗糙度Ra为0.5μm以下。
在这样的晶片保持体中，能使其特征在于，所述化学气相生长法为有机金属气相生长法，所述化合物半导体层为III族氮化物半导体层。
另外，能使其特征在于，所述晶片由在基板上预先形成了化合物半导体层的板材构成。
进而，能使其特征在于，所述装载部件是在由碳构成的基材的表面形成由SiC构成的被覆层而构成，所述限制部件由石英构成。
根据本发明，能够抑制使化合物半导体外延生长时的组成不均匀。
附图说明
图1是表示MOCVD（Metal Organic Chemical Vapor Deposition）装置的截面构成的一例的概要图。
图2是图1所示的MOCVD装置的II-II截面图。
图3是用于说明用于在MOCVD装置中保持晶片的晶片保持体的构成的一例的图。
图4是晶片保持体的分解立体图。
图5是用于说明晶片保持体中的装载部件的构成的图。
图6是用于说明晶片保持体中的限制部件的构成的图。
图7是晶片保持体的纵截面图。
图8是用于说明装载部件中的晶片装载面的构成的一例的图。
图9是表示利用MOCVD装置制造的叠层半导体晶片的构成的一例的截面图。
图10是表示实施例1以及比较例1～比较例3各自中的、晶片保持体的晶片装载面的三维形状和所得到的叠层半导体晶片中的PL波长分布的关系的图。
具体实施方式
以下，参照附图，对本发明的实施方式进行详细说明。
＜MOCVD装置的构成＞
图1是表示使用作为化学气相生长法之一的MOCVD（Metal Organic ChemicalVapor Deposition：有机金属气相生长法）的、MOCVD装置1的截面构成的图。另外，图2是图1所示的MOCVD装置1的II-II截面图。
该MOCVD装置1具有下述构成：以晶片W（由后述的基板110（参照图9）或在基板110之上形成1层以上的化合物半导体层而成的叠层基板100（参照图9）构成）的结晶生长面朝向上方的方式配置，将成为进行外延生长的成为化合物半导体晶体的原料的原料气体从晶片W的上方或侧方向晶片W的上表面侧供给。
MOCVD装置1具有：在内部形成有反应室的反应容器10；和配置在反应容器10的反应室内，支持后述的晶片保持体30的支持体20。
其中，反应容器10具有：收容部11，其具有圆筒状的形状且形成有朝向上方的开口并且在其内部收容支持体20；盖部12，其具有圆板状的形状且安装在该收容部11的上部。
在这里，收容部11以及盖部12由不锈钢等的金属构成。另外，盖部12相对于收容部11开闭自如地安装，在相对于收容部11关闭的情况下，与收容部11一起形成反应室。此外，在收容部11和盖部12相对的部位，安装有未图示的O形环等的密封件。
另外，在盖部12的中央部形成有用于从设在外部的气体供给机构（未图示）向反应室内部供给原料气体的贯通孔。而且，作为供给部的一例的供给管13被连接于该贯通孔。而且，在从盖部12的中央部偏倚的位置上也形成有用于从外部观察反应室内部的贯通孔。
另一方面，在收容部11的底面，贯通形成有用于将供给到反应室内的原料气体向反应室的外部排出的多个排气管。而且，在收容部11的底面中央部也形成有用于使后述的轴21通过的贯通孔（未图示）。
在这里，说明MOCVD装置1中所使用的原料气体。
在本实施方式中，在晶片W（基板110或叠层基板100）上，利用MOCVD装置1，形成作为化合物半导体层的一例的III族氮化物半导体层。为此，作为原料，使用包含III族元素的有机金属和包含氮的氨NH3。但是，由于有机金属主要为液体原料，所以在液态的有机金属中采用氮N2和氢H2进行鼓泡，将得到的使氮N2和氢H2以及有机金属混合而成的有机金属气体MO作为原料气体进行供给。在本实施方式中，从供给管13进行有机金属气体MO以及氨NH3的供给。另外，也从供给管13进行载气（例如氢H2）的供给。
再者，作为有机金属，能够列举例如包含III族的Ga的三甲基镓（TMG）或三乙基镓（TEG）、例如包含III族的Al的三甲基铝（TMA）或三乙基铝（TEA）、例如包含III族的In的三甲基铟（TMI）或三乙基铟（TEI）。另外，作为n型的掺杂剂，能够将甲硅烷（SiH4）、乙硅烷（Si2H6）作为Si原料使用，或者，将锗烷气体（GeH4）、四甲基锗（（CH3）4Ge）、四乙基锗（（C2H5）4Ge）作为Ge原料使用。另一方面，作为p型的掺杂剂，能够将例如双（环戊二烯基）镁（Cp2Mg）或双（乙基环戊二烯基）镁（EtCp2Mg）作为Mg原料使用。而且，也可以使用联氨（N2H4）来代替氨。再者，也能够为在上述的有机金属气体MO以外还含有其他的III族元素的构成，能够根据需要而含有Ge、Si、Mg、Ca、Zn、Be等的掺杂剂。而且，不限于有意添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质中所含有的微量杂质。
另外，支持体20，具有圆板状的形状，以一个面即表面朝向上方，且另一面即背面朝向下方的方式配置在收容部11内。而且，支持体20由在由碳（C）形成的基材的外侧施加了由SiC形成的被覆层的材料构成。在这里，在支持体20的表面侧，分别呈圆形的6个凹部在圆周方向上以等间隔形成。另一方面，在支持体20的背面侧，安装有从其中央部朝向下方的金属制的轴21，该轴21经由设于收容部11的底面中央部的贯通孔而突出到反应容器10的外部。而且，支持体20，通过从反应容器10的外部对轴21给予驱动力而会沿着图1以及图2所示的箭头A方向旋转。
再者，在支持体20的内部，形成有用于向设于支持体20的6个凹部的底面供给氮N2的贯通孔（未图示）。在这里，对设在支持体20上的6个凹部的底面供给氮N2的方法，可以适宜地设定变更。
另外，在设于支持体20的表面的6个凹部中安装有分别具有圆形的晶片保持体30。这些晶片保持体30分别在朝向上方的面形成有圆形的凹部，在各凹部中安装有晶片W。再者，在设于支持体20的凹部和晶片保持体30之间形成有间隙，这6个晶片保持体30相对于支持体20装拆自如。
在这里，晶片W以其结晶生长面即晶体的被形成面向外侧露出的方式保持在晶片保持体30的凹部。再者，晶片W相对于晶片保持体30装拆自如。而且，各晶片保持体30在各自保持了晶片W的状态下，通过经由上述的未图示的贯通孔而被供给的氮N2的流动而沿着图2所示的箭头B方向旋转。再者，关于晶片保持体30的具体的结构在后面叙述。
另外，在该MOCVD装置1的支持体20的背面侧和收容部11的底面之间，设有隔着支持体20以及晶片保持体30而对晶片W进行加热的加热部60。该加热部60具有形成有使轴21贯穿的孔的环状的形状，在其内部收容有线圈。再者，加热部60通过对线圈供给电流而对构成支持体20的碳进行电磁感应加热。
而且，在该MOCVD装置1的盖部12的下方且支持体20的上方，设有保护部件70，该保护部件70通过防止因供给到反应室内的原料气体的反应而生成的生成物在盖部12的内壁附着、堆积从而保护盖部12的。在这里，保护部件70具有圆形，与盖部12同样，在中央部形成有从外部向反应室的内部供给原料气体的贯通孔。另外，在保护部件70上，与盖部12同样地也形成有用于从外部观察反应室内部的贯通孔。
而且，保护部件70，利用未图示的安装部件安装在盖部12。再者，安装部件相对于盖部12装拆自如，与此相伴，保护部件70也能够相对于盖部12安装和拆下。另外，保护部件70通过利用安装部件安装在盖部12从而被固定。
再者，如图2中虚线所示，保护部件70，在相对于收容部11关闭了盖部12的状态下从上方观察的情况下，以覆盖支持体20的整个面的方式配置。因此，隔着各晶片保持体30而被保持于支持体20的6枚晶片W位于保护部件70的下方。
另外，在该MOCVD装置1的支持体20和保护部件70之间，安装有排气部件80，该排气部件80将被供给到反应室内、并用于晶体的外延生长的原料气体等向设于收容部11的底面的排出管侧引导。该排气部件80具有环状的形状。另外，排气部件80的内壁，相比于设于支持体20的6个凹部位于外侧的位置。而且，在排气部件80的内壁形成有用于将使用后的原料气体等向外部排出的多个贯通孔（未图示）。再者，排气部件80，在与支持体20的外周部的缘端侧的相对部，以不妨碍支持体20的旋转的方式构成。另外，在图2中，省略了排气部件80的记载。
而且，在设于该MOCVD装置1的盖部12的贯通孔（未图示）的上部，安装有监视装置90。该监视装置90通过分别设于盖部12以及保护部件70的贯通孔而监视反应室的内部的状态，更具体而言，监视在隔着晶片保持体30而被保持于支持体20的晶片W上进行外延生长的晶体的状态以及晶片W的翘曲的状态等。再者，为了防止通过这些贯通孔向监视装置90流入原料气体等，从监视装置90向反应室供给例如氮N2等的吹扫气体（purge gas）。
＜晶片保持体的构成＞
图3是表示用于在图1等所示的MOCVD装置1中保持晶片W的晶片保持体30的构成的一例的图。在这里，图3（a）是从保持晶片W一侧观察晶片保持体30的俯视图，图3（b）是从IIIB方向观察图3（a）所示的晶片保持体30的侧视图。另外，图4是图3所示的晶片保持体30的分解立体图。但在图4中也一并示出保持于晶片保持体30的晶片W。
本实施方式的晶片保持体30，具有：装载晶片W的装载部件40；和通过安装在装载部件40的上表面侧而对装载于装载部件40的晶片W的移动进行限制的限制部件50。其中，装载部件40呈圆盘状的形状，限制部件50呈环状的形状。而且，在本实施方式的晶片保持体30中，相对于装载部件40，限制部件50装拆自如。
图5是用于说明晶片保持体30中的装载部件40的构成的图。在这里，图5（a）是用于说明装载部件40中的、装载限制部件50以及晶片W的上表面41的结构的图，图5（b）是用于说明装载部件40中的、装载于支持体20的底面42的结构的图。该装载部件40与上述的支持体20（参照图1）同样地，由在由碳（C）形成的基材的外侧施加了由SiC形成的被覆层的材料构成。
首先，如图5（a）所示，装载部件40的上表面41具有：用于装载晶片W的晶片装载面411；和从晶片装载面411的周缘向外侧突出地设置的、用于装载环状的限制部件50的环形装载面412。在这里，在图5（a）所示的上表面41中，作为第1装载面的一例的晶片装载面411，相比于作为第2装载面的一例的环形装载面412，向图中近前侧突出（也参照后述的图7）。
另外，环形装载面412的外形呈圆形。另一方面，晶片装载面411的外形也基本上呈圆形，但成为：仿照所装载的晶片W的形状，与晶片W中的定向平面（orientation flat）的形成位置对应的具有直线状的切缺部的外形。再者，在上表面41中，晶片装载面411以及环形装载面412以同心圆状配置。
而且，在环形装载面412上，呈放射状地以90°的间隔形成有向图中里侧凹陷的第1槽部4121、第2槽部4122以及第3槽部4123。再者，在本例中，第2槽部4122和第3槽部4123隔着晶片装载面411而相对，第1槽部4121和与上述定向平面对应的直线状的切缺部隔着晶片装载面411而相对。
接着，如图5（b）所示，装载部件40的底面42具有：装载在支持体20上的环状的被装载面421；从被装载面421的外侧的周缘向外方突出地设置、且在已被装载于支持体20时以规定的间隙与支持体20相对的外侧相对面422；设在比被装载面421的内侧的周缘靠内的内侧，在已被装载于支持体20时以规定的间隙与支持体20相对的内侧相对面423；和设在内侧相对面423的中央的中央凹部424。在这里，在图5（b）所示的底面42中，被装载面421与外侧相对面422、内侧相对面423以及中央凹部424相比向图中近前侧突出（也参照后述的图7）。
图6是用于说明晶片保持体30中的限制部件50的构成的图。在这里，图6（a）是用于说明限制部件50中的、与装载部件40一起构成了晶片保持体30时向上方露出的露出面51的结构的图，图6（b）是用于说明限制部件50中的、与装载部件40一起构成了晶片保持体30时与装载部件40的环形装载面412接触的接触面52的结构的图。该限制部件50由与上述的装载部件40不同的材料、例如石英构成。
本实施方式的限制部件50的外形基本上呈环状。但是，限制部件50的外侧呈圆形状，但其内侧成为具有与晶片W中的定向平面的形成位置对应的、直线状的部位的形状。
首先，如图6（a）所示，限制部件50的露出面51由平坦的面构成。
与此相对，如图6（b）所示，在限制部件50的接触面52上，呈放射状地以90°的间隔形成有向图中近前侧突出的第1垄部521、第2垄部522以及第3垄部523。再者，在本例中，第2垄部522和第3垄部523隔着环内的空间而相对，第1垄部521和与上述定向平面对应的直线状的部位隔着环内的空间而相对。
图7是组合图5所示的装载部件40和图6所示的限制部件50而成的、图3所示的晶片保持体30的纵截面图。在这里，图7（a）表示图3（a）中的VIIA-VIIA截面，图7（b）表示图3（a）中的VIIB-VIIB截面，图7（c）表示图3（a）中的VIIC-VIIC截面。
在本实施方式中，以使限制部件50中的接触面52接触装载部件40的上表面41中的环形装载面412的方式进行安装，由此构成晶片保持体30。在这里，在本实施方式中，与装载部件40中的环形装载面412的外径相比，限制部件50的内径被设定得稍大（大1mm左右）。
而且，在晶片保持体30中，以使装载部件40中的定向平面的对应位置与限制部件50中的定向平面的对应位置一致的方式，进行限制部件50相对于装载部件40的安装（嵌入）。此时，例如如图7（a）所示，在设于装载部件40的上表面41中的环形装载面412上的第1槽部4121中，嵌入有设于限制部件50的接触面52上的第1垄部521。另外，例如如图7（b）所示，在设于装载部件40的环形装载面412上的第2槽部4122中，嵌入有设于限制部件50的接触面52上的第2垄部522，在设于装载部件40的环形装载面412上的第3槽部4123中，嵌入有设于限制部件50的接触面52上的第3垄部523。由此，在本实施方式的晶片保持体30中，能够抑制限制部件50相对于装载部件40的晃动。
另外，在本实施方式中，与装载部件40的上表面41中的晶片装载面411和环形装载面412的台阶高差的大小相比，限制部件50的高度（露出面51和接触面52的距离）被设定得较大。由此，在晶片保持体30中，在装载部件40的晶片装载面411的周围形成由限制部件50的内壁构成的壁。
因此，在晶片保持体30中，在装载部件40的晶片装载面411上装载了晶片W时，该晶片W的周缘被限制部件50的内壁包围，晶片W相对于晶片保持体30的移动（更具体地说，向水平方向的移动）受到限制。
图8是用于说明装载部件40中的晶片装载面411的构成的一例的图。再者，图8所示的装载部件40的截面，是与图3（a）的VIIC-VIIC截面对应的，但在这里，为了有助于对发明的理解，将晶片装载面411中的凹凸夸大地描绘出。
在本实施方式中，从上方观察时呈大致圆形状的晶片装载面411，具有在其截面中从周缘朝向中央逐渐增高的山形（凸形）的截面形状。因此，晶片装载面411中的等高线的分布为大致同心圆状。再者，在本说明中，在晶片装载面411中，标高最高的位置称作顶部4111，以晶片装载面411的周缘为基准时的顶部4111的高度称作晶片装载面高度h。
在这里，在本实施方式中，使用4英寸（100mm）的晶片W，晶片保持体30也被构成为能够装载4英寸的晶片W。因此，装载部件40中的晶片装载面411的直径（除了定向平面的对应位置之外）为100mm。而且，在本实施方式中，与晶片装载面411的直径为100mm相对，晶片装载面高度h被设定为在室温（25℃）下成为17.5±7.5μm。另外，晶片装载面411中的顶部4111，位于从晶片装载面411的中心（圆的中心）起半径20mm的范围内。
而且，在本实施方式中，对装载部件40中的晶片装载面411的表面（由SiC形成的被覆层）实施了基于研磨的抛光（lap）加工。由此，晶片装载面411中的算术平均粗糙度Ra被设定为0.5μm以下，更优选设定为0.3μm±0.1μm（0.2μm～0.4μm）。再者，在装载部件40的环形装载面412的表面（由SiC形成的被覆层），没有实施如晶片装载面411那样的抛光加工。因此，环形装载面412，相比于晶片装载面411，算术平均粗糙度Ra的值较大。
在这里，本实施方式的晶片保持体30，如上所述通过组合装载部件40和限制部件50而构成，在装载部件40的上表面41中，晶片装载面411位于最上部。因此，与将装载部件40和限制部件50一体化而成的现有的晶片保持体相比较，晶片装载面411中的凸面的形成以及已形成的凸面的研磨（抛光加工）变得容易，面的精度也容易显现。
＜叠层半导体晶片的构成＞
图9是表示利用上述的MOCVD装置1制造的叠层半导体晶片SW的一例的截面图。再者，图9所示的叠层半导体晶片SW，成为用于制造输出例如蓝色光的发光芯片的起始材料。
该叠层半导体晶片SW具有：基板110、形成在基板110上的中间层120、在中间层120上依次层叠的基底层130、n型半导体层140、发光层150以及p型半导体层160。
在这里，n型半导体层140具有设在基底层130侧的n型接触层140a和设在发光层150侧的n型覆层140b。另外，发光层150具有：势垒层150a和阱层150b被交替地层叠、且由两个势垒层150a夹着一个阱层150b的多量子阱结构。而且，p型半导体层160具有设在发光层150侧的p型覆层160a和设在最上层的p型接触层160b。
再者，在以下的说明中，将基板110、中间层120以及基底层130统称作叠层基板100，将n型半导体层140、发光层150以及p型半导体层160统称作化合物半导体层170。
（基板110）
基板110由与III族氮化物化合物半导体不同的材料构成，在基板110上，III族氮化物半导体晶体外延生长。作为构成基板110的材料，能够使用例如蓝宝石、碳化硅（SiC）、硅等。
（中间层120）
如上所述，基板110由与III族氮化物化合物半导体不同的材料构成。因此，优选：在利用图1所示的MOCVD装置1成膜化合物半导体层170之前，在基板110上预先设置发挥缓冲功能的中间层120。尤其是，从缓冲功能方面考虑，优选中间层120为单晶结构。在基板110上成膜了具有单晶结构的中间层120的情况下，中间层120的缓冲功能有效地发挥作用，在中间层120上成膜的基底层130和化合物半导体层170成为具有良好的结晶性的结晶膜。
中间层120优选含有Al，特别优选含有作为III族氮化物的AlN。（基底层130）
作为用于基底层130的材料，可使用含有Ga的III族氮化物（GaN系化合物半导体），尤其是能够优选地使用AlGaN或GaN。基底层130的膜厚为0.1μm以上，优选为0.5μm以上，更优选为1μm以上。
（n型半导体层140）
n型半导体层140由n型接触层140a以及n型覆层140b构成。
在这里，作为n型接触层140a，与基底层130同样可使用GaN系化合物半导体。另外，构成基底层130以及n型接触层140a的氮化镓系化合物半导体，优选为相同组成，将它们的合计的膜厚设定为0.1μm～20μm，优选设定为0.5μm～15μm，更优选设定为1μm～12μm的范围。
另一方面，n型覆层140b能够由AlGaN、GaN、GaInN等形成。另外，也可以采用将它们的结构异质接合了的结构或多次层叠的超晶格结构。在作为n型覆层140b采用GaInN的情况下，优选使其带隙比发光层150的GaInN的带隙大。n型覆层140b的膜厚优选为5nm～500nm，更优选在5nm～100nm的范围。
（发光层150）
发光层150，是按下述顺序层叠而形成：包含氮化镓系化合物半导体的势垒层150a和包含含有铟的氮化镓系化合物半导体的阱层150b交替地反复层叠，且在n型半导体层140侧及p型半导体层160侧分别配置势垒层150a。在本实施方式中，发光层150成为下述构成：6层的势垒层150a和5层的阱层150b交替地反复叠层，在发光层150的最上层及最下层配置势垒层150a，在各势垒层150a间配置阱层150b。
作为势垒层150a，例如，能够优选使用与包含含有铟的氮化镓系化合物半导体的阱层150b相比带隙能量大的AlcGa1-cN（0≤c≤0.3）等的氮化镓系化合物半导体。
另外，在阱层150b中，作为含有铟的氮化镓系化合物半导体，例如，能够使用Ga1- sInsN（0＜s＜0.4）等的氮化镓铟（以下有时表示为“GaInN”）。
作为发光层150整体的膜厚，虽无特别限定，但优选为能够得到量子效应的程度的膜厚，即临界膜厚区域。例如，发光层150的膜厚优选为1nm～500nm的范围，更优选为100nm左右的膜厚。另外，作为阱层150b的膜厚，虽无特别限定，但优选为能够得到量子效应的程度的膜厚。
（p型半导体层160）
p型半导体层160由p型覆层160a以及p型接触层160b构成。作为p型覆层160a，优选列举AldGa1-dN（0＜d≤0.4）的层。p型覆层160a的膜厚优选为1nm～400nm，更优选为5nm～100nm。
另一方面，作为p型接触层160b，能够列举含有AleGa1-eN（0≤e＜0.5）而成的氮化镓系化合物半导体层。p型接触层160b的膜厚，虽无特别限定，但优选为10nm～500nm，更优选为50nm～200nm。
再者，在本实施方式的MOCVD装置1中，实施以下工序，即：通过在基板110上层叠中间层120、基底层130而得到叠层基板100的第1层叠工序；通过在叠层基板100的基底层130上层叠包含n型半导体层140、发光层150以及p型半导体层160的化合物半导体层170而得到叠层半导体晶片SW的第2层叠工序。因此，在例如第1层叠工序中基板110变为晶片W，另外，在例如第2层叠工序中叠层基板100变为晶片W。
＜叠层半导体晶片的制造方法＞
在这里，对使用MOCVD装置1，在作为晶片W的一例的叠层基板100上层叠化合物半导体层170，由此制造叠层半导体晶片SW的方法进行说明。
最初，将叠层基板100安装在组合装载部件40和限制部件50而成的晶片保持体30中。此时，通过使叠层基板100中的基板110侧装载于晶片保持体30中的装载部件40的晶片装载面411，而使叠层基板100中的基底层130向外部露出。另外，与此相伴，叠层基板100的周面（侧面）与晶片保持体30中的限制部件50的内壁面相对，成为相对于晶片保持体30叠层基板100被宽松地嵌入了的状态。
接着，将分别保持叠层基板100的6个晶片保持体30安置在设于MOCVD装置1中的支持体20上。更具体地说明，在MOCVD装置1中，在相对于收容部11开放了盖部12的状态下，将各自保持了叠层基板100的6个晶片保持体30以叠层基板100中的基底层130朝向上方的方式配置在设于支持体20的各凹部（6个部位）中。此时，各晶片保持体30的装载部件40中的底面42的被装载面421，与设于支持体20的各凹部的底面接触。然后，相对于收容部11关闭盖部12，进行排气使收容部11和盖部12密着（密合），由此形成反应室。
接着，借助于轴21使支持体20沿箭头A方向旋转，并且通过未图示的贯通孔向设于支持体20的各凹部供给氮N2，由此在沿箭头A方向旋转的支持体20上，使各晶片保持体30以及被保持在各晶片保持体30上的叠层基板100沿箭头B方向旋转。另外，经由供给管13开始载气的供给。
进而，开始向加热部60的通电，介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100加热到用于外延生长n型接触层140a的设定温度（第1设定温度：在本例中为1090℃）。而且，在叠层基板100被加热到第1设定温度的状态下，经由供给管13开始n型接触层140a用的原料气体的供给。
于是，在叠层基板100的基底层130的表面侧，从外部被供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在基底层130上外延生长出n型接触层140a。
而且，一经过预先确定的时间（得到作为目标的n型接触层140a的厚度所需要的时间），就停止经由供给管13的n型接触层140a用的原料气体的供给。由此，n型接触层140a的层叠完成。
接着，通过根据需要变更向加热部60的通电状态（电流值），介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100（在这里，包含直至n型接触层140a为止的层，以下相同）加热到用于使n型覆层140b外延生长的设定温度（第2设定温度：本例中为780℃）。而且，在叠层基板100被加热到第2设定温度的状态下，经由供给管13开始n型覆层140b用的原料气体的供给。
于是，在叠层基板100中的n型接触层140a的表面侧，从外部被供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在n型接触层140a上外延生长出n型覆层140b。
而且，一经过预先确定的时间（得到作为目标的n型覆层140b的厚度所需要的时间），就停止经由供给管13的n型覆层140b用的原料气体的供给。由此，n型覆层140b的层叠完成。
接着，通过根据需要变更向加热部60的通电状态，介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100（这里，包含直至n型覆层140b为止的层，以下相同）加热到用于使势垒层150a外延生长的设定温度（第3设定温度：在本例中为800℃）。而且，在叠层基板100被加热到第3设定温度的状态下，经由供给管13开始势垒层150a用的原料气体的供给。
于是，在叠层基板100中的n型覆层140b的表面侧，从外部被供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在n型覆层140b上外延生长出最初的势垒层150a。
而且，一经过预先确定的时间（得到作为目标的势垒层150a的厚度所需要的时间），就停止经由供给管13的势垒层150a用的原料气体的供给。由此，最初的势垒层150a的层叠完成。
进而接着，通过根据需要变更向加热部60的通电状态，介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100（在这里，包含直至最初的势垒层150a为止的层，以下相同）加热到用于使阱层150b外延生长的设定温度（第4设定温度：在本例中为800℃）。而且，在叠层基板100被加热到第4设定温度的状态下，经由供给管13开始阱层150b用的原料气体的供给。
于是，在叠层基板100中的最初的势垒层150a的表面侧，从外部供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在最初的势垒层150a上外延生长出最初的阱层150b。
而且，一经过预先确定的时间（得到作为目标的阱层150b的厚度所需要的时间），就停止经由供给管13的阱层150b用的原料气体的供给。由此，最初的阱层150b的层叠完成。
以后，交替地反复进行向第3设定温度的加热以及势垒层150a用的原料气体的供给、和向第4设定温度的加热以及阱层150b用的原料气体的供给，由此得到交替层叠了势垒层150a和阱层150b的发光层150。再者，发光层150中的最上层为最后的势垒层150a（在本例中为第6层的势垒层150a）。
然后，通过根据需要变更向加热部60的通电状态，介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100（在这里，包含直至最后的势垒层150a为止的层，以下相同）加热到用于使p型覆层160a外延生长的设定温度（第5设定温度：在本例中为1090℃）。而且，在叠层基板100被加热到第5设定温度的状态下，经由供给管13开始p型覆层160a用的原料气体的供给。
于是，在叠层基板100中的最后的势垒层150a的表面侧，从外部供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在最后的势垒层150a上，外延生长出p型覆层160a。
而且，一经过预先确定的时间（得到作为目标的p型覆层160a的厚度所需要的时间），就停止经由供给管13的p型覆层160a用的原料气体的供给。由此，p型覆层160a的层叠完成。
然后，通过根据需要变更向加热部60的通电状态，介由支持体20以及各晶片保持体30将保持在各晶片保持体30上的叠层基板100（在这里，包含直至p型覆层160a为止的层，以下相同）加热到用于使p型接触层160b外延生长的设定温度（第6设定温度：在本例中为1090℃）。而且，在叠层基板100被加热到第6设定温度的状态下，经由供给管13开始p型接触层160b用的原料气体的供给。
于是，在叠层基板100中的p型覆层160a的表面侧，从外部供给过来的原料气体由于叠层基板100的热而发生反应。其结果，在p型覆层160a上，外延生长出p型接触层160b。
而且，一经过预先确定的时间（得到作为目标的p型接触层160b的厚度所需要的时间），就停止经由供给管13的p型接触层160b用的原料气体的供给。由此，p型接触层160b的层叠完成。
通过以上过程，可得到在叠层基板100上层叠化合物半导体层170而成的、图9所示的叠层半导体晶片SW。
这样得到的叠层半导体晶片SW，其后在进行了电极等的形成后被分割，成为多个发光芯片。此时，优选：在由1枚叠层半导体晶片SW得到的多个发光芯片中，尽量减少发光芯片间的发光波长的偏差。
在这里，发光芯片的发光波长，由构成发光层150的阱层150b（由GaInN构成）中的Ga和In的比率决定。因此，在利用MOCVD装置1的叠层半导体晶片SW的制造中，抑制使阱层150b外延生长时的、GaInN的组成不均匀很重要。
而且，阱层150b中的GaInN的组成不均匀，是起因于使发光层150（更具体而言，阱层150b）外延生长时的、叠层基板100的温度不均匀（温度偏差）而产生的。更具体地说明，在叠层基板100上使阱层150b生长时，在温度相对高的区域中，与温度相对低的区域相比，GaInN中In所占的比例容易降低。再者，在GaInN中In所占的比例降低了的情况下（Ga的比例增加了的情况下），发光层150的发光波长变短，在GaInN中In所占的比例增加了的情况下（Ga的比例降低了的情况下），发光层150的发光波长变长。
为了使层叠发光层150时的、晶片W中的温度分布均匀化，优选：在使晶片保持体30的装载部件40中的晶片装载面411的温度均匀的基础上，使晶片W的背面（与晶片装载面411相对的面）和晶片装载面411的接触状态均匀，使从晶片保持体30向晶片W的热传导均匀。为了使装载部件40中的晶片装载面411的温度均匀化，例如在装载部件40的底面42侧附加锪孔（形成外侧相对面422和/或内侧相对面423），并且使晶片装载面411的热辐射率均匀化，抑制从晶片装载面411的放热不均匀变得重要。为了使晶片装载面411的温度均匀且使从晶片装载面411向晶片W的热传导均匀，使晶片装载面411的表面粗糙度（例如算术平均粗糙度Ra）均匀，并且在使发光层150生长的温度（在本例中为800℃）下，使晶片W的背面和装载部件40中的晶片装载面411的形状以μm级匹配变得重要。
在这里，在层叠有直到n型半导体层140为止的层的晶片W上层叠发光层150时，若能够将晶片W的形状控制成几乎没有翘曲的状态（接近于平坦的状态），则变得容易得到缺陷少的品质良好的膜（发光层150）。但是，由于保持晶片W的晶片保持体30，主要从背面侧（装载部件40的底面42侧）被加热，所以与装载部件40的上表面41（包括晶片装载面411在内）相比，底面42的温度容易变高。因此，在发光层150的生长温度下，由于装载部件40的表背（上表面41侧以及底面42侧）的热膨胀差，装载部件40成为与室温的状态相比向底面42侧凸的状态。
在将装载部件40和限制部件50一体化而成的现有的晶片保持体中，从环观察，装载晶片的面位于里侧，所以难以通过研磨等来对其算术平均粗糙度Ra进行管理，算术平均粗糙度Ra的值会超过1μm，其偏差也大。另外，在现有的晶片保持体中，因重复使用，装载晶片的面的表面粗糙度容易发生偏差，与之相伴，热辐射率、接触热阻变得不均匀，所以成为在所层叠的发光层150（阱层150b）中产生组成不均匀的一个原因。
而且，在现有的晶片保持体中，虽尝试了在与环一体化的状态下，整理装载晶片的面的表面形状、表面粗糙度，但在接近于环的部位为了避开环而无法使用较大的磨石等，因此，遍及装载晶片的面的整个面地高精度地控制表面形状（凸状）和表面粗糙度是非常困难的，导致使用与作为目标的表面形状以及表面粗糙度偏差较大的晶片保持体。
因此，在本实施方式中，设定构成晶片保持体30的装载部件40的形状，使得在室温下，上表面41侧（晶片装载面411侧）变为凸。通过这样地设定装载部件40的形状，在发光层150的生长温度附近，晶片装载面411的表面形状成为大致平坦的状态，能够接近于在发光层150的生长温度附近的叠层基板100的形状。其结果，在发光层150的生长温度附近，在叠层基板100的大致整个区域，能够使叠层基板100的背面和装载部件40中的晶片装载面411的距离接近到一定的大小以下。因此，能够抑制使含有阱层150b的化合物半导体层170外延生长时的叠层基板100的温度不均匀，能够抑制阱层150b中的GaInN的组成不均匀。作为其结果，能够抑制分割叠层半导体晶片SW而得到的多个发光芯片中的发光波长的偏差。
另外，在本实施方式中，使装载部件40中的晶片装载面411的算术平均粗糙度Ra为0.5μm以下。由此，能够抑制从晶片装载面411释放的热的不均匀，即向叠层基板100供给的热的面内不均匀，能够进一步抑制阱层150b中的GaInN的组成不均匀。
在这里，在本实施方式中，在构成晶片保持体30的装载部件40中，在底面42侧形成外侧相对面422和内侧相对面423，由此使外周侧和内周侧的装载部件40的厚度与其他的部位不同。而且，对装载部件40的厚度设置分布也有助于抑制上述的叠层基板100的温度不均匀。
而且，在本实施方式中，保持作为晶片W的叠层基板100的晶片保持体30，由装载叠层基板100的装载部件40、和通过包围装载于装载部件40的叠层基板100的周围而限制叠层基板100的移动的限制部件50构成。在叠层基板100上使化合物半导体层170外延生长的情况下，晶片保持体30本身也伴随加热而变形（热膨胀）。在这里，在将装载叠层基板100的装载部和包围所装载的叠层基板100的周围的环状的壁部一体化而成的现有的晶片保持体中，伴随着加热，装载部变形时，有时由于与装载部一体化的壁部，其变形受到妨碍。该情况下，即使装载部中的晶片W的装载面形成为在例如室温下与周缘相比中央隆起的凸状，在加热时，因一体化的壁部，其形状也会发生变形，存在无法变形为平坦的形状的可能性。与此相对，在本实施方式中，通过由装载部件40和限制部件50构成晶片保持体30，在例如伴随着加热从而装载部件40变形的情况下，限制部件50难以妨碍其变形，所以在加热时，装载部件40中的晶片装载面411容易从凸形状向平坦的形状转变。因此，由此也能够抑制使包含阱层150b的化合物半导体层170外延生长时的叠层基板100的温度不均匀，能够抑制阱层150b中的GaInN的组成不均匀。
另外，本实施方式的晶片保持体30，通过组合装载部件40和限制部件50而构成，所以在例如上述的叠层半导体晶片SW的制造后，能够对装载部件40和限制部件50进行分离，并对各自进行清扫。另外，在例如上述的叠层半导体晶片SW的制造后，能够对装载部件40和限制部件50进行分离，对装载部件40进行清扫而再利用，将限制部件50更换为新的限制部件50。
而且，对于清扫后且分离后的装载部件40，不仅能够进行清扫，还能够进行晶片装载面411的再加工。此时，在装载部件40的上表面41，如上所述，晶片装载面411位于最上部，所以晶片装载面411中的凸面的再形成以及形成了的凸面的再研磨（抛光加工）较容易。
再者，在本实施方式中，构成晶片保持体30的装载部件40以及限制部件50采用不同的材料构成，但不限于此，也可以采用相同的材料构成。
另外，在本实施方式中，以在包含蓝宝石的基板110上使III族氮化物半导体层外延生长由此得到叠层半导体晶片SW的情况为例进行了说明，但不限于此。例如，也可以是在基板110上层叠III-V族化合物半导体、II-VI族化合物半导体、IV-IV族化合物半导体等的化合物半导体的情形。
而且，在本实施方式中，以基板110和叠层于基板110上的化合物半导体为不同种类的情况为例进行了说明，但不限于此，在为相同种类的情况下也可以应用。
实施例
接着，对本发明的实施例进行说明，但本发明不限于实施例。
本发明人利用图1等所示的MOCVD装置1，在叠层基板100上进行化合物半导体层170的层叠，对此时使用的晶片保持体30的构成和所得到的叠层半导体晶片SW中的光致发光特性（PL波长分布）的关系进行了研究。
图10是表示实施例1和比较例1～比较例3各自中的、晶片保持体30的晶片装载面411的三维形状和所得到的叠层半导体晶片SW的PL波长分布的关系的图。
在这里，在实施例1中，使用了在实施方式中说明了的、将装载部件40和限制部件50组合而成的晶片保持体30（参照图3～图8）。另外，在比较例1和比较例2中，使用了将装载部和限制部一体化了的、现有的晶片保持体30。
另外，如图10所示，在实施例1中，使室温下的晶片装载面411的形状为与周缘相比中央隆起的凸形状。此时，使晶片装载面411的晶片装载面高度h为17.5μm，使晶片装载面411的算术平均粗糙度Ra为0.3μm。
另一方面，如图10所示，在比较例1中，使室温下的晶片装载面411的形状为既不是平坦状也不是凸状的异形形状。在这里，在比较例1中，如图中用直线所示那样，存在从左侧中央朝向右侧下方的山脊部分。
另一方面，如图10所示，在比较例2中，使室温下的晶片装载面411的形状与比较例1同样地为既不是平坦状也不是凸状的异形形状。但是，在比较例2中，如图中用直线所示那样，存在从图中左侧下方朝向右侧上方的山脊部分。
与此相对，如图10所示，在比较例3中，与实施例1同样地，使室温下的晶片装载面411的形状为与周缘相比中央隆起的凸形状。但是，使晶片装载面411的晶片装载面高度h为17.5μm，另一方面使晶片装载面411的算术平均粗糙度Ra为0.6μm。
接着，对于得到的波长分布进行说明。
在实施例1中，遍及叠层半导体晶片SW的大致整个区域，PL波长的偏差变小。
与此相对，在比较例1中，在叠层半导体晶片SW的中央侧，与周缘侧相比，偏在PL波长变长的区域。
另外，在比较例2中，在叠层半导体晶片SW的周缘侧，与其他的区域相比，偏在PL波长变长的两个区域。
而且，在比较例3中，在叠层半导体晶片SW的中央侧，与周缘侧相比，也偏在PL波长变长的区域。
这样可知，通过由装载部件40和限制部件50构成晶片保持体30，并且使装载部件40的晶片装载面411的形状为从周缘朝向中央隆起的凸状，并且微观观察晶片装载面411时为平坦的面（算术平均粗糙度Ra为0.5μm以下），能够得到PL波长的偏差进而发光波长的偏差少的叠层半导体晶片SW。
附图标记说明
1…MOCVD装置，10…反应容器，20…支持体，30…晶片保持体，40…装载部件，50…限制部件，60…加热部，70…保护部件，80…排气部件，90…监视装置，100…叠层基板，110…基板，120…中间层，130…基底层，140…n型半导体层，150…发光层，160…p型半导体层，170…化合物半导体层，W…晶片，SW…叠层半导体晶片。

Claims (7)

1.一种化合物半导体的制造装置，是使用化学气相生长法在晶片上形成化合物半导体层的化合物半导体的制造装置，其特征在于，具备：
在内部收容所述晶片的反应容器；
配置在所述反应容器内，以所述晶片中的所述化合物半导体层的被形成面朝向上方的方式保持该晶片的晶片保持体；
从外部向所述反应容器内供给成为所述化合物半导体层的原料的原料气体的供给部；和
对所述晶片保持体进行加热的加热部，
所述晶片保持体包括：
装载所述晶片的装载部件；和
被装载于所述装载部件，并且通过包围被装载于该装载部件的所述晶片的周面而限制该晶片的移动的限制部件，
所述装载部件具备：装载所述晶片的第1装载面、和设在该第1装载面的周围并且装载所述限制部件的第2装载面，
所述第1装载面，比所述第2装载面突出地形成，并且具有与周缘侧相比中央侧隆起的凸状的面形状，该第1装载面的算术平均粗糙度Ra为0.5μm以下，
所述第2装载面比所述第1装载面的算术平均粗糙度Ra的值大，
在所述装载部件的底面侧形成外侧相对面和内侧相对面，所述装载部件的外周侧和内周侧的厚度与其他的部位不同。
2.根据权利要求1所述的化合物半导体的制造装置，其特征在于，还具备支持体，所述支持体能够旋转地配置在所述反应容器内，且能够旋转地支持所述晶片保持体，
所述供给部从所述支持体的上方或侧方供给所述原料气体。
3.根据权利要求1或2所述的化合物半导体的制造装置，其特征在于，所述加热部将所述晶片加热到700℃以上1200℃以下。
4.一种晶片保持体，是在使用化学气相生长法在晶片上形成化合物半导体层的化合物半导体的制造装置中使用，保持该晶片的晶片保持体，其特征在于，包括：
装载所述晶片的装载部件；
被装载于所述装载部件，并且通过包围被装载于该装载部件的所述晶片的周面而限制该晶片的移动的限制部件，
所述装载部件具备：装载所述晶片的第1装载面、和设在该晶片装载面的周围并且装载所述限制部件的第2装载面，
所述第1装载面，比所述第2装载面突出地形成，并且具有与周缘侧相比中央侧隆起的凸状的面形状，该第1装载面的算术平均粗糙度Ra为0.5μm以下，
所述第2装载面比所述第1装载面的算术平均粗糙度Ra的值大，
在所述装载部件的底面侧形成外侧相对面和内侧相对面，所述装载部件的外周侧和内周侧的厚度与其他的部位不同。
5.根据权利要求4所述的晶片保持体，其特征在于，所述化学气相生长法为有机金属气相生长法，所述化合物半导体层为III族氮化物半导体层。
6.根据权利要求4或5所述的晶片保持体，其特征在于，所述晶片由在基板上预先形成了化合物半导体层的板材构成。
7.根据权利要求4或5所述的晶片保持体，其特征在于，所述装载部件是在由碳构成的基材的表面形成由SiC构成的被覆层而构成，所述限制部件由石英构成。
CN201310589003.9A 2012-11-22 2013-11-20 化合物半导体的制造装置以及晶片保持体 Active CN103839863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012256390A JP5904101B2 (ja) 2012-11-22 2012-11-22 化合物半導体の製造装置およびウェハ保持体
JP256390/2012 2012-11-22

Publications (2)

Publication Number Publication Date
CN103839863A CN103839863A (zh) 2014-06-04
CN103839863B true CN103839863B (zh) 2017-03-01

Family

ID=50726720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589003.9A Active CN103839863B (zh) 2012-11-22 2013-11-20 化合物半导体的制造装置以及晶片保持体

Country Status (3)

Country Link
US (1) US20140137800A1 (zh)
JP (1) JP5904101B2 (zh)
CN (1) CN103839863B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6850590B2 (ja) * 2016-11-17 2021-03-31 昭和電工株式会社 搭載プレート、ウェハ支持台、及び化学気相成長装置
JP7145648B2 (ja) * 2018-05-22 2022-10-03 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN115142128B (zh) * 2021-03-31 2024-06-07 苏州贝莱克金刚石科技有限公司 制备mpcvd单晶金刚石用的产品载台及其应用
TWM633935U (zh) * 2021-04-07 2022-11-11 日商信越化學工業股份有限公司 積層體的製造系統、積層體以及半導體裝置
CN117230432B (zh) * 2023-08-29 2024-10-11 德鸿半导体设备(浙江)有限公司 一种承载光伏pecvd设备用的基片托盘

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131931A (en) * 1980-03-19 1981-10-15 Hitachi Ltd Controlling device of wafer temperature
JPH02212394A (ja) * 1989-02-13 1990-08-23 Mitsui Eng & Shipbuild Co Ltd サセプタ
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JP3602901B2 (ja) * 1996-01-30 2004-12-15 京セラ株式会社 ウェハ保持部材とその製造方法
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
US6589352B1 (en) * 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
JP2004289137A (ja) * 2003-03-03 2004-10-14 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体及びそれを搭載した半導体製造装置
US20050011459A1 (en) * 2003-07-15 2005-01-20 Heng Liu Chemical vapor deposition reactor
JP4744112B2 (ja) * 2004-08-23 2011-08-10 大日本スクリーン製造株式会社 熱処理装置
JP2007242826A (ja) * 2006-03-08 2007-09-20 Mitsubishi Heavy Ind Ltd 成膜装置及び成膜方法
US8535445B2 (en) * 2010-08-13 2013-09-17 Veeco Instruments Inc. Enhanced wafer carrier
JP5644256B2 (ja) * 2010-08-20 2014-12-24 豊田合成株式会社 化合物半導体の製造装置及び化合物半導体の製造方法
JP5697246B2 (ja) * 2011-04-13 2015-04-08 イビデン株式会社 エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法

Also Published As

Publication number Publication date
JP5904101B2 (ja) 2016-04-13
US20140137800A1 (en) 2014-05-22
CN103839863A (zh) 2014-06-04
JP2014103364A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
US8753448B2 (en) Apparatus and method for manufacturing compound semiconductor, and compound semiconductor manufactured thereby
CN103839863B (zh) 化合物半导体的制造装置以及晶片保持体
US9064696B2 (en) Apparatus for manufacturing compound semiconductor, method for manufacturing compound semiconductor, and compound semiconductor
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
KR101349480B1 (ko) 성막장치
CN102197460B (zh) 化合物半导体制造装置、化合物半导体制造方法以及化合物半导体制造用型架
US20120272892A1 (en) Metal-Organic Vapor Phase Epitaxy System and Process
US20200403068A1 (en) A method of making a graphene transistor and devices
EP2565908A1 (en) Vapor deposition device, vapor deposition method, and semiconductor element manufacturing method
CN105023829A (zh) 生长氮化物单晶体的方法和制造氮化物半导体器件的方法
WO2012087002A2 (ko) 화학 기상 증착 장치 및 이를 사용한 발광소자 제조방법
CN107978552A (zh) 气相生长装置、环状支架以及气相生长方法
JP2009105165A (ja) 気相成長装置及び半導体素子の製造方法
KR20140102880A (ko) 반도체 발광소자 제조방법 및 화학 기상 증착 장치
US20120017832A1 (en) Vapor deposition apparatus and susceptor
CN102605341A (zh) 气相沉积装置及承载盘
JP5134311B2 (ja) 半導体製造装置および半導体製造方法
CN213925126U (zh) 环形mocvd反应器结构及iii-v族化合物半导体材料生产系统
JP5267262B2 (ja) 化合物半導体の製造方法、化合物半導体発光素子の製造方法、化合物半導体製造装置
US20120085285A1 (en) Semiconductor growth apparatus
US8318522B2 (en) Surface passivation techniques for chamber-split processing
JP2007149771A (ja) 半導体製造装置
JP2005085850A (ja) 気相エピタキシャル成長装置
JP2004103713A (ja) 半導体製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant