KR20140102880A - 반도체 발광소자 제조방법 및 화학 기상 증착 장치 - Google Patents

반도체 발광소자 제조방법 및 화학 기상 증착 장치 Download PDF

Info

Publication number
KR20140102880A
KR20140102880A KR1020130016314A KR20130016314A KR20140102880A KR 20140102880 A KR20140102880 A KR 20140102880A KR 1020130016314 A KR1020130016314 A KR 1020130016314A KR 20130016314 A KR20130016314 A KR 20130016314A KR 20140102880 A KR20140102880 A KR 20140102880A
Authority
KR
South Korea
Prior art keywords
substrate
susceptor
curvature
growth
mounting surface
Prior art date
Application number
KR1020130016314A
Other languages
English (en)
Inventor
한상헌
김남성
김동준
사공탄
신동익
이도영
이정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130016314A priority Critical patent/KR20140102880A/ko
Priority to US14/146,477 priority patent/US20140235007A1/en
Priority to CN201410051132.7A priority patent/CN103996753A/zh
Publication of KR20140102880A publication Critical patent/KR20140102880A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계를 포함하며, 상기 발광 적층체를 형성하는 단계는, 제1 곡률을 갖는 탑재면이 마련된 제1 서셉터를 이용하는 제1 성장공정과, 상기 제1 곡률과 상이한 제2 곡률을 갖는 탑재면이 마련된 제2 서셉터를 이용하는 제2 성장공정과, 상기 제1 및 제2 성장공정 사이에 상기 기판을 상기 제1 서셉터에서 상기 제2 서셉터로 이송하는 이송공정을 포함하는 반도체 발광소자 제조방법을 제공한다.

Description

반도체 발광소자 제조방법 및 화학 기상 증착 장치{METHOD OF MANUFACTURING A SEMICONDUCTOR LIGHT EMITTING DEVICE AND CHEMICAL VAPOR DEPOSITION APPARATUS}
본 발명은 반도체 발광소자 제조방법 및 이에 사용되는 화학 기상 증착 장치에 관한 것이다.
통상적으로, 반도체 소자는 이종기판 상에 MOVPE(Metal Organic Vapor Phase Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법을 이용하여 제조될 수 있다. 예를 들어, 질화물 반도체 소자의 경우에는, 사파이어(α-Al2O3) 기판 또는 SiC 기판와 같은 이종 기판 상에 질화물 단결정을 성장시켜 형성될 수 있다.
하지만, 이러한 이종 기판은 그 상면에 성장되는 질화물 단결정과 다른 열팽창계수를 가지므로, 성장되는 단결정막의 두께와 주위 온도의 변화에 따라 큰 열응력이 발생되고, 이로 인해 기판이 휨(bowing)현상이 유발되어 결과적으로 반도체 소자의 신뢰성을 저하시킬 수 있다. 예를 들어, 반도체 발광소자의 경우에, 휨이 발생된 상태에서 성장되는 활성층은 중심과 주위에서 두께의 편차가 발생되어 파장 산포가 커지는 문제가 있을 수 있다.
성장과정에서 열응력으로 인한 휨 문제는 기판으로 사용되는 웨이퍼를 대구경화하는데 주요한 장애요인이며, 특히 활성층을 갖는 반도체 발광소자를 양산화하는데 큰 어려움으로 여겨지고 있다.
당 기술분야에서는, 성장과정에서 열응력으로 인한 휨 문제를 완화시킬 수 있는 새로운 반도체 발광소자 제조방법과 이에 사용될 수 있는 기상 증착 장치가 요구되고 있다.
본 발명의 일 측면은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계를 포함하며, 상기 발광 적층체를 형성하는 단계는, 제1 곡률을 갖는 탑재면이 마련된 제1 서셉터를 이용하는 제1 성장공정과, 상기 제1 곡률과 상이한 제2 곡률을 갖는 탑재면이 마련된 제2 서셉터를 이용하는 제2 성장공정과, 상기 제1 및 제2 성장공정 사이에 상기 기판을 상기 제1 서셉터에서 상기 제2 서셉터로 이송하는 이송공정을 포함하는 반도체 발광소자 제조방법을 제공한다.
본 발명의 일 실시예에서, 상기 제1 및 제2 성장공정은 각각 제1 및 제2 공정 챔버에서 실행되며, 상기 제1 및 제2 공정 챔버에는 각각 상기 제1 및 제2 서셉터가 장착되고, 상기 이송 공정은, 제어된 분위기를 유지하면서 상기 기판을 상기 제1 공정 챔버에서 상기 제2 공정 챔버로 이송하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에서, 상기 제1 및 제2 성장공정은 동일한 공정 챔버에서 실행되며, 상기 제1 및 제2 성장공정 사이에, 상기 공정 챔버 내에서 상기 제1 서셉터를 상기 제2 서셉터로 교체하는 단계를 더 포함할 수 있다.
특정 예에서, 상기 기판은 상기 발광 적층체를 구성하는 반도체의 열팽창계수보다 높은 열팽창계수를 갖는 물질로 이루어지며, 상기 제1 및 제2 서셉터의 탑재면은 오목한 곡면을 가질 수 있다. 예를 들어, 상기 기판은 사파이어 기판이며, 상기 발광 적층체는 AlxInyGa1 -x- yN (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있다.
다른 특정예에서, 상기 기판은 상기 발광 적층체를 구성하는 반도체의 열팽창계수보다 낮은 열팽창계수를 갖는 물질로 이루어지며, 상기 제1 및 제2 서셉터의 탑재면은 볼록한 곡면을 가질 수 있다. 예를 들어, 상기 기판은 실리콘 기판이며, 상기 발광 적층체는 AlxInyGa1 -x- yN (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있다.
상기 발광 적층체를 형성하는 단계는, 상기 제2 곡률과 상이한 제3 곡률을 갖는 탑재면이 마련된 제3 서셉터를 이용하는 제3 성장공정과, 상기 제1 및 제2 서셉터 중 적어도 하나와 상기 제3 서셉터 사이에서 상기 기판을 이송하는 추가적인 이송공정을 더 포함할 수 있다.
이 경우에, 상기 제1 성장 공정은 상기 제1 도전형 반도체층을 성장시키는 공정이며, 상기 제2 성장 공정은 상기 활성층을 성장시키는 공정이며, 상기 제3 성장공정은 상기 제2 도전형 반도체층을 성장시키는 공정일 수 있다.
상기 기판은 사파이어 기판이며, 상기 발광 적층체는 AlxInyGa1 -x- yN (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)인 경우에, 상기 제1 내지 제3 서셉터의 탑재면은 오목한 곡면을 가지며, 상기 제1 곡률은 상기 제2 및 제3 곡률보다 크고, 상기 제2 곡률은 상기 제3 곡률보다 작을 수 있다.
본 발명의 다른 측면은, 제1 곡률을 갖는 탑재면이 마련된 제1 서셉터가 장착된 제1 공정 챔버와, 상기 제1 곡률과 상이한 제2 곡률을 갖는 탑재면이 마련된 제2 서셉터가 장착된 제2 공정 챔버와, 제어된 분위기를 유지하면서 상기 제1 서셉터와 상기 제2 서셉터 사이에 기판을 이송하는 기판 이송 로봇을 포함한다.
상기 제1 및 제2 서셉터는 복수의 기판을 탑재하기 위한 복수의 기판 홀더를 가지며, 상기 복수의 기판 홀더의 저면이 상기 탑재면으로 제공될 수 있다.
상기 제2 곡률과 상이한 제3 곡률을 갖는 탑재면이 마련된 제3 서셉터가 장착된 제3 챔버를 더 포함하며, 상기 기판 이송 로봇은 상기 제1 및 제2 서셉터 중 적어도 하나와 상기 제3 서셉터 사이에 기판을 이송하도록 구성될 수 있다.
상기 제1 내지 제3 공정 챔버 간을 연결하는 공간을 제공하며 상기 기판 이송 로봇이 장착된 반송 챔버를 더 포함할 수 있다.
에피택셜 성장과정에서 기판의 휨 정도에 따라 적절한 곡률의 탑재면을 갖는 서셉터를 사용함으로써, 기판 내에서의 특성이 불균일해지는 문제를 완화시킬 수 있다. 특히, 기판이 대구경 웨이퍼를 사용하는 경우에, 심각한 불균일 특성을 효과적으로 완화시킬 수 있다.
또한, 에피택셜의 분할성장 공정과 결합함으로써 부가적인 공정 없이 휨에 따른 불균일 문제를 크게 개선시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정순서도이다.
도2a 및 도2b는 본 발명에 따른 반도체 발광소자 제조방법에 채용될 수 있는 서셉터 교체 과정을 설명하기 위한 공정 순서도이다.
도3a 및 도3b는 에피택셜 성장과정에서 기판의 휨에 따라 서셉터를 교체하는 과정의 일 예를 설명하는 개략도이다.
도4a 및 도4b는 에피택셜 성장과정에서 기판의 휨에 따라 서셉터를 교체하는 과정의 다른 예를 설명하는 개략도이다.
도5a 및 도5b는 본 발명에 채용될 수 있는 서셉터의 다양한 예를 나타낸다.
도6은 본 발명의 제1 실시형태에 따른 기상 증착 장치를 나타내는 개략도이다.
도7은 도6에 도시된 기상 증착 장치에 채용될 수 있는 공정 챔버의 내부 구조를 나타내는 단면도이다.
도8은 본 발명의 제2 실시형태에 따른 기상 증착 장치를 나타내는 개략도이다.
도9는 질화물 반도체 발광소자의 측단면도이다.
도10a 내지 도10c는 기판의 곡률 변화에 따라 서셉터를 교체하는 과정의 일 예를 설명하는 개략도이다.
도11은 본 발명의 제1 실시형태에 따른 기상 증착 장치의 일 변형예를 나타내는 개략도이다.
도12은 본 발명의 제1 실시형태에 따른 기상 증착 장치의 다른 변형예를 나타내는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도1은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정 순서도이다.
본 실시예에 따른 반도체 발광소자 제조방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계를 포함한다. 이러한 발광 적층체의 형성과정에서, 성장되는 에피택셜과 기판의 열응력 차이로 인해 기판의 휨이 발생되고, 그 휨의 정도는 에피택셜의 종류, 두께 및 공정 조건(특히, 온도)에 따라 크게 변화되는 경향을 갖는다.
본 실시예에서는, 기판의 휨 정도의 변화가 예상되는 특정 시점에서 성장을 일시 중단하고, 기판을 예상되는 휨 수준을 고려하여 마련된 다른 서셉터에 재배치하는 과정을 포함할 수 있다.
구체적으로, 도1에 도시된 바와 같이, 단계(S12)에서 제1 서셉터의 탑재면에 기판을 배치한다. 상기 제1 서셉터의 탑재면은 제1 곡률(C1)을 갖는다. 상기 기판은 에피택셜이 성장되기 전의 기판뿐만 아니라, 이미 원하는 에피택셜의 일부 층이 성장된 상태의 기판일 수 있다.
이어, 상기 제1 서셉터를 이용하여 상기 기판 상에 에피택셜을 성장시키기 위한 제1 성장공정을 진행한다(S14). 상기 제1 곡률은 상기 제1 성장공정에서 에피택셜의 성장에 따라 발생되는 기판의 휨정도를 고려하여 결정된다. 이로써, 상기 제1 성장공정에서 기판의 휨정도가 변경되어도 상기 제1 서셉터의 탑재면과 비교적 균일한 간격을 유지하거나 밀착된 상태를 유지할 수 있다.
다음으로, 단계(S16)에서, 상기 제1 서셉터에 위치했던 기판을 제2 서셉터의 탑재면에 배치되도록 이송시킨다. 상기 제2 서셉터의 탑재면은 상기 제1 곡률(C1)과 다른 제2 곡률(C2)을 갖는다. 상기 기판은 적어도 상기 제1 성장공정에 의해 얻어진 에피택셜이 성장된 상태의 기판일 수 있다.
이어, 상기 제2 서셉터를 이용하여 상기 기판 상에 에피택셜을 다시 성장시키기 위한 제2 성장공정을 진행한다(S18). 상기 제2 곡률은 상기 제2 성장공정에서 에피택셜의 성장에 따라 발생되는 기판의 휨정도를 고려하여 결정될 수 있다. 상기 제2 성장공정에서의 기판의 휨정도는 여러 인자에 의해 상기 제1 성장공정에서의 기판의 휨정도와 큰 차이를 가질 수 있다. 따라서, 상기 제1 서셉터 상에서 제2 성장공정이 그대로 진행되는 경우에 기판과 서셉터의 탑재면의 간격이 중심과 에지에서 불균일해지고, 이로 인해 영역에 따른 온도 차이가 크게 발생될 수 있다. 결과적으로 에피택셜의 특성이 영역에 따라 달라지는 문제가 야기될 수 있다.
이러한 문제를 완화하기 위해서, 상기 제2 성장공정에서 적절한 곡률을 갖는 탑재면이 마련된 서셉터를 제공할 수 있다. 이로써, 상기 제2 성장공정에서 기판의 휨정도가 상기 제1 성장공정과 크게 변경되어도 상기 제2 서셉터의 탑재면과 비교적 균일한 간격을 유지하거나 밀착된 상태를 유지할 수 있다.
이와 같이, 복수의 서셉터를 이용하여 성장공정을 수행하기 위해서, 성장과정에서 일시 중단하고 기판을 다른 서셉터로 이송하는 공정이 요구된다. 이러한 기판의 이송공정, 즉 서셉터 교체과정은 다양한 방식으로 수행될 수 있으며, 도2a 및 도2b에 도시된 공정순서와 같이, 크게 두 방식으로 구현될 수 있다.
도2a에 도시된 서셉터 교체과정의 일 예는, 각각 다른 조건의 서셉터가 장착된 복수의 공정챔버를 이용하는 분할성장공정과 결합하는 방식이다.
우선, 단계(S21)에서, 제1 서셉터가 장착된 제1 공정 챔버에 기판을 로딩한다. 상기 서셉터의 탑재면은 제1 곡률(C1)을 가지며, 단계(S12)에 해당하는 공정으로 이해될 수 있다. 즉, 상기 기판은 에피택셜이 성장되기 전의 기판뿐만 아니라, 이미 원하는 에피택셜의 일부 층이 성장된 상태의 기판일 수 있다.
이어, 상기 제1 서셉터를 이용하는 제1 성장공정을 진행한다(S23). 상기 제1 곡률은 상기 제1 성장공정에서 에피택셜의 성장에 따라 발생되는 기판의 휨정도를 고려하여 결정된다.
다음으로, 상기 제1 공정 챔버로부터 에피택셜이 성장된 기판을 언로딩하고(S25), 상기 기판을 제2 서셉터가 장착된 제2 공정 챔버에 로딩한다(S27). 상기 제2 서셉터의 탑재면은 상기 제1 곡률(C1)과 다른 제2 곡률(C2)을 갖는다. 물론, 이러한 이송 공정은, 제어된 분위기 하에서 수행될 수 있다.
이어, 상기 제2 서셉터를 이용하는 제2 성장공정을 진행한다(S29). 상기 제2 곡률도 역시 상기 제2 성장공정에서 에피택셜의 성장에 따라 발생되는 기판의 휨정도를 고려하여 결정될 수 있다.
여기서 설명된 분할성장공정에 따르면, 제1 및 제2 공정 챔버를 구비하고 성장하고자 하는 층에 따라 각 공정 챔버별로 공정 조건(소스가스, 온도 및 압력 등)을 설정하여 각 층을 제1 및 제2 공정 챔버에 분할하여 성장시킨다. 이러한 분할 성장공정은 공정 조건의 변경에 따른 시간뿐만 아니라, 공정조건의 변경 후에도 잔류하는 이전 공정조건의 영향을 원천적으로 해소할 수 있는 장점을 제공한다.
이러한 분할성장공정에서, 각 공정 챔버에 장착된 서셉터의 탑재면이 해당 공정에 따른 기판의 휨정도를 미리 고려하여 다른 곡률을 갖도록 마련됨으로써 서셉터 교체과정이 다른 부가적인 공정 없이 분할성장공정의 수행과정을 통해서 자연스럽게 실현될 수 있다.
상술된 분할성장공정에서는 제1 및 제2 공정 챔버를 이용한 2 단계 분할 성장 공정을 예시하였으나, 반도체 소자에 필요한 층에 따라 3 이상의 공정 챔버를 이용한 다단계 분할성장공정으로 구현될 수 있으며, 이 경우에도 각 공정 챔버의 서셉터를 다른 곡률의 탑재면을 갖도록 마련함으로써 각 성장과정에서 발생된 기판 휨 정도에 따라 탑재면과의 간격 편차를 저감시키고, 기판의 영역에 따른 온도 편차(특히, 중심과 외주의 온도차이)를 효과적으로 완화시킬 수 있다.
도2a에 도시된 과정과 달리, 서셉터 교체과정의 다른 예에서는, 하나의 공정 챔버에서 사용된 서셉터를 다른 서셉터로 교체하는 방식으로 구현될 수 있다.
도2b를 참조하면, 단계(S31)에서, 공정 챔버에 제1 서셉터를 장착한다. 상기 제1 서셉터의 탑재면은 제1 곡률(C1)을 가지며, 상기 공정 챔버는 서셉터를 착탈식으로 교체할 수 있도록 구성될 수 있다.
이어, 상기 제1 서셉터의 탑재면에 기판을 배치하고(S32), 제1 성장공정을 진행한다(S33). 다음으로, 공정 챔버로부터 기판을 언로딩하고(S34), 공정 챔버에서 제1 서셉터를 제2 서셉터로 교체하는 작업을 수행한다(S35). 상기 제1 및 제2 서셉터는 앞서 설명한 바와 같이, 서로 다른 곡률을 갖는 탑재면을 구비한다. 제2 서셉터로 교체된 공정 챔버에 다시 기판을 로딩한 후(S36)에 제2 성장공정을 수행할 수 있다.
본 공정의 예에서는 기판을 공정 챔버의 외부로 언로딩한 후에 서셉터 교체과정을 수행하는 것으로 예시되어 있으나, 기판을 공정 챔버의 내부에 그대로 둔 채로 서셉터가 교체될 수도 있다.
상술된 2가지의 서셉터의 교체공정 예는 각각 도6 및 도8에 도시된 기상 증착 장치로 구현될 수 있으며, 이에 대해서는 후술하기로 한다. 이러한 2가지 공정예는 반드시 독립적으로 구현되는 것은 아니며, 두 공정예가 적절히 결합되어 사용될 수 있다. 예를 들어, 다른 서셉터가 장착된 제1 및 제2 공정 챔버를 갖는 분할성장공정에서, 제1 공정 챔버에 대해서는 다른 곡률을 갖는 서셉터가 추가적으로 교체되도록 구성될 수도 있다.
이와 같이, 발광 적층체의 형성공정은, 서로 다른 곡률을 갖는 탑재면이 구비된 복수의 서셉터를 이용하여 성장공정이 수행될 수 있으며, 이를 통해서 기판의 전체 면에 비교적 균일한 열전달을 실현할 수 있다.
이를 위해서는 상술된 바와 같이, 각 공정에 사용될 서셉터가 그 공정에서의 기판의 휨 방향과 그 정도에 대한 정확한 예측이 요구된다. 이러한 기판의 휨 방향과 그 정도는 기판과 성장되는 에피택셜의 종류(특히, 열팽창계수), 공정 온도 및 성장두께 등에 따라 결정될 수 있다. 도3 및 도4는 에피택셜 성장과정에서 기판의 휨에 따라 채용되는 서셉터의 예를 나타내는 단면도이다.
우선, 도3에는, 기판(11)이 발광 적층체를 구성하는 반도체(12,13)의 열팽창계수보다 높은 열팽창계수를 갖는 물질인 경우에 제1 성장공정 상태가 예시되어 있다. 이러한 예로서, 상기 기판(11)은 사파이어 기판이며, 상기 발광 적층체는 AlxInyGa1-x-yN (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)인 형태가 있을 수 있다.
이 경우에, 고온의 성장공정에서는 도3a 및 도3b에 도시된 바와 같이, 기판(11)은 아래 방향으로 오목한 면을 갖도록 휨이 발생되고, 이에 따라, 상기 제1 및 제2 서셉터(35a,35b)의 탑재면(36a,36b)은 오목한 곡면을 가질 수 있다.
도3a에 도시된 바와 같이, 제1 성장공정은 제1 곡률반경(r31)을 갖는 탑재면(36a)이 마련된 제1 서셉터(35a) 상에 수행될 수 있다. 상기 사파이어 기판(11) 상에 제1 질화물 반도체층(12)이 제1 두께(t1)로 형성됨에 따라 열응력이 발생되어 오목한 면을 갖도록 휨이 발생되고, 이러한 휨 정도에 맞추어 제1 서셉터(35a)의 탑재면(36a)이 곡면으로 마련되므로, 그 탑재면(36a)에 상기 기판(11)이 비교적 균일하게 밀착된 상태(또는 간격 편차가 작은 상태)를 유지할 수 있다.
이어, 도3b에 도시된 바와 같이, 제2 성장공정에서 제1 질화물 반도체층(12) 상에 추가적인 제2 질화물 반도체층(13)을 형성할 경우에, 질화물 반도체층의 전체 두께(t2)가 증가함에 따라 대체로 열응력은 커지고, 그에 따라 변형량도 커질 수 있다. 이러한 휨 정도에 맞추어 제1 곡률반경(r31)보다 작은 제2 곡률반경(r32)을 갖는 조건으로 제2 서셉터(35b)가 마련되어 탑재면(36b)과 기판(11)의 비교적 균일한 밀착(또는 간격 편차가 작은 상태)을 유지할 수 있다.
다른 특정예에서는, 도4에 도시된 바와 같이, 상기 기판은 상기 발광 적층체를 구성하는 반도체의 열팽창계수보다 낮은 열팽창계수를 가질 수 있다, 예를 들어, 상기 기판은 실리콘 기판이며, 상기 발광 적층체는 AlxInyGa1 -x- yN (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)일 수 있다. 이 경우에, 상기 기판은 위방향으로 볼록한 면을 갖도록 휨이 발생되며, 상기 제1 및 제2 서셉터의 탑재면은 역시 볼록한 곡면을 가질 수 있다.
도4a에 도시된 바와 같이, 제1 성장공정은 제1 곡률반경(r41)을 갖는 탑재면(46a)이 마련된 제1 서셉터(45a) 상에 수행될 수 있다. 상기 사파이어 기판(21) 상에 제1 질화물 반도체층(22)이 제1 두께(t1)로 형성됨에 따라 열응력이 발생되어 볼록한 면을 갖도록 휨이 발생되고, 이러한 휨 정도에 맞추어 제1 서셉터(45a)의 탑재면(46a)이 곡면으로 마련되므로, 그 탑재면(46a)에 상기 기판(11)이 비교적 균일하게 밀착된 상태(또는 간격 편차가 작은 상태)를 유지할 수 있다.
이어, 도4b에 도시된 바와 같이, 제2 성장공정에서 제1 질화물 반도체층(22) 상에 추가적인 제2 질화물 반도체층(23)을 형성할 경우에, 질화물 반도체층의 전체 두께(t2)가 증가함에 따라 대체로 열응력은 커지고, 그에 따라 변형량도 커질 수 있다. 이러한 휨 정도에 맞추어 제1 곡률반경(r41)보다 작은 제2 곡률반경(r42)을 갖는 조건으로 제2 서셉터(45b)가 마련되어 탑재면(46b)과 기판(21)의 비교적 균일한 밀착(또는 간격 편차가 작은 상태)을 유지할 수 있다.
일반적으로, 에피택셜층의 두께가 증가함에 따라 열응력이 커지므로, 그 변형량도 커지지만, 반드시 성장 두께만으로 결정되지 않으며, 예를 들어 성장 온도가 낮아지는 경우에 성장 두께가 증가되더라도, 오히려 변형량이 작아지므로, 이전 사용된 서셉터의 곡률반경보다 큰 곡률반경을 갖는 서셉터가 채용될 수도 있다.
이와 같이, 기판의 곡률 변화에 따라 서셉터의 탑재면에 적용된 곡률을 설계함으로써 그 성장과정에서 휘어진 기판의 표면과 서셉터의 탑재면의 간격을 최소화하고, 바람직하게는 양 표면이 접촉하도록 구현함으로써, 기판의 전체 면에 걸쳐 비교적 균일한 열전달을 실현할 수 있다.
상술된 실시예에 예시된 서셉터는 하나의 기판을 채용하는 구조로 예시되어 있으나, 도5a 및 도5b와 같이, 복수의 기판 홀더부를 구비한 구조로 구현될 수 있다.
도5a에 도시된 서셉터(55)는 전체 면에 걸쳐 복수의 기판 홀더부(P)를 형성된 구조를 갖는다. 각각의 기판 홀더부(P)의 저면은 일정한 곡률을 갖는 탑재면(56)으로 제공될 수 있다.
이와 달리, 도5b에 도시된 서셉터(55')는 외주를 따라 복수의 기판 홀더부(P)를 배열된 구조를 갖는다. 또한, 각각의 기판 홀더부(P)의 저면은 일정한 곡률을 갖는 탑재면(56')으로 제공될 수 있다.
이하, 도6 내지 도8을 참조하여, 본 발명의 다른 측면으로서 상술된 제조방법을 구현할 수 있는 기상 증착 장치의 예를 설명하기로 한다. 도6에 도시된 기상 증착 장치는 도2에서 설명된 서셉터 교체 방식(분할성장공정)에 관련된 것이며, 도8에 도시된 기상 증착 장치는 도3에서 설명된 서셉터 교체 방식(일괄성장공정)에 관련된 것이다.
도6은 본 발명의 제1 실시형태에 따른 기상 증착 장치를 나타내는 개략도이다.
본 실시형태에 따른 기상 증착 장치(60)은 제1 공정 챔버(61a) 및 제2 공정 챔버(61b)와, 이를 연결하는 반송챔버(67)와, 상기 반송챔버 내에 장착되어 기판(W)을 이송시킬 수 있는 이송로봇(68)를 포함한다.
상기 제1 및 제2 공정챔버(61a, 61b)에는 에피택셜 성장을 위한 소스가스를 주입하기 위한 가스 주입부(62a, 62b)가 각각 형성된다. 상기 제1 및 제2 공정 챔버(61a, 61b)는 모두 유기 금속 가스를 이용한 증착 챔버, 예컨대, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, 이하, 'MOCVD'라 칭함) 챔버일 수 있다. 이와 달리, 하나의 공정챔버는 MOCVD 챔버이고 다른 하나의 공정챔버는 할리드(Halide) 가스를 이용한 증착 챔버, 예컨대, 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 이하, 'HVPE'라 칭함) 챔버일 수 있다. 또한, MOCVD나 HVPE가 아닌 다른 증착 설비, 예컨대, 분자선 에피택시(Molecular Beam Epitaxy, 이하, 'MBE'라 칭함) 챔버일 수도 있다.
상기 반송 챔버(67) 내에는 제1 및 제2 공정 챔버(61a, 61b) 사이에 기판(W)이 이동될 수 있도록 제어되는 분위기를 갖도록 구성된다. 예를 들어, 상기 반송 챔버(67) 내에는 제1 및 제2 공정 챔버(61a, 61b) 내부로 기판(W)이 로딩되기 전 또는 제1 및 제2 공정 챔버(61a, 61b)로부터 기판(W)이 언로드되기 전에 제1 및 제2 공정 챔버(61a, 61b) 내부의 환경 또는 외부의 환경과 실질적으로 동일한 상태로 기판(W)을 수용하며, 이를 위해 진공 상태로 유지될 수 있다.
또한, 상기 이송로봇(68)은 상기 반송 챔버(67)에 장착되어 기판(W)을 인입 또는 인출하기 위한 수단으로 사용될 수 있다. 추가적으로, 기판(W)을 기상 증착 장치(60)에 제공할 수 있도록 구성된 로딩부(66)가 더 구비될 수 있다.
기상 증착공정, 특히 CVD (Chemical Vapor Deposition)는 필요한 원소를 포함하는 기체 상태의 화학물질들의 반응을 이용하여, 기판 상에 비휘발성의 고상 박막(solid state film)을 형성하는 공정을 의미한다. 상기 기체 상태의 화학물질들은 반응실 내부로 유입되어, 소정의 온도로 가열된 기판의 표면에서 분해되어 반응함으로써 반도체 박막을 형성한다. 이 경우, MOCVD는 질화물 반도체와 같은 물질로 이루어진 박막을 성장하기 위하여 금속 소스 가스로서, 유기 금속 가스를 이용한다.
HVPE는 염화수소와 같은 할리드 가스를 반응실 내부로 주입하여 3족 원소를 포함하는 할리드 화합물을 만들어서 기판 상부로 공급하고, 이를 5족 원소를 포함하는 기체와 반응시켜 반도체 박막을 성장하는 기술이다.
한편, MBE 공정은 화합물 반도체의 에피택시 방법 중의 하나로서 열에너지를 갖는 분자 또는 원자선과 고온으로 유지된 기판 사이에 의하여 반도체 박막이 형성되는 공정에 해당할 수 있다.
도6에 도시된 제1 및 제2 공정 챔버(61a,61b)는 이러한 공정을 구현할 수 있도록 적절하게 구현될 수 있으며, 공통적으로 기판을 배치하기 위한 서셉터를 구비하고, 제1 및 제2 공정 챔버(61a,61b)에 제공되는 서셉터는 서로 다른 곡률을 갖는 탑재면을 갖는다. 각 서셉터의 탑재면에 대한 곡률 조건은 각 공정 챔버에 할당된 성장공정에서 예측되는 휨 방향과 정도를 고려하여 구현될 수 있다.
상술한 공정 챔버의 구체적인 예로서, 도7에는 제1 공정 챔버가 예시되어 있다.
도7에 도시된 제1 공정 챔버(61a)는 상기 챔버(61)의 상부에 배치된 가스 주입부(62a), 주입된 가스를 균일하게 분산시키는 가스 분배기(64)와, 가스 배기부(63)를 포함한다. 또한, 상기 제1 공정 챔버(61a)는 기판(W)을 탑재하기 위한 서셉터(65a)와 상기 서셉터(65a)에 배치된 기판(W)을 가열하기 위한 히터부(H)를 더 포함할 수 있다. 상기 서셉터(65a)에 채용된 탑재면(66a)은 특정의 곡률을 갖는 것으로 도시되어 있다. 도시되지 않았으나, 상기 제2 공정 챔버(61b)에 장착된 서셉터는 다른 곡률을 갖는 탑재면을 구비할 수 있다.
상기 제1 공정 챔버(61a)는 소스 가스가 기판(W)의 상부로부터 주입되는 수직형 챔버 구조를 가지며, MOCVD 공정 챔버로 이해할 수 있다. 예를 들어, n형 GaN을 형성한다고 할 때에, 소스가스로는 TMGa, NH3과 SiH4가 제공될 수 있으며, 고온의 성장 온도(약 900~ 1300℃)에서 화학적 분해와 반응을 통해서 원하는 에피택셜이 성장될 수 있다.
도6에 도시된 기상 증착 장치는 분할 성장 공정을 위해서 2개의 공정 챔버를 갖는 형태로 예시되어 있으나, 원하는 분할성장 횟수에 따라 챔버의 수는 증가될 수 있다. 이러한 예는 도11 및 도12를 참조하여 후술될 것이다.
도8에 도시된 기상증착 장치(70)는 공정 챔버(71)와 서셉터 수용부(79) 및 상기 공정 챔버(71)와 상기 서셉터 수용부(79)를 연결하는 반송 챔버(77)를 포함한다. 본 실시형태에 따른 기상 증착 장치(70)은 상기 반송 챔버(77) 내에 장착되어 서셉터(75a-75d)을 이송시킬 수 있는 이송로봇(78)를 포함한다.
상기 반송 챔버(77) 내에는 서셉터(75a-75d)가 이동될 수 있도록 제어되는 분위기를 갖도록 구성된다. 도시되지 않았으나, 상기 공정 챔버와 연결되어 기판을 상기 공정 챔버에 장착할 수 있는 추가적인 이송로봇과 로드락 챔버가 추가적으로 구비될 수 있다.
도8에 도시된 공정 챔버(71)는 도7에 도시된 챔버와 유사하게, 소스가스를 주입하는 가스 주입부(72a), 주입된 가스를 균일하게 분산시키는 가스 분배기(74)와, 가스 배기부(73)를 포함한다. 또한, 상기 공정 챔버(71)는 기판(W)을 탑재하기 위한 서셉터(75)와 상기 서셉터(75)에 배치된 기판을 가열하기 위한 히터부(H)를 더 포함할 수 있다.
상기 공정 챔버(71)에 장착된 제1 서셉터(75a)는 특정의 곡률을 갖는 탑재면(76a)을 갖는다. 본 실시형태에서, 상기 제1 서셉터(75a)는 공정 챔버(71)와 착탈이 가능하도록 구성된다. 각 성장 공정에 따라, 서셉터 수용부(79)에 비치된 다른 곡률의 탑재면(76b-76d)을 갖는 제2 내지 제4 서셉터(75b-75d) 중 어느 하나를 선택하고, 선택된 서셉터를 공정 챔버(71)에 장착된 서셉터(75a)와 교체시킬 수 있다. 이러한 교체 공정은 이송 로봇(78)에 의해 구현될 수 있다.
이와 같이, 하나의 공정 챔버(71)에서 일괄 성장을 하되, 휨 정도가 크게 변화되는 각 공정 단위로 성장 공정을 중단하고, 다른 적절한 곡률을 갖는 서셉터로 공정 챔버 내에 장착된 서셉터를 교체할 수 있다.
본 발명, 특히 분할 성장공정과의 결합형태는 다른 조성의 층과 각 층에 따른 성장 조건이 다른 반도체 발광소자에 유익하게 적용될 수 있다.
도9을 참조하여, 반도체 발광소자의 구조와 성장과정과 함께, 공정별 기판의 휨(곡률) 변화를 설명하기로 한다.
우선, 도9에 도시된 바와 같이, 상기 반도체 발광 소자(90)는 기판(91)과 상기 기판(91) 상에 형성된 발광 적층체(L)를 포함한다. 상기 발광 적층체(L)는 제1 도전형 반도체층(92), 활성층(95) 및 제2 도전형 반도체층(96)을 포함한다.
상기 기판(91) 상에 제1 도전형 반도체층(92)을 성장시킨다. 상기 기판(W)은 반도체 성장용 기판으로 제공되며, 예컨대, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 주로, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 제1 도전형 반도체층(92)은 n형 질화물 반도체로 이루어질 수 있다. 예를 들어, Si 등이 도핑된 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다. 이와 달리, AlxInyGa(1-x-y)P (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다. 본 실시형태에 채용된 제1 도전형 반도체층(92)은 도9에 도시된 바와 같이, 언도프 GaN(92a)과 n형 GaN(92b)을 포함할 수 있다.
상기 제2 도전형 반도체층(96)은 p형 질화물 반도체, 예컨대, Mg 등으로 도핑된 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 AlxInyGa(1-x-y)P (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다. 제1 및 제2 도전형 반도체층(92, 96) 사이에 형성되는 활성층(95)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어진 다층 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 또한, 이와 달리, AlxInyGa(1-x-y)P (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어진 다층 구조, 예컨대, InGaP/GaP 구조가 사용될 수 있으며, 물질의 밴드갭 에너지 특성 측면에서, 적색광을 방출하기에 질화물 반도체보다 적합할 수 있다.
대표적인 예로서, 사파이어 기판을 이용한 질화물 반도체 발광소자의 제조 과정 중 곡률 변화를 설명할 수 있다.
구체적으로, 도9에 도시된 구조를 위한 질화물 반도체 적층체를 성장하는 경우에, 언도프 GaN/n형 GaN의 성장과정에서는 비교적 큰 곡률 변화를 나타내며, 일반적으로 언도프 GaN/n형 GaN의 성장과정에서의 곡률 평균값은, MQW 성장과정에서의 곡률 평균값과, p-GaN 성장과정에서의 곡률 평균값보다 크며, MQW 성장과정에서의 곡률 평균값은 p-GaN 성장과정에서의 곡률 평균값보다 작을 수 있다.
이러한 곡률의 변화를 반영하여, 상기 질화물 반도체 발광소자의 제조공정을 3개로 분할하고 각 분할된 공정에서 곡률 조건이 상이한 서셉터(총 3개)를 이용하여 기판의 휨 정도에 맞는 탑재면을 제공할 수 있다. 도10a 내지 도10c에는 이러한 서셉터의 예가 도시되어 있다.
우선, 도10a를 참조하면, 언도프 GaN/n형 GaN(92)의 성장과정에서 사용되는 제1 서셉터(95a)가 도시되어 있다. 본 성장 공정은 다른 공정에 비해 기판의 곡률이 가장 크므로, 상기 제1 서셉터(85a)의 탑재면(86a)은 가장 작은 제1 곡률 반경(R1)을 갖는다.
도10b에 도시된 바와 같이, MQW(95) 성장과정에 사용되는 제2 서셉터(85b)의 탑재면(86b)은, 상기 제1 곡률 반경(R1)보다는 큰 제2 곡률 반경(R2)을 갖는다. 또한, 도10c에 도시된 바와 같이, p형 GaN(96) 성장과정에서 사용되는 제3 서셉터(85c)의 탑재면(86c)은, 상기 제1 곡률 반경(R1)보다는 크지만 제2 곡률반경(R2)보다는 작은 제3 곡률 반경(R3)을 갖는다.
이와 같이, 제1 도전형 반도체층 / 활성층 / 제2 도전형 반도체층을 각각 서로 다른 곡률의 서셉터가 장착된 다른 공정 챔버에서 분할하여 성장함으로써 많은 장점을 제공할 수 있다. 이는 도11에 도시된 3개의 공정챔버를 구비한 기상 증착 장치의 예를 참조하여 설명하기로 한다.
도11에 도시된 기상 증착 장치(120)는 제1 내지 제3 공정 챔버(111a,111b,111c)와, 이를 상호 연결하는 반송챔버(117)와, 상기 반송챔버(117) 내에 장착되어 기판(W)을 이송시킬 수 있는 이송로봇(118)를 포함한다.
상기 제1 내지 제3 공정 챔버(111a,111b,111c)에는 에피택셜 성장을 위한 소스가스를 주입하기 위한 가스 주입부(112a,112b,112c)가 각각 형성된다. 상기 반송 챔버(117) 내에는 제1 내지 제3 공정 챔버(111a-111c) 사이에 기판(W)이 이동될 수 있도록 제어되는 분위기를 갖도록 구성된다. 또한, 상기 이송로봇(118)은 상기 반송 챔버(117)에 장착되어 기판(W)을 인입 또는 인출하기 위한 수단으로 사용될 수 있다. 추가적으로, 기판(W)을 기상 증착 장치(120)에 제공할 수 있도록 구성된 로딩부(116)가 더 구비될 수 있다.
본 실시형태에서는, 상기 제3 공정챔버(111c)가 추가적으로 구비되어 각 층을 다른 공정 챔버를 이용하여 형성할 수 있다. 즉, 제1 도전형 반도체층은 제1 공정 챔버(111a)에서 성장되고, 활성층은 제2 공정 챔버(111b)에서 성장되고, 제3 공정 챔버(111c)에서 제2 도전형 반도체층이 성장될 수 있다. 또한, 각 공정 챔버에 도11a 내지 도11c에 도시된 서셉터(85a,85b,85c)가 채용되어 각각 공정에 따른 기판의 휨 정도에 맞는 곡률을 갖는 탑재면을 제공함으로써 기판과 서셉터의 간격을 비교적 균일하게 유지할 수 있다.
본 실시형태에 따르면, 성장온도 조건을 각 단계별로 변경할 필요 없이, 제1 내지 제3 공정 챔버(111a-111c)의 성장온도 조건에 맞도록 유지될 수 있다. 예를 들어, 제1 공정 챔버(111a)의 온도는 약 1100 ~ 1300℃로 유지될 수 있다. InGaN/GaN 양자우물 구조를 갖는 활성층의 성장을 위하여 제2 공정 챔버(111b)의 온도는 약 700 ~ 900℃로 유지될 수 있으며, 제2 도전형 반도체층의 경우, 예컨대, p형 GaN을 포함하여 이루어진다고 할 때, 제3 챔버(111c)의 온도는 약 900 ~ 1100℃로 유지될 수 있다.
이와 같이, 발광구조물을 이루는 각 층들을 더욱 세분화하여 성장함으로써 결정 품질이 더욱 향상될 수 있다. 또한, 온도 조건 외에 각 챔버별로 소스가스를 구분하여 사용하므로, 원하지 않는 소스의 잔류로 인한 악영향을 방지할 수 있다. 예를 들어, 제1 공정 챔버(111a)의 내부는 예컨대 n형 도핑 원소 가스 분위기로 유지될 수 있으며, 마찬가지로, 제3 공정 챔버(111c)는 예컨대 p형 도핑 원소 가스 분위기로 유지될 수 있으므로, 성장 과정 중에 도핑 원소 가스를 변경할 필요가 없는 장점이 있다.
도11에 도시된 기상증착장치를 이용하는 분할성장공정에서는 3단계에 걸친 분할성장공정으로 구현되면서, 각 공정 챔버의 서셉터를 다른 곡률의 탑재면을 갖도록 마련함으로써 각 성장과정에서 발생된 기판 휨 정도에 따라 탑재면과의 간격 편차를 저감시키고, 기판의 영역에 따른 온도 편차(특히, 중심과 외주의 온도차이)를 효과적으로 완화시킬 수 있다. 이를 통해서, 각 기판의 영역에 걸쳐 보다 균일한 특성의 결정을 성장시킬 수 있다.
도12에는 제1 실시형태에 따른 기상 증착 장치의 다른 변형예로서, 도11에 도시된 기상 증착 장치와 달리, 4개의 챔버를 구비하면서 다른 배열구조를 갖는 기상 증착 장치(130)가 도시되어 있다.
도12에 도시된 기상 증착 장치(130)는 제1 내지 제4 공정 챔버(121a,121b,121c,121d)와, 이를 상호 연결하는 반송챔버(127)와, 기판(W)을 로드하도록 구성된 로딩부(126)를 포함한다. 상기 기판 수용부(129)는 필요한 기판(W)이 수용되어 있으며, 인터페이스부(I)를 통해서 상기 로딩부(126)와 연결될 수 있다.
본 실시형태에서, 제1 이송 로봇(128a)는 기판(W)을 상기 기판 수용부(129)에서 상기 로딩부(126)를 통해 상기 반송챔버(127) 내부로 이송하며, 제2 이송 로봇(128b)은 상기 반송 챔버(127)에 장착되어 상기 기판(W)을 원하는 반응 챔버(121a,121b,121c,121d)에 탑재하거나 일 챔버에서 다른 챔버로 기판(W)을 이송시킬 수 있다.
상기 제1 내지 4 공정 챔버(121a,121b,121c,121d)에 각각 다른 곡률의 탑재면을 갖는 서셉터(125a,125b,125c,125d)를 채용할 수 있다. 이러한 서셉터(125a,125b,125c,125d)를 이용하여 각각 공정에 따른 기판의 휨 정도에 맞는 곡률을 갖는 탑재면을 제공함으로써 기판과 서셉터의 간격을 비교적 균일하게 유지할 수 있다.
도11에 도시된 실시형태에서는 3개의 반응챔버를 이용하여 발광구조물을 3개의 단계로 구분하여 성장하였으나, 본 실시형태에서는 각 층들을 더욱 세분화하여 4개 단계로 구분하여 성장함으로써 각 조건에 맞는 서셉터를 채용하여 결정 품질이 더욱 향상될 수 있다.
본 실시형태에서, 각 공정 챔버(121a,121b,121c,121d)에 에피택셜 성장을 위한 소스가스를 주입하기 위한 가스 주입부(미도시) 및 배기부(미도시)를 더 포함할 수 있다.
이와 같이, 각 성장 공정의 특징(기판의 휨 정도)를 고려하여 성장공정을 분할하고, 각 분할된 성장공정을 다른 챔버에서 다른 곡률의 탑재면을 갖는 서셉터를 이용하여 실현할 수 있다. 이로써, 각 성장과정에서 발생된 기판 휨 정도에 따라 탑재면과의 간격 편차를 저감시키고, 기판의 영역에 따른 온도 편차(특히, 중심과 외주의 온도차이)를 효과적으로 완화시킬 수 있다. 결과적으로, 각 기판의 영역에 걸쳐 보다 균일한 특성의 결정을 성장시킬 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 발광 적층체를 형성하는 단계를 포함하며,
    상기 발광 적층체를 형성하는 단계는, 제1 곡률을 갖는 탑재면이 마련된 제1 서셉터를 이용하는 제1 성장공정과, 상기 제1 곡률과 상이한 제2 곡률을 갖는 탑재면이 마련된 제2 서셉터를 이용하는 제2 성장공정과, 상기 제1 및 제2 성장공정 사이에 상기 기판을 상기 제1 서셉터에서 상기 제2 서셉터로 이송하는 이송공정을 포함하는 반도체 발광소자 제조방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 성장공정은 각각 제1 및 제2 공정 챔버에서 실행되며, 상기 제1 및 제2 공정 챔버에는 각각 상기 제1 및 제2 서셉터가 장착되고,
    상기 이송 공정은, 제어된 분위기를 유지하면서 상기 기판을 상기 제1 공정 챔버에서 상기 제2 공정 챔버로 이송하는 단계를 포함하는 반도체 발광소자 제조방법.
  3. 제1항에 있어서,
    상기 제1 및 제2 성장공정은 동일한 공정 챔버에서 실행되며,
    상기 제1 및 제2 성장공정 사이에, 상기 공정 챔버 내에서 상기 제1 서셉터를 상기 제2 서셉터로 교체하는 단계를 더 포함하는 반도체 발광소자 제조방법.
  4. 제1항에 있어서,
    상기 기판은 상기 발광 적층체를 구성하는 반도체의 열팽창계수보다 높은 열팽창계수를 갖는 물질로 이루어지며,
    상기 제1 및 제2 서셉터의 탑재면은 오목한 곡면을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
  5. 제1항에 있어서,
    상기 기판은 상기 발광 적층체를 구성하는 반도체의 열팽창계수보다 낮은 열팽창계수를 갖는 물질로 이루어지며,
    상기 제1 및 제2 서셉터의 탑재면은 볼록한 곡면을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
  6. 제1항에 있어서,
    상기 발광 적층체를 형성하는 단계는, 상기 제2 곡률과 상이한 제3 곡률을 갖는 탑재면이 마련된 제3 서셉터를 이용하는 제3 성장공정과, 상기 제1 및 제2 서셉터 중 적어도 하나와 상기 제3 서셉터 사이에서 상기 기판을 이송하는 추가적인 이송공정을 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  7. 제6항에 있어서,
    상기 제1 성장 공정은 상기 제1 도전형 반도체층을 성장시키는 공정이며, 상기 제2 성장 공정은 상기 활성층을 성장시키는 공정이며, 상기 제3 성장공정은 상기 제2 도전형 반도체층을 성장시키는 공정인 것을 특징으로 하는 반도체 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 기판은 사파이어 기판이며, 상기 발광 적층체는 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1)이며,
    상기 제1 내지 제3 서셉터의 탑재면은 오목한 곡면을 가지며, 상기 제1 곡률은 상기 제2 및 제3 곡률보다 크고, 상기 제2 곡률은 상기 제3 곡률보다 작은 것을 특징으로 하는 반도체 발광소자 제조방법.
  9. 제1 곡률을 갖는 탑재면이 마련된 제1 서셉터가 장착된 제1 공정 챔버;
    상기 제1 곡률과 상이한 제2 곡률을 갖는 탑재면이 마련된 제2 서셉터가 장착된 제2 공정 챔버; 및
    제어된 분위기를 유지하면서 상기 제1 서셉터와 상기 제2 서셉터 사이에 기판을 이송하는 기판 이송 로봇을 포함하는 기상 증착 장치.
  10. 제9항에 있어서,
    상기 제2 곡률과 상이한 제3 곡률을 갖는 탑재면이 마련된 제3 서셉터가 장착된 제3 챔버를 더 포함하며,
    상기 기판 이송 로봇은 상기 제1 및 제2 서셉터 중 적어도 하나와 상기 제3 서셉터 사이에 기판을 이송하도록 구성된 것을 특징으로 하는 기상 증착 장치.
KR1020130016314A 2013-02-15 2013-02-15 반도체 발광소자 제조방법 및 화학 기상 증착 장치 KR20140102880A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130016314A KR20140102880A (ko) 2013-02-15 2013-02-15 반도체 발광소자 제조방법 및 화학 기상 증착 장치
US14/146,477 US20140235007A1 (en) 2013-02-15 2014-01-02 Method of manufacturing semiconductor light emitting device and chemical vapor deposition apparatus
CN201410051132.7A CN103996753A (zh) 2013-02-15 2014-02-14 制造半导体发光器件的方法以及化学气相沉积设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130016314A KR20140102880A (ko) 2013-02-15 2013-02-15 반도체 발광소자 제조방법 및 화학 기상 증착 장치

Publications (1)

Publication Number Publication Date
KR20140102880A true KR20140102880A (ko) 2014-08-25

Family

ID=51310853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016314A KR20140102880A (ko) 2013-02-15 2013-02-15 반도체 발광소자 제조방법 및 화학 기상 증착 장치

Country Status (3)

Country Link
US (1) US20140235007A1 (ko)
KR (1) KR20140102880A (ko)
CN (1) CN103996753A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490437B2 (en) * 2015-04-07 2019-11-26 Sumco Corporation Susceptor, vapor deposition apparatus, vapor deposition method and epitaxial silicon wafer
JP7313259B2 (ja) * 2019-10-30 2023-07-24 株式会社ディスコ 樹脂基板の加工方法
US20220056583A1 (en) * 2020-08-18 2022-02-24 Globalwafers Co., Ltd. Window for chemical vapor deposition systems and related methods
JP7183223B2 (ja) * 2020-08-28 2022-12-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
FR3135564A1 (fr) * 2022-05-11 2023-11-17 Soitec Roue d’implantation pour former un plan de fragilisation dans une pluralité de plaquettes donneuses

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093476A (ko) * 2010-02-12 2011-08-18 삼성엘이디 주식회사 기상 증착 시스템, 발광소자 제조방법 및 발광소자
US20120234229A1 (en) * 2011-03-16 2012-09-20 Applied Materials, Inc. Substrate support assembly for thin film deposition systems

Also Published As

Publication number Publication date
CN103996753A (zh) 2014-08-20
US20140235007A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US9171994B2 (en) Chemical vapor deposition apparatus and method of forming semiconductor epitaxial thin film using the same
US20110244617A1 (en) Forming a compound-nitride structure that includes a nucleation layer
US20120235116A1 (en) Light emitting diode with enhanced quantum efficiency and method of fabrication
US8138069B2 (en) Substrate pretreatment for subsequent high temperature group III depositions
KR20120003495A (ko) Ｌｅｄ용 클러스터 툴
KR20180112077A (ko) Pvd-형성된 알루미늄 질화물 버퍼 층을 갖는 갈륨 질화물-기반 led 제조
JP2014507788A (ja) 化学気相蒸着装置及びこれを用いた発光素子の製造方法
EP2360297B1 (en) Method of manufacturing light emitting device
US20120171815A1 (en) Cvd apparatus and method of forming semiconductor superlattice structure using the same
KR20140102880A (ko) 반도체 발광소자 제조방법 및 화학 기상 증착 장치
TW201306093A (zh) 半導體磊晶薄膜的成長方法以及具有該薄膜的半導體發光裝置的製造方法
US20100123139A1 (en) Semiconductor wafer, semiconductor device, semiconductor wafer manufacturing method and semiconductor device manufacturing method
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
US8729670B2 (en) Semiconductor substrate and method for manufacturing the same
JP2004247412A (ja) 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
CN102832300A (zh) 制造半导体发光装置的方法
CN102593279A (zh) 制造发光二极管的方法和由此制造的发光二极管
KR101445673B1 (ko) 반도체 결정 성장 장치 및 방법
US8318522B2 (en) Surface passivation techniques for chamber-split processing
KR101480949B1 (ko) 화합물 반도체 기판 및 이의 제조 방법
KR20110078810A (ko) 금속유기물 화학기상증착장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid