CN102194800B - 具有改进的信号传输的多芯片封装 - Google Patents

具有改进的信号传输的多芯片封装 Download PDF

Info

Publication number
CN102194800B
CN102194800B CN201110029276.9A CN201110029276A CN102194800B CN 102194800 B CN102194800 B CN 102194800B CN 201110029276 A CN201110029276 A CN 201110029276A CN 102194800 B CN102194800 B CN 102194800B
Authority
CN
China
Prior art keywords
inductance pad
pad
inductance
chip
magnetic flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110029276.9A
Other languages
English (en)
Other versions
CN102194800A (zh
Inventor
金荣员
李准镐
金铉锡
郑富浩
赵善起
金良嬉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102194800A publication Critical patent/CN102194800A/zh
Application granted granted Critical
Publication of CN102194800B publication Critical patent/CN102194800B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种包括其中层叠多个芯片的多芯片封装MCP。芯片中的每个包括多个电感焊盘，所述多个电感焊盘被配置为传输功率或信号，并且第一电感焊盘和第二电感焊盘形成在基准电感焊盘的两侧以产生沿互不相同的方向的磁通量。

Description

具有改进的信号传输的多芯片封装
相关申请的交叉引用
本申请要求2010年2月26日提交的韩国专利申请No.10-2010-0017458的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体集成电路，更具体而言，涉及一种多芯片封装(MCP)。
背景技术
MCP是用于多个芯片的封装，并且可以用于根据应用产品而将存储芯片和非存储芯片结合。MCP有助于提高移动设备诸如移动电话的面积效率。
有多种制造MCP的方法。例如，在3D层叠法中，多个芯片垂直地层叠，并且经由穿通硅通孔(TSV)而相互电耦合。
由于利用3D层叠法制造的MCP不需要用于耦合芯片的金属线，因此可以实现小型化、高速以及低功耗。相应地，对MCP的需求越来对多。然而，当使用TSV时，可能会产生信号失真。
因此，为了解决3D层叠法中的问题，可以在多个芯片之上形成能够执行无线传输的电感焊盘(inductor pad)，从而可以执行相应芯片之间的信号传输。
然而，在MCP包括电感焊盘的情况下，相应电感焊盘之间的距离太小。因此，难以防止由于相邻的电感焊盘而造成的信号干扰以及所导致的失真。另外，信号传输速度可能会降低。
发明内容
下文描述能够提高层叠的封装之间的信号传输速度的MCP。
在本发明的一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括多个电感焊盘，所述多个电感焊盘被配置为传输功率或信号，并且第一电感焊盘和第二电感焊盘形成在非末端电感焊盘的基准电感焊盘的两侧，以产生沿相互不同的方向的磁通量。
在本发明的另一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括多个电感焊盘，所述多个电感焊盘被配置为无线传输功率或信号，并且电感焊盘包括第一电感焊盘和第二电感焊盘，其中第一电感焊盘形成在基准电感焊盘的一侧并被配置为产生沿与基准电感焊盘相同方向的磁通量，而第二电感焊盘形成在基准电感焊盘的另一侧并被配置为产生沿与基准电感焊盘的磁通量不同方向的磁通量。
在本发明的又一个实施例中，提供一种包括其中层叠多个芯片的MCP。芯片中的每个包括被顺序地组成对的多个电感焊盘，并且电感焊盘中的一对产生沿与电感焊盘中的相邻的一对电感焊盘不同方向的磁通量。
附图说明
结合附图来描述特征、方面和实施例，其中：
图1是根据本发明一个实施例的MCP的立体图；
图2是根据本发明一个实施例的MCP的剖面图；
图3是根据本发明另一个实施例的MCP的电感焊盘的平面图；
图4A和图4B是示出根据本发明一个实施例的MCP的电感焊盘的磁通量和电流方向的图；以及
图5A和图5B是示出设置在根据本发明一个实施例的MCP的电感焊盘上的线圈形状的图。
具体实施方式
在下文中，通过示例性的实施例，结合附图来描述根据本发明的多芯片封装(MCP)。
图1是根据本发明的一个实施例的MCP的立体图。图2是根据本发明的一个实施例的MCP的剖面图。
参见图1和图2，根据该实施例的MCP 100包括多个芯片110和多个电感焊盘120。
如图2所示，芯片110包括顺序地层叠在衬底116上的上芯片114和下芯片112。上芯片114和下芯片112可以是不同类型的芯片，或者是同一类型的芯片。
上芯片114和下芯片112包括分别在相对应的位置形成的上芯片电感焊盘120a和下芯片电感焊盘120b，以具有相同的电流方向和磁通量方向。
另一方面，形成在上芯片114和下芯片112的每个上的电感焊盘可以具有互不相同的电流方向和磁通量方向。更具体而言，上芯片电感焊盘120a形成在上芯片114上，下芯片电感焊盘120b形成在下芯片112上。
在此实施例中，使用包括上芯片114和下芯片112的层叠法。但是并不局限于此，也可以使用将三个或更多个芯片层叠的层叠法。
为了驱动上芯片114和下芯片112，需要多个信号。可以从下芯片112和上芯片114的外部输入信号，或在上芯片114和下芯片112中内部地产生所述信号。
电感焊盘120用于在上芯片114与下芯片112之间传输信号或功率。电感焊盘120可以分别在上芯片114和下芯片112上被布置成线形。电感焊盘120的布置方式并不局限于此实施例中所描述的情况。例如，电感焊盘120可以如图3所示被设置成曲折形。也可以适当地使用其他的布置方式。
如上所述，电感焊盘120包括形成在上芯片114上的上芯片电感焊盘120a，以及形成在下芯片112上的下芯片电感焊盘120b。
上芯片电感焊盘120a包括可以被配置为从下芯片112向上芯片114传输信号或功率的电感焊盘A和D，以及可以被配置为从上芯片114向下芯片112传输信号或功率的电感焊盘B和C。
下芯片电感焊盘120b包括形成在与电感焊盘A和D相对应的位置处的电感焊盘A’和D’，以及形成在与电感焊盘B和C相对应的位置处的电感焊盘B’和C’。
上芯片电感焊盘120a和下芯片电感焊盘120b在相应芯片上被顺序地布置成组。例如，三个上芯片电感焊盘120a可以被设置为一组。
首先，当假设电感焊盘A、B和C被设置成一组时，形成在电感焊盘B的一侧的电感焊盘A可以具有沿与电感焊盘B不同的方向传递电流的线圈，并且形成在电感焊盘B的另一侧的电感焊盘C可以具有沿与电感焊盘B相同的方向传递电流的线圈。
参见图4A，示出了包括沿逆时针方向螺旋地缠绕的线圈130的物体A，该物体A可以表示电感焊盘A。此时，电感焊盘A中所产生的磁通量的方向呈现出根据线圈130的方向的电感特性，也即电感形成原理。因此，如果电感焊盘A中的电流沿逆时针方向流动，则由于电感焊盘A而产生的磁通量沿y方向。
参见图4B，示出了可以包括沿顺时针方向螺旋地缠绕的线圈130的物体B，该物体B可以表示电感焊盘B和C。相应地，如果电流根据线圈130的方向沿顺时针方向在电感焊盘B和C中流动，则由于电感焊盘B和C而产生的磁通量可以沿y’方向，其中y’方向与y方向相反。
当电感焊盘A和电感焊盘C以具有不同的磁通量方向的方式形成时，电感焊盘A和电感焊盘C的磁通量相互抵消，并且形成在电感焊盘A与电感焊盘C之间的电感焊盘B可以沿希望的方向传输信号，其中可以使由电感焊盘A和电感焊盘C而来的信号的干扰最小化。
在此实施例中，电感焊盘A、B和C的线圈130被螺旋地缠绕成正方形。但是并不局限于此，线圈130可以如图5A所示被螺旋地缠绕成三角形，或如图5B所示被螺旋地缠绕成矩形。线圈130也可以适当被缠绕成任何几何形状诸如多边形或圆形。
当假设电感焊盘B、C和D被设置成一组时，形成在电感焊盘C的一侧的电感焊盘B具有沿与电感焊盘C相同的方向传递电流的线圈，并且形成在电感焊盘C的另一侧的电感焊盘D具有沿与电感焊盘C不同的方向传递电流的线圈。
当电感焊盘B和电感焊盘D以具有不同的磁通量方向的方式形成时，电感焊盘B和电感焊盘D的磁通量相互抵消，并且形成在电感焊盘B与电感焊盘D之间的电感焊盘C可以在不受电感焊盘B和D的影响的情况下沿希望的方向传输信号。
在此实施例中，在将任何一个电感焊盘假设为基准电感焊盘时，将第一电感焊盘形成在基准电感焊盘的一侧以产生沿与基准电感焊盘相同方向的磁通量，并且将第二电感焊盘形成在基准电感焊盘的另一侧以产生沿与基准电感焊盘不同方向的磁通量。
也就是说，当在基准电感焊盘的两侧形成具有不同特性的第一电感焊盘和第二电感焊盘时，磁通量可以被抵消。于是，基准电感焊盘可以减少第一电感焊盘和第二焊盘的不希望的信号干扰。另外，可以减少信号失真，并且可以提高无线传输的效率。
可以注意到末端电感焊盘可能不具有与其相关联的一对电感焊盘。例如，左手边的末端电感焊盘在其左边可能不具有另一电感焊盘。同样地，右手边的末端电感焊盘在其右边可能不具有另一电感焊盘。相应地，本发明的实施例可以选择末端电感焊盘用于可能不易受噪声或干扰影响的信号和/或功率。
虽然以上已经描述了某些实施例，但本领域的技术人员会理解这些描述的实施例仅是示例性的。因此，本文所述的MCP不应当限于描述的实施例。更确切地说，本文所述的MCP应当仅根据所附权利要求书并结合以上说明书和附图来限定。

Claims (5)

1.一种具有多个芯片的多芯片封装MCP，包括：
下衬底；
第一主电感焊盘，配置为形成在所述下衬底上；
第一下电感焊盘，配置为形成在所述下衬底上，其中所述第一下电感焊盘形成在所述第一主电感焊盘的一侧；
第二下电感焊盘，配置为形成在所述下衬底上，其中所述第二下电感焊盘形成在所述第一主电感焊盘的另一侧，并且包括用以将所述第一下电感焊盘的磁通量抵消的磁通量；
上衬底，配置为设置在所述下衬底之上；
第二主电感焊盘，配置为形成在所述上衬底上以与所述第一主电感焊盘重叠，并且产生具有与所述第一主电感焊盘的磁通量相同方向的磁通量；
第一上电感焊盘，配置为形成在所述上衬底上，其中所述第一上电感焊盘形成在所述第二主电感焊盘的一侧；以及
第二上电感焊盘，配置为形成在所述上衬底上，其中所述第二上电感焊盘形成在所述第二主电感焊盘的另一侧，并且包括用以将所述第一上电感焊盘的磁通量抵消的磁通量。
2.如权利要求1所述的多芯片封装MCP，其中所述第一主电感焊盘、所述第一下电感焊盘、所述第二下电感焊盘、所述第二主电感焊盘、所述第一上电感焊盘和所述第二上电感焊盘分别包括线圈。
3.如权利要求2所述的多芯片封装MCP，其中所述第一主电感焊盘的缠绕方向和所述第二主电感焊盘的缠绕方向相同。
4.如权利要求2所述的多芯片封装MCP，其中所述第一下电感焊盘的缠绕方向和所述第一上电感焊盘的缠绕方向相同，并且所述第一上电感焊盘与所述第一下电感焊盘重叠。
5.如权利要求2所述的多芯片封装MCP，其中所述第二下电感焊盘的缠绕方向和所述第二上电感焊盘的缠绕方向相同，并且所述第二上电感焊盘与所述第二下电感焊盘重叠。
CN201110029276.9A 2010-02-26 2011-01-27 具有改进的信号传输的多芯片封装 Expired - Fee Related CN102194800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0017458 2010-02-26
KR1020100017458A KR101212722B1 (ko) 2010-02-26 2010-02-26 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
CN102194800A CN102194800A (zh) 2011-09-21
CN102194800B true CN102194800B (zh) 2015-09-16

Family

ID=44504852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110029276.9A Expired - Fee Related CN102194800B (zh) 2010-02-26 2011-01-27 具有改进的信号传输的多芯片封装

Country Status (4)

Country Link
US (1) US8633568B2 (zh)
JP (1) JP2011181914A (zh)
KR (1) KR101212722B1 (zh)
CN (1) CN102194800B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624376B1 (en) * 2012-10-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure without through assembly vias
US9391453B2 (en) 2013-06-26 2016-07-12 Intel Corporation Power management in multi-die assemblies
US10217726B1 (en) * 2017-08-31 2019-02-26 Micron Technology, Inc. Stacked semiconductor dies including inductors and associated methods
KR20200078830A (ko) * 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 모듈
US11239220B2 (en) * 2020-06-30 2022-02-01 Nanya Technology Corporation Semiconductor package and method of fabricating the same
US11721385B2 (en) 2021-08-12 2023-08-08 Micron Technology, Inc. Dynamic power distribution for stacked memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5839184A (en) * 1997-07-10 1998-11-24 Vlsi Technology, Inc. Method for creating on-package inductors for use with integrated circuits
JPH11177027A (ja) 1997-09-15 1999-07-02 Microchip Technol Inc 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法
US5909050A (en) 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2000316728A (ja) 1999-03-05 2000-11-21 Nippon Sanso Corp 断熱容器
JP3835354B2 (ja) * 2001-10-29 2006-10-18 ヤマハ株式会社 磁気センサ
KR100750738B1 (ko) * 2005-06-27 2007-08-22 삼성전자주식회사 기판 매립형 인덕터 및 그 제조방법과, 마이크로 소자패키지 및 이 마이크로 소자 패키지의 캡 제조방법
US7949436B2 (en) * 2006-05-19 2011-05-24 Oracle America, Inc. Method and apparatus for automatically detecting and correcting misalignment of a semiconductor chip
CN100468728C (zh) * 2006-08-31 2009-03-11 中芯国际集成电路制造(上海)有限公司 多芯片半导体封装结构及封装方法
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7952348B2 (en) * 2007-11-05 2011-05-31 General Electric Company Flexible eddy current array probe and methods of assembling the same
US7710329B2 (en) * 2007-11-26 2010-05-04 Infineon Technologies Austria Ag System including an inter-chip communication system
US7952160B2 (en) * 2007-12-31 2011-05-31 Intel Corporation Packaged voltage regulator and inductor array
JP2009246006A (ja) * 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造

Also Published As

Publication number Publication date
KR20110098039A (ko) 2011-09-01
CN102194800A (zh) 2011-09-21
US8633568B2 (en) 2014-01-21
US20110210419A1 (en) 2011-09-01
JP2011181914A (ja) 2011-09-15
KR101212722B1 (ko) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102194800B (zh) 具有改进的信号传输的多芯片封装
US9093756B2 (en) Antenna, transmitter device, receiver device, three-dimensional integrated circuit, and contactless communication system
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
CN108573895B (zh) 半导体封装装置及制造半导体封装装置的方法
US7710329B2 (en) System including an inter-chip communication system
CN108242440B (zh) 半导体封装装置及其制造方法
JP4592542B2 (ja) 半導体装置
JP4977101B2 (ja) 積層型半導体装置
CN203192791U (zh) 半导体器件和包括半导体器件的通信系统
US9460848B2 (en) Antenna for inter-chip wireless power transmission
JPWO2013105565A1 (ja) アンテナ素子およびアンテナモジュール
KR20160032566A (ko) 코일 부품 및 그 실장 기판
JPWO2014196391A1 (ja) アンテナ、及び、電子機器
US20180366535A1 (en) Inductors for chip to chip near field communication
US9251940B2 (en) Inductor
JP6005438B2 (ja) 積層集積回路
JP6129657B2 (ja) 半導体装置
CN103123918B (zh) 一种射频半导体器件
TW201926854A (zh) 無線裝置
JP2015207614A (ja) 直交型ソレノイドインダクタ
CN103413821A (zh) 半导体器件
US8975999B2 (en) Transformer using symmetrical printing pattern
JP2011108779A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

Termination date: 20170127