KR20200078830A - 메모리 시스템 및 메모리 모듈 - Google Patents

메모리 시스템 및 메모리 모듈 Download PDF

Info

Publication number
KR20200078830A
KR20200078830A KR1020180168074A KR20180168074A KR20200078830A KR 20200078830 A KR20200078830 A KR 20200078830A KR 1020180168074 A KR1020180168074 A KR 1020180168074A KR 20180168074 A KR20180168074 A KR 20180168074A KR 20200078830 A KR20200078830 A KR 20200078830A
Authority
KR
South Korea
Prior art keywords
mapping
memory
data
circuit
error correction
Prior art date
Application number
KR1020180168074A
Other languages
English (en)
Inventor
송영욱
김현석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180168074A priority Critical patent/KR20200078830A/ko
Priority to US16/668,740 priority patent/US11249844B2/en
Priority to CN201911271954.5A priority patent/CN111540401B/zh
Publication of KR20200078830A publication Critical patent/KR20200078830A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

메모리 시스템은, 다수의 심볼들을 포함하는 라이트 데이터를 이용해 하나 이상의 심볼을 포함하는 에러 정정 코드를 생성하는 에러 정정 코드 생성 회로; 데이터 워드를 저장하는 메모리; 및 상기 라이트 데이터와 상기 에러 정정 코드를 포함하는 코드워드에 포함된 다수의 심볼들을 상기 데이터 워드로 분배해 맵핑하기 위한 제1데이터 맵핑 회로를 포함할 수 있다.

Description

메모리 시스템 및 메모리 모듈 {MEMORY SYSTEM AND MEMORY MODULE}
본 특허 문헌은 메모리 시스템에 관한 것이다.
반도체 메모리 산업 초기에는 반도체 제조 프로세스를 통과한 메모리 칩에서 불량 메모리 셀이 하나도 존재하지 않는 오리지날 굿 다이(original good die)가 웨이퍼(wafer) 상에 다수 분포하였다. 그러나 메모리 장치의 용량이 점차로 증가하면서 불량 메모리 셀이 하나도 존재하지 않는 메모리 장치를 만드는 것이 어려워졌으며, 현재에는 이러한 메모리 장치가 제조될 확률은 없다고 봐도 무방하다. 이러한 상황을 타개하기 위한 하나의 방편으로 메모리 장치의 불량 메모리 셀들을 리던던시 메모리 셀들로 리페어하는 방법이 사용되고 있다.
그리고 또 하나의 방편으로 메모리 시스템에서 에러를 정정하는 에러 정정 회로(ECC 회로)를 사용해 메모리 셀에서 발생하는 에러 및 메모리 시스템의 리드 및 라이트 과정에서 데이터가 전송되면서 발생하는 에러를 정정하고 있다.
본 발명의 실시예들은, 메모리 시스템에서의 에러 정정의 효율성을 높이는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은, 다수의 심볼들을 포함하는 라이트 데이터를 이용해 하나 이상의 심볼을 포함하는 에러 정정 코드를 생성하는 에러 정정 코드 생성 회로; 데이터 워드를 저장하는 메모리; 및 상기 라이트 데이터와 상기 에러 정정 코드를 포함하는 코드워드에 포함된 다수의 심볼을 상기 데이터 워드로 분배해 맵핑하기 위한 제1데이터 맵핑 회로를 포함할 수 있다.
본 발명의 일실시예에 따른 메모리 모듈은, 다수의 심볼들을 포함하는 라이트 데이터를 이용해 하나 이상의 심볼을 포함하는 에러 정정 코드를 생성하는 에러 정정 코드 생성 회로; 데이터 워드를 저장하는 다수의 메모리 칩들; 및 상기 라이트 데이터와 상기 에러 정정 코드를 포함하는 코드워드에 포함된 다수의 심볼들을 상기 데이터 워드로 분배해 맵핑하기 위한 제1데이터 맵핑 회로를 포함할 수 있다.
본 발명의 실시예들에 따르면, 메모리 시스템에서의 에러 정정의 효율성을 높일 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 2와 도 3은 코드워드(CODEWORD)의 심볼들이 데이터 워드(DATAWORD)로 분배되는 패턴을 나타낸 도면.
도 4와 도 5는 메모리(130)의 메모리 칩(131)에서 에러가 발생하는 패턴을 나타낸 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도이다. 도 1에서는 메모리 시스템(100)에서 데이터의 전송 및 에러 정정과 집적적으로 관련된 부분만을 도시했다.
도 1을 참조하면, 메모리 시스템(100)은 메모리 콘트롤러(110)와 메모리 모듈(120)을 포함할 수 있다.
메모리 콘트롤러(110)는 커맨드(CMD)와 어드레스(ADD)를 이용해 메모리 모듈(120)을 제어하고, 메모리 모듈(120)과 데이터(DATA)를 송수신할 수 있다. 라이트 동작시에는 메모리 콘트롤러(100)로부터 메모리 모듈(110)로 데이터(DATA)가 전송되고, 리드 동작시에는 메모리 모듈(110)로부터 메모리 콘트롤러(110)로 데이터(DATA)가 전송될 수 있다. 메모리 시스템(100)에서 처리되는 데이터(DATA)의 단위는 512비트일 수 있다. 즉, 한 번의 라이트 동작시에 메모리 콘트롤러(110)로부터 메모리 모듈(120)로는 512비트의 데이터가 전송되고, 한 번의 라이트 동작시 메모리 모듈(120)로부터 메모리 콘트롤러(110)로는 512비트의 데이터가 전송될 수 있다. 물론, 메모리 시스템(100)에서 처리되는 데이터(DATA)의 단위가 512비트가 아닌 다른 비트 수일 수도 있음은 당연하다.
메모리 모듈(120)은 에러 정정 코드 생성 회로(121), 제1데이터 맵핑 회로(122), 제2데이터 맵핑 회로(123), 에러 정정 회로(124), 에러 로그 회로(125), 맵핑 콘트롤러(126), 커맨드 콘트롤러(127) 및 메모리(130)를 포함할 수 있다. 메모리 모듈(120)은 DIMM (Dual In-Line Memory Module) 타입의 메모리 모듈일 수 있다.
에러 정정 코드 생성 회로(121)는 라이트 동작시에 메모리 콘트롤러(110)로부터 전달된 데이터(DATA)를 이용해 에러 정정 코드(ECC)를 생성할 수 있다. 에러 정정 코드 생성 회로(121)는 심볼 기반의 에러 정정 코드 생성 알고리즘을 이용해 에러 정정 코드(ECC)를 생성할 수 있다. 예를 들어, 512비트의 데이터(DATA)를 64개의 심볼, 1심볼은 8비트, 로 나누고 64개의 데이터 심볼을 이용해 8심볼, 즉 64비트, 의 에러 정정 코드(ECC)를 생성할 수 있다. 심볼 기반의 에러 정정 코드 생성 알고리즘에는 RS(Reed Solomon) 방식의 에러 정정 알고리즘이 있을 수 있다. 데이터(DATA)와 에러 정정 코드(ECC)의 합을 코드워드(CODEWORD)라고 하는데, 코드워드는 총 72심볼(576비트)일 수 있으며, 이중 데이터(DATA)가 64심볼(512비트)이고 에러 정정 코드(ECC)가 8심볼(64비트)일 수 있다.
메모리(130)는 데이터 워드(DATAWORD)를 저장할 수 있다. 여기서 데이터 워드는 메모리(130)에 한 번에 저장되는 정보(데이터 + 에러 정정 코드)의 단위를 의미할 수 있다. 메모리(130)의 데이터 워드(DATAWORD) 사이즈는 코드워드(CODEWORD)의 사이즈와 동일한 576비트일 수 있다. 메모리(130)는 하나 이상의 메모리 칩을 포함할 수 있다. 여기서는 메모리(130)가 18개의 메모리 칩들(131~148)을 포함하는 것을 예시했다. 이 경우에 18개의 메모리 칩들(131~148)은 576비트의 데이트 워드(DATAWORD)를 32비트씩 나누어 저장할 수 있다. 메모리 칩들(131~148)은 각각이 하나의 반도체 패키지를 형성할 수도 있으며, 둘 이상의 메모리 칩들이 하나의 반도체 패키지 내에서 적층되어 형성될 수도 있다. 예를 들어, 18개의 메모리 칩들(131~148)이 18개의 반도체 패키지에 포함될 수도 있으며, 18개의 메모리 칩들(131~148)이 각각 9개의 적층된 메모리 칩들을 포함하는 2개의 반도체 패키지에 포함될 수도 있다.
제1데이터 맵핑 회로(122)는 라이트 동작시에 코드워드(CODEWORD)의 심볼을 데이터 워드(DATAWORD)로의 분배해 맵핑할 수 있다. 제1데이터 맵핑 회로(122)의 맵핑 방식에 따라 코드워드(CODEWORD)의 심볼들이 데이터 워드(DATAWORD)로 분배되는 패턴이 변경될 수 있다. 도 2와 도 3은 코드워드(CODEWORD)의 심볼들이 데이터 워드(DATAWORD)로 분배되는 패턴들을 나타낸 도면이다. 도 2와 도 3에서, 메모리 칩(131)의 DQ0~DQ3은 메모리 칩(131)의 4개의 데이터 패드를 나타내고, BL0~BL7은 데이터 패드들(DQ0~DQ3)로 전달되는 데이터를 나타낼 수 있다. BL0은 데이터 패드들(DQ0~DQ3)로 전달되는 첫번째 4비트 데이터를 나타내고, BL7은 데이터 패드들(DQ0~DQ3)로 전달되는 8번째 4비트 데이터를 나타낼 수 있다. 4개의 데이터 패드들(DQ0~DQ3)로 BL(Burst Length) 8로 데이터가 메모리 칩(131)으로 전달되므로, 메모리 칩(131)에 저장되는 데이터는 4 * 8 = 32비트가 될 수 있다. 마찬가지로, 도 2와 도 3에서 메모리 칩들(132~148)도 각각의 메모리 칩으로 전달되는 32비트 데이터를 나타낼 수 있다.
도 2의 맵핑 방식을 살펴보면, 코드워드(CODEWORD)의 72개의 심볼들 중 0-3번째 심볼들이 메모리 칩(131)에 맵핑되는데, 하나의 심볼이 하나의 데이터 패드(DQ)에 대응되도록 맵핑되는 것을 확인할 수 있다. 예를 들어, 0번째 심볼(0-th Symbol)은 메모리 칩(131)의 데이터 패드(DQ0)의 BL0~BL7에 맵핑되고, 1번째 심볼(1-th Symbol)은 메모리 칩(131)의 데이터 패드(DQ1)의 BL0~BL7에 맵핑되는 것을 확인할 수 있다. 마찬가지로 메모리 칩들(132~148)에도 각각 4개의 심볼들이 맵핑되는데, 하나의 심볼이 하나의 데이터 패드(DQ)에 맵핑되는 것을 확인할 수 있다.
도 3의 맵핑 방식을 살펴보면, 코드워드(CODEWORD)의 72개의 심볼들 중 0-3번째 심볼들이 메모리 칩(131)에 맵핑되는데, 하나의 심볼이 4개의 데이터 패드들(DQ0~DQ3)의 2개의 BL에 대응되도록 맵핑되는 것을 확인할 수 있다. 예를 들어, 0번째 심볼(0-th Symbol)은 4개의 데이터 패드들(DQ0~DQ3)의 BL0~BL1에 대응되도록 맵핑되고, 1번째 심볼(1-th Symbol)은 4개의 데이터 패드들(DQ0~DQ3)의 BL2~BL3에 대응되도록 맵핑될 수 있다. 마찬가지로 메모리 칩들(132~148)에도 각각의 심볼들이 4개의 데이터 패드들(DQ0~DQ3)의 2개의 BL에 대응되도록 맵핑되는 것을 확인할 수 있다.
도 2와 도 3을 참조하면, 제1데이터 맵핑 회로(122)의 맵핑 방식의 변경에 따라 코드워드(CODEWORD)의 심볼들이 데이터 워드(DATAWORD)로 분배되는 패턴이 변경되는 것을 확인할 수 있다. 여기서는 2가지의 맵핑 방식을 예시했지만, 이보다 더 많은 개수의 맵핑 방식들이 사용될 수도 있음은 당연하다.
다시 도 1을 참조하면, 제2데이터 맵핑 회로(123)는 리드 동작시에 메모리(130)로부터 리드된 데이터 워드(DATAWORD)를 코드워드(CODEWORD)로 맵핑해 에러 정정 회로(124)로 전달할 수 있다. 즉, 제2데이터 맵핑 회로(123)는 제1데이터 맵핑 회로(122)와 반대의 동작을 수행할 수 있다.
에러 정정 회로(124)는 리드 동작시에 제2데이터 맵핑 회로(123)로부터 전달된 코드워드(CODEWORD)에 포함된 에러 정정 코드(ECC)를 이용해 코드워드(CODEWORD)에 포함된 데이터(DATA)의 에러를 정정하고, 에러가 정정된 데이터(DATA)를 메모리 콘트롤러(110)로 전달할 수 있다. 에러 정정 회로(124)는 심볼 단위의 에러 정정 동작을 수행할 수 있다. 예를 들어, 코드워드(CODEWORD)에 64개의 데이터(DATA) 심볼과 8개의 에러 정정 코드(ECC) 심볼이 포함된 경우에, 에러 정정 회로(124)는 코드워드(CODEWORD)에서 4심볼의 에러까지 정정이 가능할 수 있다. 심볼 단위의 에러 정정 방식에서 하나의 심볼 내에 몇비트의 에러가 발생하더라도 동일하게 처리될 수 있다. 예를 들어, 1개의 심볼 내에서 1비트의 에러가 발생했던지 8비트의 에러가 발생했던지 동일하게 1개 심볼의 에러로 처리될 수 있다.
에러 로그 회로(125)는 에러 정정 회로(124)의 에러 검출 이력, 즉 에러 정정 이력, 을 저장할 수 있다. 도면의 ERR는 에러 정정 회로(124)로부터 에러 로그 회로(125)로 전달되는 에러 정보를 나타내고, ERR_LOG는 에러 로그 회로(125)에 저장된 에러 검출 이력(ERR_LOG)를 나타낼 수 있다.
맵핑 콘트롤러(126)는 에러 로그 회로(125)에 저장된 에러 정정 회로(124)의 에러 검출 이력(ERR_LOG)을 이용해 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 변경할 수 있다. 도면의 신호(MAP_SELECT)는 맵핑 콘트롤러(126)가 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 제어하기 위한 신호를 나타낼 수 있다.
도 4와 도 5는 메모리(130)의 메모리 칩(131)에서 에러가 발생하는 패턴을 나타낸 도면이다. 도 4와 도 5에서 빗금쳐진 부분이 에러가 발생한 비트를 나타낼 수 있다.
도 4를 참조하면, 메모리 칩(131)의 4개의 데이터 패드(DQ0~DQ3)의 BL0에서 4비트의 에러가 발생한 것을 확인할 수 있다. 메모리 칩(131)에 도 2와 같이 심볼들이 맵핑된 경우에 도 4의 에러들은 4개의 심볼(0-th Symbol~3-th Symbol)에 걸쳐 나타낸다. 즉, 메모리 칩(131)에서만 4개 심볼에 에러가 발생할 수 있다. 만약, 메모리 칩(131)에 도 3과 같이 심볼들이 맵핑되었다면, 도 4의 에러들은 단 1개의 심볼(0-th Symbol)에 포함될 수 있다. 즉, 메모리 칩(131)에서는 단 1개의 심볼에서만 에러가 발생할 수 있다.
도 5를 참조하면, 메모리 칩(131)의 데이터 패드(DQ0)의 BL0~BL7에서 8비트의 에러가 발생한 것을 확인할 수 있다. 메모리 칩(131)에 도 2와 같이 심볼들이 맵핑되었다면, 도 5의 에러들은 단 1개의 심볼(0-th Symbol)에 포함될 수 있다. 만약, 메모리 칩(131)에 도 3과 같이 심볼들이 맵핑되었다면, 도 5의 에러들은 4개의 심볼(0-th Symbol~3-th Symbol)에 걸쳐 나타날 수 있다.
다시 도 1을 참조하면, 맵핑 콘트롤러(126)는 에러 로그 회로(124)에 저장된 에러 검출 이력(ERR_LOG)을 참조해, 메모리(130)에서 에러가 발생하는 심볼의 개수가 최소가 되도록 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 변경할 수 있다. 예를 들어, 메모리(130)에서 도 4와 같은 패턴의 에러가 많이 발생하는 경우에 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 도 3과 같이 변경해 에러가 발생하는 심볼의 개수를 줄이고, 메모리(130)에서 도 5와 같은 패턴의 에러가 많이 발생하는 경우에 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 도 2과 같이 변경해 에러가 발생하는 심볼의 개수를 줄일 수 있다.
맵핑 콘트롤러(126)는 일정 주기마다 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 변경할 수도 있으며, 누적된 에러의 개수가 임계값을 넘어갈 때마다 맵핑을 변경할 수도 있다. 맵핑 콘트롤러(126)는 메모리(130)에 포함된 메모리 칩들(131~148)에 동일한 맵핑을 적용할 수도 있으며, 메모리 칩들(131~148) 별로 별도의 맵핑을 적용할 수도 있다. 메모리 칩들(131~148)에 동일한 맵핑를 적용하는 경우에는 에러 로그 회로(124)가 메모리 칩들(131~148) 전체의 에러 발생 이력을 통합적으로 저장하고 맵핑 콘트롤러(126)가 이를 이용해 맵핑을 결정할 수 있다. 메모리 칩들(131~148)마다 개별적인 맵핑을 적용하는 경우에는 에러 로그 회로(124)가 메모리 칩들(131~148)마다 개별적으로 에러 이력을 저장하고 맵핑 콘트롤러(126)가 이를 이용해 메모리 칩들(131~148) 마다의 맵핑을 개별적으로 결정할 수 있다.
커맨드 콘트롤러(127)는 맵핑 콘트롤러(126)가 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 변경하는 경우에, 메모리(130)에 저장된 데이터 워드(DATAWORD)를 리드하고, 변경된 맵핑 방식에 따라 다시 메모리(130)에 라이트될 수 있도록 하기 위해 메모리 모듈(120)의 내부적인(internal) 리드, 라이트 커맨드 및 이에 대응하는 어드레스를 생성할 수 있다. 예를 들어, 맵핑 콘트롤러(126)가 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑을 변경하는 경우에, 메모리(130)의 데이터 워드(DATAWORD)를 리드해 기존의 맵핑 방식대로 에러를 정정하고, 다시 에러 정정 코드(ECC)를 생성한 후 변경된 맵핑 방식대로 메모리(130)에 라이트될 수 있도록 리드 및 라이트 커맨드 및 이에 대응하는 어드레스를 생성할 수 있다. 커맨드 콘트롤러(127)는 메모리(130)에 저장된 모든 데이터가 변경된 맵핑 방식대로 다시 라이트될 수 있도록 하기 위해, 어드레스를 변경해가며 리드 및 라이트 커맨드를 반복적으로 생성할 수 있다.
여기서는 메모리 모듈(120) 내에 커맨드 콘트롤러(127)가 존재해 제1데이터 맵핑 회로(122)와 제2데이터 맵핑 회로(123)의 맵핑이 변경되면, 메모리(130)에 저장된 모든 데이터를 변경된 맵핑 방식에 맞게 다시 리라이트하는 것을 예시했지만, 메모리 모듈(120) 내에 커맨드 콘트롤러(127)가 존재하지 않는 실시예도 가능할 수 있다. 메모리 모듈(120)에 커맨드 콘트롤러(127)가 존재하지 않는 경우에는, 맵핑 콘트롤러(126)가 맵핑을 변경하면 메모리(130)에 새롭게 라이트되는 데이터 워드(DATAWORD)부터만 변경된 맵핑 방식이 적용되고, 이미 메모리(130)에 라이트된 데이터 워드(DATAWORD)에는 기존의 맵핑 방식이 적용될 수 있다. 다만, 이 경우에 메모리(130)에 저장된 데이터 워드(DATAWORD)가 어떤 맵핑 방식을 사용해서 맵핑되었는지를 나타내기 위한 메타데이터(metadata)가 메모리(130)에 추가로 저장될 수 있다.
도 1에서는 에러 정정 코드 생성 회로(121), 제1데이터 맵핑 회로(122), 제2데이터 맵핑 회로(123), 에러 정정 회로(124), 에러 로그 회로(125), 맵핑 콘트롤러(126) 및 커맨드 콘트롤러(127)가 메모리 모듈(120)에 포함된 것을 예시했으나, 이들의 전부 또는 일부가 메모리 시스템(100) 내의 다른 구성에 포함될 수도 있음은 당연하다. 예를 들어, 이들 구성의 전부 또는 일부가 메모리 모듈(120)이 아닌 메모리 콘트롤러(127)에 포함될 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 시스템
110: 메모리 콘트롤러
120: 메모리 모듈

Claims (20)

  1. 다수의 심볼들을 포함하는 라이트 데이터를 이용해 하나 이상의 심볼을 포함하는 에러 정정 코드를 생성하는 에러 정정 코드 생성 회로;
    데이터 워드를 저장하는 메모리; 및
    상기 라이트 데이터와 상기 에러 정정 코드를 포함하는 코드워드에 포함된 다수의 심볼들을 상기 데이터 워드로 분배해 맵핑하기 위한 제1데이터 맵핑 회로
    를 포함하는 메모리 시스템.
  2. 제 1항에 있어서,
    상기 에러 정정 코드 생성 회로, 상기 메모리 및 상기 제1데이터 맵핑 회로는 메모리 모듈에 포함되고,
    상기 메모리 시스템은
    상기 메모리 모듈을 제어하기 위한 메모리 콘트롤러를 더 포함하는
    메모리 시스템.
  3. 제 1항에 있어서,
    상기 메모리는 메모리 모듈에 포함되고,
    상기 에러 정정 코드 생성 회로 및 상기 제1데이터 맵핑 회로는 상기 메모리 모듈을 제어하기 위한 메모리 콘트롤러에 포함되는
    메모리 시스템.
  4. 제 1항에 있어서,
    상기 메모리로부터 리드된 데이터 워드에 포함된 데이터와 에러 정정 코드를 이용해 에러를 정정하는 에러 정정 회로; 및
    상기 에러 정정 회로의 에러 검출 이력을 이용해 상기 제1데이터 맵핑 회로의 맵핑을 변경하는 맵핑 콘트롤러
    를 더 포함하는 메모리 시스템.
  5. 제 4항에 있어서,
    상기 에러 정정 회로의 상기 에러 검출 이력을 저장하기 위한 에러 로그 회로; 및
    상기 메모리로부터 리드된 데이터 워드를 상기 에러 정정 회로의 에러 정정 동작에 필요한 심볼 단위로 분배하기 위한 제2데이터 맵핑 회로
    를 더 포함하는 메모리 시스템.
  6. 제 5항에 있어서,
    상기 맵핑 콘트롤러는 상기 제1데이터 맵핑 회로의 맵핑 변경시에 상기 제2데이터 맵핑 회로의 맵핑도 변경하는
    메모리 시스템.
  7. 제 4항에 있어서,
    상기 제1데이터 맵핑 회로의 맵핑 변경이 변경되면, 상기 심볼들에 대응하는 상기 메모리의 데이터 패드들이 변경되는
    메모리 시스템.
  8. 제 4항에 있어서,
    상기 제1데이터 맵핑 회로의 맵핑이 변경되면, 상기 심볼들이 상기 메모리로 전달되는 순서가 변경되는
    메모리 시스템.
  9. 제 4항에 있어서,
    상기 맵핑 콘트롤러가 상기 제1데이터 맵핑 회로의 맵핑을 변경하는 경우에, 상기 메모리에 저장된 데이터 워드를 리드하고 변경된 맵핑 방식에 따라 다시 상기 메모리에 라이트될 수 있도록 제어하기 위한 커맨드 콘트롤러
    를 더 포함하는 메모리 시스템.
  10. 제 4항에 있어서,
    상기 메모리에는 상기 데이터 워드의 맵핑에 대한 정보가 더 저장되는
    메모리 시스템.
  11. 제 4항에 있어서,
    상기 메모리는 하나 이상의 메모리 칩을 포함하는
    메모리 시스템.
  12. 다수의 심볼들을 포함하는 라이트 데이터를 이용해 하나 이상의 심볼을 포함하는 에러 정정 코드를 생성하는 에러 정정 코드 생성 회로;
    데이터 워드를 저장하는 다수의 메모리 칩들; 및
    상기 라이트 데이터와 상기 에러 정정 코드를 포함하는 코드워드에 포함된 다수의 심볼들을 상기 데이터 워드로 분배해 맵핑하기 위한 제1데이터 맵핑 회로
    를 포함하는 메모리 모듈.
  13. 제 12항에 있어서,
    상기 다수의 메모리 칩들로부터 리드된 데이터 워드에 포함된 데이터와 에러 정정 코드를 이용해 에러를 정정하는 에러 정정 회로; 및
    상기 에러 정정 회로의 에러 검출 이력을 이용해 상기 제1데이터 맵핑 회로의 맵핑을 변경하는 맵핑 콘트롤러
    를 더 포함하는 메모리 모듈.
  14. 제 13항에 있어서,
    상기 에러 정정 회로의 상기 에러 검출 이력을 저장하기 위한 에러 로그 회로; 및
    상기 다수의 메모리 칩들로부터 리드된 데이터 워드를 상기 에러 정정 회로의 에러 정정 동작에 필요한 심볼 단위로 분배하기 위한 제2데이터 맵핑 회로
    를 더 포함하는 메모리 모듈.
  15. 제 13항에 있어서,
    상기 맵핑 콘트롤러는 상기 제1데이터 맵핑 회로의 맵핑 변경시에 상기 제2데이터 맵핑 회로의 맵핑도 변경하는
    메모리 모듈.
  16. 제 12항에 있어서,
    상기 제1데이터 맵핑 회로의 맵핑 변경이 변경되면, 상기 심볼들에 대응하는 상기 메모리의 데이터 패드들이 변경되는
    메모리 모듈.
  17. 제 12항에 있어서,
    상기 제1데이터 맵핑 회로의 맵핑 변경이 변경되면, 상기 심볼들이 상기 다수의 메모리 칩들로 전달되는 순서가 변경되는
    메모리 모듈.
  18. 제 12항에 있어서,
    상기 맵핑 콘트롤러가 상기 제1데이터 맵핑 회로의 맵핑을 변경하는 경우에, 상기 다수의 메모리 칩들에 저장된 데이터 워드를 리드하고 변경된 맵핑 방식에 따라 다시 상기 다수의 메모리들에 라이트될 수 있도록 제어하기 위한 커맨드 콘트롤러
    를 더 포함하는 메모리 모듈.
  19. 제 12항에 있어서,
    상기 다수의 메모리들 중 적어도 하나에는 상기 데이터 워드의 맵핑에 대한 정보가 더 저장되는
    메모리 모듈.
  20. 제 12항에 있어서,
    상기 메모리 모듈은 DIMM (Dual In-Line Memory Module) 타입인
    메모리 모듈.
KR1020180168074A 2018-12-24 2018-12-24 메모리 시스템 및 메모리 모듈 KR20200078830A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180168074A KR20200078830A (ko) 2018-12-24 2018-12-24 메모리 시스템 및 메모리 모듈
US16/668,740 US11249844B2 (en) 2018-12-24 2019-10-30 Memory system and memory module
CN201911271954.5A CN111540401B (zh) 2018-12-24 2019-12-12 存储系统和存储模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180168074A KR20200078830A (ko) 2018-12-24 2018-12-24 메모리 시스템 및 메모리 모듈

Publications (1)

Publication Number Publication Date
KR20200078830A true KR20200078830A (ko) 2020-07-02

Family

ID=71097576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180168074A KR20200078830A (ko) 2018-12-24 2018-12-24 메모리 시스템 및 메모리 모듈

Country Status (3)

Country Link
US (1) US11249844B2 (ko)
KR (1) KR20200078830A (ko)
CN (1) CN111540401B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051668A (ko) * 2019-10-31 2021-05-10 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈
KR20210157863A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US11404136B2 (en) 2020-12-16 2022-08-02 Micron Technology, Inc. Memory device protection using interleaved multibit symbols

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2019351A1 (en) * 1989-07-06 1991-01-06 Francis H. Reiff Fault tolerant memory
JP4313391B2 (ja) * 2006-12-13 2009-08-12 株式会社日立コミュニケーションテクノロジー 光集線装置および光加入者装置
US8307261B2 (en) * 2009-05-04 2012-11-06 National Tsing Hua University Non-volatile memory management method
JP5540969B2 (ja) * 2009-09-11 2014-07-02 ソニー株式会社 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
US9037951B2 (en) * 2009-12-17 2015-05-19 International Business Machines Corporation Data management in solid state storage systems
US8327226B2 (en) * 2010-02-03 2012-12-04 Seagate Technology Llc Adjustable error correction code length in an electrical storage device
KR101212722B1 (ko) * 2010-02-26 2013-01-09 에스케이하이닉스 주식회사 멀티 칩 패키지
US8429495B2 (en) * 2010-10-19 2013-04-23 Mosaid Technologies Incorporated Error detection and correction codes for channels and memories with incomplete error characteristics
US8806295B2 (en) * 2012-05-24 2014-08-12 International Business Machines Corporation Mis-correction and no-correction rates for error control
US9209834B2 (en) 2012-06-12 2015-12-08 Broadcom Corporation Symbol mapping for binary coding
WO2016194175A1 (ja) * 2015-06-03 2016-12-08 株式会社日立製作所 ストレージシステム
KR20180051706A (ko) 2016-11-07 2018-05-17 삼성전자주식회사 어드레스 맵핑 테이블의 에러 정정을 수행하는 메모리 시스템
JP6840591B2 (ja) * 2017-03-24 2021-03-10 キオクシア株式会社 復号装置
KR20180127707A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 메모리 모듈 및 이의 동작 방법
KR20180129233A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 리프레시 동작을 제어하는 반도체 장치 및 이를 포함하는 메모리 시스템
JP6818667B2 (ja) * 2017-09-20 2021-01-20 キオクシア株式会社 メモリシステム
US11481154B2 (en) * 2021-01-15 2022-10-25 Sandisk Technologies Llc Non-volatile memory with memory array between circuits

Also Published As

Publication number Publication date
US11249844B2 (en) 2022-02-15
CN111540401B (zh) 2023-09-19
US20200201709A1 (en) 2020-06-25
CN111540401A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US9886340B2 (en) Memory system and method for error correction of memory
US7864578B2 (en) Semiconductor memory repairing a defective bit and semiconductor memory system
US7984355B2 (en) Memory module with ranks of memory chips
US11106535B2 (en) Error correction circuit of semiconductor memory device and semiconductor memory device
US20210083687A1 (en) Memory controllers and memory systems including the same
KR20200078830A (ko) 메모리 시스템 및 메모리 모듈
US20200192754A1 (en) Error correction code circuits, semiconductor memory devices and memory systems
KR20190012566A (ko) 에러 정정 기능을 갖는 메모리 시스템, 메모리 모듈 및 메모리 컨트롤러의 동작 방법
US20200394102A1 (en) Semiconductor memory devices having enhanced error correction circuits therein
US11030040B2 (en) Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system
CN111475327A (zh) 存储系统及其操作方法
US11556440B2 (en) Memory module, memory system including the same and operation method thereof
KR20200052842A (ko) 메모리 시스템, 메모리 모듈 및 메모리 시스템의 동작 방법
KR20180134120A (ko) 반도체시스템
US10810080B2 (en) Memory device selectively correcting an error in data during a read operation, memory system including the same, and operating method of memory system
KR20230055614A (ko) 반도체 메모리 장치 및 메모리 시스템
US11803501B2 (en) Routing assignments based on error correction capabilities
KR20190114701A (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11747985B2 (en) Memory system, integrated circuit system, and operation method of memory system
US11108412B2 (en) Memory systems and methods of correcting errors in the memory systems
KR20180052154A (ko) 메모리 시스템
US20220415407A1 (en) Non-volatile memory device, memory system including the same and read method of memory system
KR20230130531A (ko) 메모리 및 메모리를 포함하는 메모리 시스템
KR20210157830A (ko) 메모리 및 메모리의 동작 방법
KR20240008651A (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal