CN111540401B - 存储系统和存储模块 - Google Patents

存储系统和存储模块 Download PDF

Info

Publication number
CN111540401B
CN111540401B CN201911271954.5A CN201911271954A CN111540401B CN 111540401 B CN111540401 B CN 111540401B CN 201911271954 A CN201911271954 A CN 201911271954A CN 111540401 B CN111540401 B CN 111540401B
Authority
CN
China
Prior art keywords
data
mapping
memory
error correction
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911271954.5A
Other languages
English (en)
Other versions
CN111540401A (zh
Inventor
宋永旭
金铉锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111540401A publication Critical patent/CN111540401A/zh
Application granted granted Critical
Publication of CN111540401B publication Critical patent/CN111540401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种存储系统，包括：错误校正码生成电路，其适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和错误校正码的码字；第一数据映射电路，其适用于将所述码字的符号映射为数据字；以及存储器，其适用于储存所述数据字。

Description

存储系统和存储模块
相关申请的交叉引用
本申请要求2018年12月24日提交的申请号为10-2018-0168074的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种存储系统。
背景技术
在半导体存储器工业的早期，在经过了半导体制造工艺的存储芯片的晶片上存在具有无缺陷的存储单元的大量的原始的良好裸片。然而，随着存储器件的容量逐渐增大，制造完全没有缺陷存储单元的存储器件变得更加困难。当前，可以认为几乎不可能制造出完全没有缺陷存储单元的存储器件。克服这种情况的一种解决方案是一种利用冗余存储单元修复存储器件的缺陷存储单元的方法。
另一解决方案是通过使用用于矫正存储系统中的错误的错误校正码(ECC)电路来校正存储单元中发生的错误和在存储系统的读取操作和写入操作期间在传输数据时发生的错误。
发明内容
本发明的实施例涉及提高存储系统中的错误校正效率的技术。
根据本发明的实施例，一种存储系统包括：错误校正码生成电路，其适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；第一数据映射电路，其适用于将所述码字的符号映射为数据字；以及存储器，其适用于储存所述数据字。
根据本发明的另一实施例，一种存储模块包括：错误校正码生成电路，其适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；第一数据映射电路，其适用于将所述码字中的多个符号映射为数据字；以及多个存储芯片，其适用于储存所述数据字。
根据本发明的又一个实施例，一种存储模块包括：错误校正码(ECC)编码电路，其适用于接收写入数据并生成用于所述写入数据的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；数据映射电路，其适用于根据第一映射方法将所述码字映射为数据字；存储器，其适用于储存所述数据字；以及映射控制器，其适用于检测从所述存储器读取的数据字的错误，并基于所述检测结果来控制所述数据映射电路以将第一映射方法变为第二映射方法。
附图说明
图1是示出根据本发明的实施例的存储系统的框图。
图2和图3示出了被映射为数据字的码字的符号的模式。
图4和图5示出了在存储器的存储芯片中发生的错误的模式。
具体实施方式
下面将参考附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相似的附图标记指代类似的部分。
图1是示出根据本发明的实施例的存储系统100的框图。要注意的是，图1仅示出了存储系统100中与数据传输和错误校正直接相关的部分。
参考图1，存储系统100可以包括存储器控制器110和存储模块120。
存储器控制器110可以基于命令CMD和地址ADD来控制存储模块120。存储器控制器110可以向存储模块120传送数据DATA和从存储器模块120接收数据DATA。在写入操作中，数据DATA可以从存储器控制器110传送到存储模块120。在读取操作中，数据DATA可以从存储模块120传送到存储器控制器110。例如，在存储系统100中处理的数据DATA的单位可以是512比特。换言之，在一次写入操作中512比特的数据可以从存储控制器110传送到存储模块120，以及在一次读取操作中512比特的数据可以从存储模块120传送到存储控制器110。对于本发明所属领域的技术人员显而易见的是，在存储系统100中处理的数据DATA的单位可以是除512比特以外的比特位数。
存储模块120可以包括错误校正码生成电路(或ECC编码器)121、第一数据映射电路122、第二数据映射电路123、错误校正电路(或ECC解码器)124、错误日志电路125、映射控制器126、命令控制器127和存储器130。存储模块120可以是双列直插式存储模块(DIMM)类型的存储模块。
在写入操作期间，错误校正码生成电路121可以从存储控制器110接收数据DATA，生成用于数据DATA的错误校正码(ECC)，并且可以输出包括数据DATA和所述错误校正码的码字。错误校正码生成电路121可以根据基于符号的错误校正码生成算法来生成错误校正码。例如，可以通过使用512比特的数据DATA来生成8个符号(即64比特)的错误校正码，所述数据DATA为每个符号由8比特形成的64个符号。基于符号的错误校正码生成算法可以是里德所罗门(RS)错误校正算法。数据DATA和错误校正码的总和可以是码字。在各种实施例中，码字可以包括72个符号(即576比特)，其包括64个符号(即512比特)的数据DATA和8个符号(即64比特)的错误校正码。
存储器130可以储存数据字DATAWORD。数据字可以表示一次要储存在存储器130中的包括数据和错误校正码的信息单位。数据字DATAWORD的尺寸可以为576比特，与码字CODEWORD的尺寸相同。存储器130可以包括一个或更多个存储芯片。这里示出了存储器130包括18个存储芯片131至148。在这种情况下，18个存储芯片131至148可以储存该数据字DATAWORD，存储芯片131至148中的每个可以储存32比特。存储芯片131至148中的每个可以单独形成一个半导体封装。替代地，两个或更多个存储芯片可以层叠在一个半导体封装中。例如，18个存储芯片131至148可以被包括在18个半导体封装中。对于另一示例，18个存储芯片131至148可以被包括在两个半导体封装中，每个半导体封装包括层叠的九个存储芯片。
第一数据映射电路122可以在写入操作期间将码字CODEWORD的符号映射为数据字DATAWORD。第一数据映射电路122的映射方法可以是码字CODEWORD的符号被映射为数据字DATAWORD的模式。图2和图3示出了码字CODEWORD的符号被映射为数据字DATAWORD的模式。在图2和图3中，对应的存储芯片(例如，存储芯片131)的DQ0至DQ3可以代表对应的存储芯片(例如，存储芯片131)的四个数据焊盘，BL(突发长度)0至BL7可以代表被传送到数据焊盘DQ0至DQ3的数据。BL0可以表示被传送到数据焊盘DQ0至DQ3的第一个4比特数据，BL7可以表示被传送到数据焊盘DQ0至DQ3的第8个4比特数据。因为存储芯片131通过四个数据焊盘DQ0至DQ3传送突发长度BL为8的数据，所以存储芯片131中储存的数据可以是32(＝4*8)比特。同样地，在图2和图3中，存储芯片132至148中的每个芯片可以传送32比特数据。
根据图2的映射方法，码字CODEWORD的72个符号中的第0至第3符号可以被映射到存储芯片131，并且可以看出，一个符号对应于一个数据焊盘DQ来映射。例如，第0符号可以被映射为存储芯片131的数据焊盘DQ0的BL0至BL7，并且第一符号可以被映射为存储芯片131的数据焊盘DQ1的BL0至BL7。类似地，可以看出，四个符号被映射于存储芯片132至148，并且一个符号被映射到一个数据焊盘DQ。
根据图3的映射方法，码字CODEWORD的72个符号中的第0至第3符号可以被映射到存储芯片131，并且可以看出，一个符号被映射为对应于四个数据焊盘DQ0至DQ3的两个突发长度BL。例如，第0符号可以被映射为对应于四个数据焊盘DQ0至DQ3的BL0和BL1，并且第一符号可以被映射为对应于四个数据焊盘DQ0至DQ3的BL2和BL3。类似地，每个符号可以被映射为对应于存储芯片132至148中的四个数据焊盘DQ0至DQ3的两个突发长度BL。
参考图2和图3，可以看出，通过改变第一数据映射电路122的映射方法，改变了码字CODEWORD的符号被映射到数据字DATAWORD的模式。尽管在此示例性地示出了两种映射方法，但是对于本领域技术人员而言显而易见的是，可以使用更多的映射方法。
返回参考图1，在读取操作期间，第二数据映射电路123可以将从存储器130读取的数据字DATAWORD映射为码字CODEWORD，并将其传送到错误校正电路124。简而言之，第二数据映射电路123可以执行与第一数据映射电路122相反的操作。
在读取操作期间，错误校正电路124可以基于从第二数据映射电路123接收到的码字CODEWORD中的错误校正码ECC来校正码字CODEWORD中的数据DATA，并将已校正错误的数据DATA传送到存储器控制器110。错误校正电路124可以执行基于符号的错误校正操作。例如，当码字CODEWORD包括数据DATA的64个符号和错误校正码ECC的8个符号时，错误校正电路124能够校正码字CODEWORD中多达4个符号的错误。即使在一个符号的几个比特中发生错误，也可以根据基于符号的错误校正方法执行相同的处理。换言之，无论在一个符号中发生的一比特错误还是发生八比特错误，该错误都可以与一个符号的错误一样被校正。
错误日志电路125可以储存错误校正电路124的错误检测历史，即错误校正历史。错误日志电路125可以从错误校正电路124接收错误信息ERR。错误日志电路125可以基于错误信息ERR来储存错误检测历史ERR_LOG。
映射控制器126可以基于错误检测历史ERR_LOG来改变第一数据映射电路122和第二数据映射电路123之间的映射。映射控制器126可以生成信号MAP_SELECT以控制第一数据映射电路122和第二数据映射电路123的映射。
图4和图5示出了在存储器130的存储芯片131中发生的错误的模式。在图4和图5中，阴影部分可以代表已发生错误的比特位。
参考图4，在存储芯片131的四个数据焊盘DQ0至DQ3的4比特数据(例如，BL0)中发生了错误。当符号如图2所示被映射于存储芯片131时，错误可能会发生在四个符号上，它们是第0符号至第三符号。即，错误可以仅发生在存储芯片131中的四个符号中。当符号如图3所示被映射于存储芯片131时，错误可能仅被包括在一个符号(即，第0符号)中。简而言之，在存储芯片131中，错误可能仅发生在一个符号中。
参考图5，在存储芯片131的数据焊盘DQ0的数据(例如，BL0至BL7)中发生了8比特错误。当符号如图2所示被映射于存储芯片131时，错误可能仅包括在一个符号(即第0符号)中。当符号如图3所示被映射于存储芯片131时，错误可能会出现在四个符号(即第0符号至第三符号)上。
返回参考图1，映射控制器126可以参考储存在错误日志电路124中的错误检测历史ERR_LOG。此外，映射控制器126可以以可将在存储器130中发生错误的符号的数量最小化的方式改变映射电路122和第二数据映射电路123之间的映射。当在存储器130中发生图4中所示的大量错误的模式时，通过如图3所示改变第一数据映射电路122和第二数据映射电路123之间的映射可以减少发生错误的符号的数量。当在存储器130中发生图5中所示的大量错误的模式时，通过如图2所示改变第一数据映射电路122和第二数据映射电路123之间的映射可以减少发生错误的符号的数量。
映射控制器126可以以预定间隔改变第一数据映射电路122和第二数据映射电路123之间的映射。每当累积错误的数量超过阈值时，映射控制器126可以改变所述映射。映射控制器126可以将相同的映射应用于存储器130中的存储芯片131至148。替代地，映射控制器126可以将不同的映射应用于存储芯片131至148中的每个芯片。当在存储芯片131至148中应用了相同的映射时，错误日志电路125可以整体地储存全部存储芯片131至148的错误发生历史，并且映射控制器126可以基于它们来确定映射。当将不同的映射应用于每个存储芯片131至148时，错误日志电路125可以针对每个存储芯片131至148单独储存错误历史，并且映射控制器126可以基于所述单独储存的错误历史来单独确定用于每个存储芯片131至148的映射。
当映射控制器126改变第一数据映射电路122和第二数据映射电路123之间的映射时，命令控制器127可以生成存储模块120的内部读取和写入命令以及与该内部读取和写入命令相对应的地址，以根据已改变的映射方法来读取储存在存储器130中的数据字DATAWORD并将数据字DATAWORD写回到存储器130中。当映射控制器126改变了第一数据映射电路122和第二数据映射电路123之间的映射时，命令控制器127可以生成读取和写入命令以及与该读取和写入命令相对应的地址。因此，根据现有的映射方法读取存储器130的数据字DATAWORD并对其进行错误校正，以便生成新的错误校正码ECC，然后根据已改变的映射方法将所生成的错误校正码ECC写入存储器130。命令控制器127可以在改变地址的同时重复地产生读取和写入命令，使得储存在存储器130中的所有数据可以根据已改变的映射方法被重写。
这里描述的是当存储模块120中存在命令控制器127并且第一数据映射电路122和第二数据映射电路123之间的映射已改变时，储存在存储器130中的所有数据根据已改变的映射方法被重写的示例。然而，也可以将本发明的技术应用于存储模块120中不存在命令控制器127的实施例。当存储模块120中不存在命令控制器127并且映射控制器126改变了所述映射时，仅从新写入存储器130中的数据字DATAWORD开始应用已改变的映射方法，而现有的映射方法仍可以被应用于已经写入存储器130中的数据字DATAWORD。然而，在这种情况下，可以在存储器130中附加地储存用于代表哪个映射方法用于存储器130中储存的数据字DATAWORD的元数据(metadata)。
尽管图1示出了包括错误校正码生成电路121、第一数据映射电路122、第二数据映射电路123、错误校正电路124、错误日志电路125、映射控制器126以及命令控制器127的存储模块120，但是对于本领域技术人员显而易见的是，这些中的一些或全部可以被包括在存储系统100中的其他组成元件中。例如，这些组成元件中的全部或一些可以被包括在存储器控制器127中，而不是存储模块120。
根据本发明的实施例，可以提高存储系统的错误校正效率。
尽管已经针对特定实施例描述了本发明，但是对于本领域技术人员而言显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (17)

1.一种存储系统，包括：
错误校正码生成电路，适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；
第一数据映射电路，适用于将所述码字的符号映射为数据字；
存储器，适用于储存所述数据字，
错误校正电路，适用于从所述存储器接收数据字并使用所接收到的数据字中的错误校正码来校正所接收到的数据字中的数据的错误；和
映射控制器，适用于：基于所述错误校正电路的错误检测历史，根据所述第一数据映射电路的映射方法，确定所述码字的每个所述符号是通过一个数据焊盘还是多个数据焊盘被传送到所述存储器。
2.根据权利要求1所述的存储系统，还包括：
存储器控制器，适用于控制存储模块，所述存储模块包括所述错误校正码生成电路、所述第一数据映射电路、所述存储器、所述错误校正电路和所述映射控制器。
3.根据权利要求1所述的存储系统，其中，所述存储器被包括在存储模块中，以及
所述错误校正码生成电路、所述第一数据映射电路、所述错误校正电路和所述映射控制器被包括在适用于控制所述存储模块的存储器控制器中。
4.根据权利要求1所述的存储系统，
其中，基于第一映射方法，所述码字的每个所述符号通过单个相应的数据焊盘被传送到所述存储器，以及
其中，当所述第一数据映射电路的所述映射方法从所述第一映射方法改变为第二映射方法时，所述码字的每个所述符号通过多个数据焊盘被传送到所述存储器。
5.根据权利要求4所述的存储系统，还包括：
错误日志电路，适用于储存所述错误检测历史；和
第二数据映射电路，适用于基于所述错误校正电路的错误校正操作所需的符号来映射所接收到的数据字。
6.根据权利要求5所述的存储系统，其中，所述映射控制器将所述第一映射方法和所述第二映射方法中之一确定为所述第二数据映射电路的映射方法。
7.根据权利要求4所述的存储系统，还包括：
命令控制器，适用于：在映射控制器改变了所述第一数据映射电路的所述映射时，执行控制以根据已改变的映射方法来读取所述存储器中所储存的数据字并将所述数据字写回到所述存储器中。
8.根据权利要求4所述的存储系统，其中，所述存储器还储存关于所述数据字的映射的信息。
9.根据权利要求4所述的存储系统，其中，所述存储器包括一个或更多个存储芯片。
10.一种存储模块，包括：
错误校正码生成电路，适用于针对包括多个符号的写入数据生成包括一个或更多个的符号的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；
第一数据映射电路，适用于将所述码字中的多个符号映射为数据字；和
多个存储芯片，适用于储存所述数据字，
错误校正电路，适用于从所述存储芯片接收数据字并使用所接收到的数据字中的错误校正码来校正所接收到的数据字中的数据的错误；和
映射控制器，适用于：基于所述错误校正电路的错误检测历史，根据所述第一数据映射电路的映射方法，确定所述码字的每个所述符号是通过一个数据焊盘还是多个数据焊盘被传送到所述存储芯片。
11.根据权利要求10所述的存储模块，
其中，基于第一映射方法，所述码字的每个所述符号通过单个相应的数据焊盘被传送到所述存储芯片之一，以及
其中，当所述映射方法从所述第一映射方法改变为第二映射方法时，所述码字的每个所述符号通过多个数据焊盘被传送到所述存储芯片之一。
12.根据权利要求11所述的存储模块，还包括：
错误日志电路，适用于储存所述错误检测历史；和
第二数据映射电路，适用于基于所述错误校正电路的错误校正操作所需的符号来映射所接收到的数据字。
13.根据权利要求12所述的存储模块，其中所述映射控制器将所述第一映射方法和所述第二映射方法中之一确定为所述第二数据映射电路的映射。
14.根据权利要求10所述的存储模块，还包括：
命令控制器，适用于：在所述映射控制器改变了所述第一数据映射电路的所述映射时，执行控制以根据已改变的映射方法来读取所述存储芯片中所储存的数据字并将所述数据字写回到所述存储芯片中。
15.根据权利要求10所述的存储模块，其中，所述存储芯片之中的至少一个芯片还储存关于所述数据字的映射的信息。
16.根据权利要求10所述的存储模块，其中，所述存储模块包括双列直插式存储模块。
17.一种存储模块，包括：
错误校正码编码电路，适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和所述错误校正码的码字；
数据映射电路，适用于根据第一映射方法将所述码字的符号映射为数据字；
存储器，适用于储存所述数据字；和
映射控制器，适用于：检测从所述存储器中读取的数据字的错误，并基于检测到的数据字的错误来控制所述数据映射电路以将所述第一映射方法变为第二映射方法，
其中，基于所述第一映射方法，所述码字的每个所述符号通过单个相应的数据焊盘被传送到所述存储器，以及
其中，当所述映射方法从所述第一映射方法改变为所述第二映射方法时，所述码字的每个所述符号通过多个数据焊盘被传送到所述存储器。
CN201911271954.5A 2018-12-24 2019-12-12 存储系统和存储模块 Active CN111540401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180168074A KR20200078830A (ko) 2018-12-24 2018-12-24 메모리 시스템 및 메모리 모듈
KR10-2018-0168074 2018-12-24

Publications (2)

Publication Number Publication Date
CN111540401A CN111540401A (zh) 2020-08-14
CN111540401B true CN111540401B (zh) 2023-09-19

Family

ID=71097576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911271954.5A Active CN111540401B (zh) 2018-12-24 2019-12-12 存储系统和存储模块

Country Status (3)

Country Link
US (1) US11249844B2 (zh)
KR (1) KR20200078830A (zh)
CN (1) CN111540401B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210051668A (ko) * 2019-10-31 2021-05-10 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 모듈
KR20210157863A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US11404136B2 (en) * 2020-12-16 2022-08-02 Micron Technology, Inc. Memory device protection using interleaved multibit symbols

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313464A (en) * 1989-07-06 1994-05-17 Digital Equipment Corporation Fault tolerant memory using bus bit aligned Reed-Solomon error correction code symbols
CN102194800A (zh) * 2010-02-26 2011-09-21 海力士半导体有限公司 具有改进的信号传输的多芯片封装
CN102656566A (zh) * 2009-12-17 2012-09-05 国际商业机器公司 固态存储系统中的数据管理
CN103270498A (zh) * 2010-10-19 2013-08-28 莫塞德技术公司 用于错误特征不完全的信道和存储器的错误检测和修正编码
CN108958962A (zh) * 2017-05-26 2018-12-07 爱思开海力士有限公司 半导体器件及其存储系统和用于控制刷新操作的方法
CN114765045A (zh) * 2021-01-15 2022-07-19 桑迪士克科技有限责任公司 在电路之间具有存储器阵列的非易失性存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4313391B2 (ja) * 2006-12-13 2009-08-12 株式会社日立コミュニケーションテクノロジー 光集線装置および光加入者装置
US8307261B2 (en) * 2009-05-04 2012-11-06 National Tsing Hua University Non-volatile memory management method
JP5540969B2 (ja) * 2009-09-11 2014-07-02 ソニー株式会社 不揮発性メモリ装置、メモリコントローラ、およびメモリシステム
US8327226B2 (en) * 2010-02-03 2012-12-04 Seagate Technology Llc Adjustable error correction code length in an electrical storage device
US8806295B2 (en) * 2012-05-24 2014-08-12 International Business Machines Corporation Mis-correction and no-correction rates for error control
US9209834B2 (en) 2012-06-12 2015-12-08 Broadcom Corporation Symbol mapping for binary coding
WO2016194175A1 (ja) * 2015-06-03 2016-12-08 株式会社日立製作所 ストレージシステム
KR20180051706A (ko) 2016-11-07 2018-05-17 삼성전자주식회사 어드레스 맵핑 테이블의 에러 정정을 수행하는 메모리 시스템
JP6840591B2 (ja) * 2017-03-24 2021-03-10 キオクシア株式会社 復号装置
KR20180127707A (ko) * 2017-05-22 2018-11-30 에스케이하이닉스 주식회사 메모리 모듈 및 이의 동작 방법
JP6818667B2 (ja) * 2017-09-20 2021-01-20 キオクシア株式会社 メモリシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313464A (en) * 1989-07-06 1994-05-17 Digital Equipment Corporation Fault tolerant memory using bus bit aligned Reed-Solomon error correction code symbols
CN102656566A (zh) * 2009-12-17 2012-09-05 国际商业机器公司 固态存储系统中的数据管理
CN102194800A (zh) * 2010-02-26 2011-09-21 海力士半导体有限公司 具有改进的信号传输的多芯片封装
CN103270498A (zh) * 2010-10-19 2013-08-28 莫塞德技术公司 用于错误特征不完全的信道和存储器的错误检测和修正编码
CN108958962A (zh) * 2017-05-26 2018-12-07 爱思开海力士有限公司 半导体器件及其存储系统和用于控制刷新操作的方法
CN114765045A (zh) * 2021-01-15 2022-07-19 桑迪士克科技有限责任公司 在电路之间具有存储器阵列的非易失性存储器

Also Published As

Publication number Publication date
US20200201709A1 (en) 2020-06-25
CN111540401A (zh) 2020-08-14
KR20200078830A (ko) 2020-07-02
US11249844B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
US9836348B2 (en) Memory repair method and apparatus based on error code tracking
KR100681429B1 (ko) 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
CN111540401B (zh) 存储系统和存储模块
CN101763904B (zh) 非易失性存储装置及其操作方法
CN108376554B (zh) 存储器模块、包括其的存储系统及其错误校正方法
US10884848B2 (en) Memory device, memory system including the same and operation method of the memory system
US11036597B2 (en) Semiconductor memory system and method of repairing the semiconductor memory system
US11030040B2 (en) Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system
US10795763B2 (en) Memory system and error correcting method thereof
US11188417B2 (en) Memory system, memory module, and operation method of memory system
US10810080B2 (en) Memory device selectively correcting an error in data during a read operation, memory system including the same, and operating method of memory system
KR20180134120A (ko) 반도체시스템
CN110825553A (zh) 针对存储器件的存储系统以及存储系统的操作方法
KR20220102793A (ko) 메모리
US11537467B2 (en) Memory, memory system, and operation method of memory
US11698835B2 (en) Memory and operation method of memory
US11108412B2 (en) Memory systems and methods of correcting errors in the memory systems
US20240029810A1 (en) Memory, memory system and operation method of memory system
WO2021196619A1 (zh) 读写方法及存储器装置
KR20180052154A (ko) 메모리 시스템
KR20180027656A (ko) 반도체장치 및 반도체시스템
CN115641901A (zh) 存储器和存储器的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant