CN102177577B - 真空处理装置 - Google Patents

真空处理装置 Download PDF

Info

Publication number
CN102177577B
CN102177577B CN200980139868.7A CN200980139868A CN102177577B CN 102177577 B CN102177577 B CN 102177577B CN 200980139868 A CN200980139868 A CN 200980139868A CN 102177577 B CN102177577 B CN 102177577B
Authority
CN
China
Prior art keywords
chamber
processing unit
film
active layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980139868.7A
Other languages
English (en)
Other versions
CN102177577A (zh
Inventor
仓田敬臣
清田淳也
新井真
赤松泰彦
石桥晓
浅利伸
斋藤一也
佐藤重光
菊池正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102177577A publication Critical patent/CN102177577A/zh
Application granted granted Critical
Publication of CN102177577B publication Critical patent/CN102177577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于，提供一种真空处理装置，该真空处理装置能够用适合于各工序中的所进行的处理的方式对基板进行支承与运送，能够抑制对处理室(腔)内设置的各种机构产生的不利影响。在CVD室(52)中，有时需要使用特殊的清洗气体而进行清洗，这在CVD室(52)构成为立式的装置的情况下，设置在溅射室(62)中的立式处理装置所特有的支承机构与传送机构会受到特殊气体的腐蚀。而在本发明中，CVD室(52)由卧式的装置构成，因而不会产生这样的问题。另外，通过将溅射装置构成为立式的处理装置，从而能够解决异常放电的问题。

Description

真空处理装置
技术领域
本发明涉及一种真空处理装置，该真空处理装置利用真空条件对例如使用在显示器中的玻璃基板等进行处理。
背景技术
显示器的显示画面越来越大，因而其使用的基板也越来越大，作为对基板进行处理的装置而言，在现有技术中，有一种已经生产化了的纵式(立式)的真空处理装置。纵式真空处理装置是在基板大致竖直地被支承的状态下对基板进行处理的真空处理装置。采用纵式真空处理装置，即使基板较大也能够抑制装置设置面积的增加，并且能够抑制基板的挠曲变形(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本发明专利公开公报特开2007-39157号
发明内容
发明所要解决的技术问题
然而，在使用真空处理装置进行CVD(化学气相沉积)等处理时，很多时候需要使用清洗气体等特殊的处理气体。例如，在上述的纵式真空处理装置中，配备有用于将基板垂直地支承的特殊的支承机构与传送机构等，在这样的装置中使用特殊处理气体的话，支承机构与传送机构有可能被特殊处理气体腐蚀。因而，在进行有些处理时，在将基板水平支承的状态下对该基板进行处理这样的方式给装置带来的不利影响会较小。
有鉴于上述问题，本发明的目的在于，提供一种真空处理装置，该真空处理装置能够用适合于各工序中的所进行的处理的方式对基板进行支承与运送，能够抑制对处理室(腔)内设置的各种机构产生的不利影响。
解决技术问题的技术方案
为了达到上述目的，本发明一个实施方式的真空处理装置具有卧式(横式)处理单元、立式(纵式)处理单元与变换室。
上述卧式处理单元能够维持真空状态，并且使基片处于水平的状态而对该基片进行处理。
上述立式处理单元能够维持真空状态，并且使基片处于竖立的状态而对该基片进行处理。
变换室能够维持真空状态，并且与上述卧式处理单元与立式处理单元连接，用于变换上述基片的姿势(状态)。
附图说明
图1为本发明一个实施方式的真空处理装置的俯视示意图；
图2所示为在状态变换室中用于对基板的状态进行变换的机构的示意图；
图3为表示真空处理装置中的基板处理过程的流程图；
图4为用于说明本发明一个实施方式的场效应晶体管的制造方法的各工序的的局部剖面图；
图5为用于说明本发明一个实施方式的场效应晶体管的制造方法的各工序的的局部剖面图；
图6为用于说明本发明一个实施方式的场效应晶体管的制造方法的各工序的的局部剖面图；
图7为用于说明本发明一个实施方式的场效应晶体管的制造方法的各工序的的局部剖面图；
图8为用于说明本发明一个实施方式的场效应晶体管的制造方法的各工序的的局部剖面图；
图9中的(A)～(C)为本发明其他实施方式的真空处理装置的俯视示意图。
具体实施方式
本发明一个实施方式的真空处理装置具有：卧式处理单元、立式处理单元以及变换室。
上述卧式处理单元能够维持真空状态且在使基片被置于水平的状态下对该基片进行处理。
上述立式处理单元能够维持真空状态且在使所述基片被置于竖立的状态下对该基片进行处理。
上述变换室能够维持真空状态且与所述卧式处理单元与所述立式处理单元连接，用于变换所述基片的状态。
根据对基片所进行的处理，而在卧式处理单元中将基片水平地支承，在此状态下对其进行处理，从而能够抑制设置在处理室内的机构受到的不利影响。
“使基片被置于水平的状态”是指，在保证卧式处理单元能够进行规定处理的程度范围内，使基片大致维持在水平状态。
“使基片被置于竖立的状态”是指，在保证立式处理单元能够进行规定处理的程度范围内，使基片大致维持在竖直状态。
所述卧式处理单元可以具有：用于形成第1膜的第1成膜室；以及与所述第1成膜室与所述变换室连接、能够将所述基片送入所述第1成膜室与所述变换室且能够将所述基片从所述第1成膜室与所述变换室运出的传送室。此时，所述立式处理单元可以具有：用于形成不同于所述第1膜的第2膜的第2成膜室；以及与所述第2成膜室与所述变换室连接的缓冲室。
所述卧式处理单元可以为在所述传送室的周围设置包含所述第1成膜室在内的多个处理腔室的组合式处理单元。
所述立式处理单元可以为包含所述第2成膜室在内的多个处理腔室被配置为直线状的直列式处理单元。
所述第1成膜室可以为CVD(Chemical Vapor Deposition)室。
在CVD(Chemical Vapor Deposition)处理中使用特殊的处理气体，因而，例如与将CVD室构成为立式的装置的情况相比，通过将CVD室构成为卧式的装置，不会产生特殊处理气体对基片的支承机构等造成的腐蚀。
所述CVD室为用于形成场效应晶体管的栅极绝缘膜与阻挡层这二者中的至少一个的CVD室，其中，在栅极绝缘膜之上形成有活性层，所述止挡层形成在活性上对该活性层进行保护以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
所述第2成膜室为可以溅射室。
在溅射装置构成为卧式的装置时，若溅射靶配置在基板上方，则附着在溅射靶周围的靶材会落到基板上而对基板造成污染。相反地，若溅射靶被配置在基板的下方，在基板的周围配置有遮护板，遮护板上附着的靶材会落到电极上从而对电极造成污染。这些污染有可能会使处理过程中产生异常放电的现象。然而，通过将溅射室构成为立式的处理室，从而能够解决(避免)这些问题。
所述立式处理单元可以具有用于通过溅射而形成场效应晶体管的活性层以及阻挡层的溅射室，其中，活性层具有In-Ga-Zn-O系组分，阻挡层形成在该活性层之上对该活性层进行保护以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
由于用溅射法形成阻挡层，因而在活性层形成后不会使活性层暴露在大气中即可形成阻挡层。从而能够防止大气中的水分与杂质附着在活性层的表面上从而使活性层的膜层质量劣化。另外，由于在活性层形成后连续地形成阻挡层，因而能够缩短阻挡层的形成所需要的工序时间，提高了生产效率。
特别地，本发明的一个实施方式在一个溅射室内连续地形成活性层与阻挡层，从而能够不将基片从活性层的成膜室中运出即可形成阻挡层，从而能够进一步提高了生产效率。此时，在该成膜室中设有用于形成活性层的溅射靶，还设有不同于该活性层形成用溅射靶的、用于形成阻挡层的溅射靶。并且，不同的成膜工序使用不同的溅射靶。
或者，所述立式处理单元可以具有下述的第1溅射室与第2溅射室，其中，所述第1溅射室用于通过溅射而形成场效应晶体管的具有In-Ga-Zn-O系组分的活性层，所述第2溅射室用于通过溅射而在所述活性层上形成阻挡层，该阻挡层保护该活性层以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
所述立式处理单元包括多个所述直列式处理单元。
从而，在一个直列式处理单元由于必要的维修而不能使用时，可以使用其他的直列式处理单元来进行处理。
特别是，在直列式处理单元包括溅射室、组合式处理单元包括CVD室的情况下，本发明特别有益。在CVD装置中能够利用清洗气体进行自动清洗，而与此相对，在溅射装置中多数情况下是不能这样做的。也就是说，由于溅射装置的维修频度比CVD装置的维修频度大，因而采用本发明是特别有益的。
下面参照附图对本发明的具体实施方式进行说明。
图1为表示本发明一个实施方式的真空处理装置的示意性俯视图。
真空处理装置100为对作为基片的玻璃基板(下面仅称为基板)10进行处理的装置，该玻璃基板例如可用在显示器上。作为这样的真空处理装置100，较典型的例如有，用于制造具有底栅型晶体管结构的场效应晶体管的一部分(承担一部分工序)的装置。
真空处理装置100具有组合式处理单元50、直列式(串联式)处理单元60以及姿势(状态)变换室70。
组合式处理单元50具有多个使基板10实质上处于水平状态而对该基板10进行处理的卧式处理室。作为一种典型的例子，组合式处理室50包括装料(load lock)室51、传送室53、多个CVD(Chemical VaporDeposition)室52。
装料室51用于切换大气压状态与真空状态，将基板10从真空处理装置100的外部装入，并且，也用于将基板10取出到外部。传送室53具有传送机器人(未图示)。各CVD室52分别与传送室53连接，用于对基板10进行CVD处理。传送室53的传送机器人将基板10装入装料室51、各CVD室52以及后述的状态变换室70，或者从这些腔室中取出基板10。
作为一个典型的例子，在CVD室52中形成场效应晶体管的栅极绝缘膜。
这些传送室53与CVD室52内能够维持在规定的真空度。
状态变换室70用于将基板10的状态(姿势)从水平状态变换为竖直状态或者从竖直状态变换为水平状态。例如，如图2所示，在状态变换室70内设有用于保持基板10的保持机构71，保持机构71能够以转轴72为中心旋转。保持机构71利用机械卡盘或者真空卡盘(Vacuum Chuck)保持住基板10。状态变换室70能够维持在与传送室53大致相同的真空度。
在保持机构71的两端部连接着驱动机构(未图示)，由该驱动机构驱动保持机构71而使其旋转。
除了CVD室52、状态变换室70之外，组合式处理单元50还可以设置与传送室53连接的加热室或者进行其他处理的腔室。
直列式处理单元60包括缓冲室61与溅射室62，使基板10实质上处于竖直立起的状态而对该基板10进行处理。
作为一个典型的例子，在溅射室62中如下所述地在基板10上形成具有In-Ga-Zn-O系组分的薄膜(下面仅称为IGZO膜)以及在该IGZO膜上形成阻挡层形成膜。IGZO膜构成场效应晶体管的活性层。阻挡层形成膜具有蚀刻保护层的功能，在构成源极与漏极的金属膜的图案形成(图形绘制)工序中以及将IGZO膜的不需要区域蚀刻除去的工序中，保护IGZO膜的沟道区域不受蚀刻剂的侵蚀。溅射室62具有溅射靶Tc与溅射靶Ts，其中，溅射靶Tc含有用于形成IGZO膜的靶材，溅射靶Ts含有用于形成阻挡层形成膜的靶材。
直列式处理单元60可以由一个或者多个传送式溅射成膜室构成，也可由一个或多个固定式溅射成膜室构成。在设置有多个溅射成膜室时，在这些溅射成膜室之间分别设有闸阀(未图示)。此外，不言而喻，在设置有多个溅射成膜室时，它们之间呈直线状地(直列)配置。
在溅射室62以及缓冲室61内具有例如由去路63与回路64构成的两条基板10的传送通路，在传送通路中设有将基板10支承在竖直状态或者稍稍偏离竖直状态的支承机构(未图示)。一般在使基板10通过回路64时进行溅射处理，但也可以在通过去路63时进行溅射处理。由传送辊、齿条与小齿轮等的机构对由上述支承机构支承的基板10进行传送。这些支承机构、传送机构或者状态变换室70以及缓冲室61之间的交接机构(进行接收与传送出去的机构)等采用公知的机构(例如，参照日本发明专利公开公报特开2007-39157、2008-202146、2006-143462、2006-114675号等)即可。
在各腔室之间设有闸阀54，这些闸阀54分别独立地被进行开闭控制。
缓冲室61连接在状态变换室70与溅射室62之间，起到压力缓冲区域的作用。例如，在将设置于状态变换室70与缓冲室61之间的闸阀54打开时，缓冲室61的真空度被控制到与状态变换室71具有大致相同的压力的真空度。另外，在将设置于缓冲室61与溅射室62之间的闸阀54打开时，缓冲室61的真空度被控制到与溅射室62具有大致相同的压力的真空度。
在CVD室52中，有时会使用清洗气体等的特殊气体对腔室内进行清洗。例如，在CVD室由立式的装置构成的情况下，如上述的溅射室62中那样，在立式的处理装置中设有特有的支承机构与传送机构，而这些机构有可能会被特殊气体腐蚀。但是，在本实施方式中，由于CVD室52由卧式的装置构成，因而能够解决(避免)这样的问题。另外，由缓冲室61能够将CVD室52与溅射室62的环境切实地分隔开来，因而，在CVD室52中使用的特殊气体不会对设置在溅射室62中的、立式处理装置所特有的支承机构与传送机构造成腐蚀。
在溅射装置构成为卧式的装置时，若溅射靶配置在基板上方，则附着在溅射靶周围的靶材会落到基板上而对基板10造成污染。相反地，若溅射靶被配置在基板的下方，在基板的周围配置有遮护板，遮护板上附着的靶材会落到电极上从而对电极造成污染。这些污染有可能会使处理过程中产生异常放电的现象。然而，在本实施方式中，由于将溅射室62构成为立式的处理室，因而能够解决(避免)这些问题。
下面对在具有上述结构的真空处理装置100对基板10进行处理的处理过程进行说明。图3为表示该过程的流程图。
装入装料室51(步骤101)的基板10通过传送室52而被送入CVD室52，通过CVD处理从而在基板10上形成规定的膜(例如栅极绝缘膜)(步骤102)。进行CVD处理后，基板10通过传送室53被送入状态变换室70，在状态变换室70中从水平状态被变换为竖直状态(步骤103)。
变为竖直状态的基板10通过缓冲室61被送入溅射室62，并经由去路63送至溅射室62的端部。之后，基板10经由回路64而被进行溅射处理，从而形成规定的膜层(例如，IGZO膜以及阻挡层形成膜)(步骤104)。
在溅射处理后，基板10通过缓冲室61而被送入状态变换室70，其状态从竖直状态变换为水平状态)(步骤105)。之后，通过传送室53与装料室51被取出到真空处理装置100的外部(步骤106)。
下面，对利用具有上述结构的真空处理装置100而形成场效应晶体管的制造方法进行说明。图4～图8为表示各工序的局部剖面图。在本实施方式中，对上述的具有底栅型晶体管结构的场效应晶体管的制造方法进行说明。
如图4中的(A)所示，首先在基板10的一个表面形成栅极膜11F。栅极膜11F一般由真空处理装置100之外的其他成膜装置形成，然而，也可以在真空处理装置100中形成。
较为典型的栅极膜11F由钼、铬、铝等的金属单层膜或金属多层膜构成，并且，例如可以采用溅射法形成。对栅极膜11F的厚度没有特殊限定，例如可以为300nm。
接下来，如图4中的(B)～(D)所示，形成用于使栅极膜11F形成(patterning)为规定形状的图案的抗蚀掩膜12。该工序包括光致抗蚀剂膜12F的形成工序(图4中(B))、曝光工序(图4中(C))、显影工序(图4中(D))。
光致抗蚀剂膜12F是在栅极膜11F上涂敷液态感光材料后使之干燥而形成的。作为光致抗蚀剂膜12F也可使用干式胶片抗蚀剂。通过(隔着)掩膜13对所形成的光致抗蚀剂膜12F进行曝光后即可显影，从而在栅极膜11F上形成抗蚀掩膜12。
之后，如图4中(E)所示，以抗蚀掩膜12作为掩膜对栅极膜11F进行蚀刻加工，从而在基板10的表面形成栅极11。
对栅极膜11F的蚀刻方法没有特殊限定，可采用湿式蚀刻法，也可采用干式蚀刻法。蚀刻加工后去除抗蚀掩膜12。去除抗蚀掩膜12的方法可以为利用氧气等离子的灰化处理方法，但并不限于此，也可以为使用药液进行溶解去除的方法。
接下来，如图5中(A)所示，在基板10的表面形成覆盖栅极11的栅极绝缘膜14。该栅极绝缘膜14的形成在CVD室52中进行。
作为一个典型的例子，栅极绝缘膜14由氧化硅膜(SiO2)、氮化硅膜(SiNx)等氧化膜或氮化膜构成，并且，可以在CVD室52中形成。栅极绝缘膜14的形成方法可以为溅射法。对栅极膜11F的厚度没有特殊限定，例如可以为200～500nm。
接下来，如图5中(B)所示，在栅极绝缘膜14上依次形成IGZO15F和阻挡层形成膜16F。
IGZO膜15F与阻挡层形成膜16F可在溅射室62中连续地形成。此时，可以在同一腔室内配置用来形成IGZO膜15F的溅射靶Tc以及用来形成阻挡层形成膜16F的溅射靶Ts，在这种情况下，通过切换所使用的靶，能够分别独立地形成IGZO膜15F与阻挡层形成膜16F。另外，也可在溅射室62中形成IGZO膜15F，而在CVD室52中形成阻挡层形成膜16F。
IGZO膜15F在基板10被加热到规定温度的状态下形成。在本实施方式中，采用的是在氧气环境中对靶进行溅射而将与氧发生反应的反应物堆积在基板10上的反应溅射法来形成活性层15(IGZO膜15F)。放电形式可以是DC放电、AC放电、RF放电中的任何一种。另外，也可采用在靶的背面侧设置永磁铁的磁控管放电方法。
对IGZO膜15F和阻挡层形成膜16F各自的厚度没有特殊限定，例如IGZO膜15F的厚度为50～200nm，阻挡层形成膜16F的厚度为30～300nm。
IGZO膜15F构成晶体管的活性层(载流层)15。在后述构成源极和漏极的金属膜图案形成工序中，以及采用蚀刻加工方法去除IGZO膜15F的不需要部分的工序中，阻挡层形成膜16F起到保护IGZO膜的沟道区域不受蚀刻剂侵蚀的蚀刻保护层的作用。阻挡层形成膜16F例如由SiO2构成。
接下来，如图5中(C)及(D)所示，在形成用于将阻挡层形成膜16F形成为具有规定形状的图案的抗蚀掩膜17后，利用该抗蚀掩膜17对阻挡层形成膜16F进行蚀刻加工，从而形成阻挡层16，该阻挡层16与栅极绝缘膜14之间隔着IGZO膜15F，且该阻挡层16正对着栅极11。
如图5中(E)所示，去除抗蚀掩膜17后形成覆盖IGZO膜15F和阻挡层16的金属膜17F。
较为典型的金属膜17F由钼、铬、铝等的金属单层膜或金属多层膜构成，其可以在真空处理装置100之外的其他成膜装置中利用溅射法形成。然而，也可以在真空处理装置100的CVD室52中形成。对金属膜17F的厚度没有特殊限定，例如其为100～500nm。
接下来，如图6中(A)和(B)所示，对金属膜17F进行图案形成加工。
金属膜17F的图案形成工序包括抗蚀掩膜18的形成工序(图6中(A))和金属膜17F的蚀刻工序(图6中(B))。抗蚀掩膜18具有使阻挡层16的正上方区域和各个晶体管的周围区域敞口的掩膜图案。形成抗蚀掩膜18后采用湿式蚀刻法对金属膜17F进行蚀刻加工。从而，金属膜17F被分为源极17S和漏极17D。另外，在此后的说明中，有时也将源极17S和漏极17D总称为源/漏极17。
在源/漏极17形成工序中，阻挡层16起到金属膜17F的蚀刻阻挡层的作用。即，阻挡层16具有保护IGZO膜15F使其不受对金属膜17F进行蚀刻的蚀刻剂(例如磷酸、硝酸、醋酸)的侵蚀的作用。阻挡层16以覆盖位于IGZO膜15F上的源极17S和漏极17D之间的区域(以下称为“沟道区域”)的方式形成。因此，IGZO膜15F的沟道区域在金属膜17F的蚀刻工序中不受影响。
接下来，如图6中(C)和图3中(D)所示，以抗蚀掩膜18为掩膜对IGZO膜15F进行蚀刻加工。
对蚀刻方法没有特殊限定，可采用湿式蚀刻法，也可以采用干式蚀刻法。通过该IGZO膜15F的蚀刻工序，IGZO膜15F以元件为单位而得以隔离，并且形成由IGZO膜15F构成的活性层15。
此时，阻挡层16起到位于沟道区域的IGZO膜15F的蚀刻保护膜的作用。即，阻挡层16保护该阻挡层16正下方的沟道区域使其不受对IGZO膜15F进行蚀刻的蚀刻剂(例如硝酸系的蚀刻剂)的侵蚀。从而，活性层15的沟道区域在IGZO膜15F的蚀刻工序中不受影响。
在IGZO膜15F的图案形成加工后，采用灰化处理等方法从源/漏极17上去除抗蚀掩膜18(图6中(D))。
接下来如图7中(A)所示，在基板10的表面形成覆盖源/漏极17、阻挡层16、活性层15、栅极绝缘膜14的保护膜(钝化膜)19。
保护膜19用来隔绝包括活性层15在内的晶体管元件与外界接触，从而可以确保规定的电气特性和材料特性。较为典型的保护膜19由氧化硅膜(SiO2)、氮化硅膜(SiNx)等氧化膜或者氮化膜构成，其例如采用CVD法或采用溅射法形成。对保护膜19的厚度没有特殊限定，例如其为200～500nm。
接下来，如图7中(B)～(D)所示，在保护膜19上形成与源/漏极17连通的连通孔19a。该工序包括在保护膜19上形成抗蚀掩膜20的工序(图7中(B))、对从抗蚀掩膜20的开口部20a露出的保护膜19进行蚀刻加工的工序(图7中(C))、去除抗蚀掩膜20的工序(图7中(D))。
连通孔19a的形成采用干式蚀刻法，但也可以采用湿式蚀刻法。另外，虽然省略了其图示，但在任意所需的位置上同样形成有与源极17S连接的接触孔。
接下来，如图8中(A)～(D)所示，利用连通孔19a形成与源/漏极17接触的透明导电膜21。该工序包括形成透明导电薄膜21F的工序(图8中(A))、在透明导电薄膜21F上形成抗蚀掩膜22的工序(图8中(B))、对没有被抗蚀掩膜22覆盖的透明导电薄膜21F进行蚀刻加工的工序(图8中(C))、去除抗蚀掩膜20的工序(图8中(D))。
较为典型的透明导电薄膜21F由ITO膜或IZO膜构成，其例如采用溅射法、CVD法形成。对透明导电薄膜21F的蚀刻加工采用湿式蚀刻法，但并不限于此，也可以采用干式蚀刻法。
保护膜19以及透明导电膜21F中的至少一个由真空处理装置100之外的其他成膜装置形成，然而，也可以由真空处理装置100形成。
之后对如图8中(D)所示的形成有透明导电膜21的晶体管元件100进行退火处理，其目的在于缓和活性层15的应力。因此，这样做可赋予活性层15所需要的晶体管特性。
通过以上各步骤，即可制成场效应晶体管150。
如上所述，由于用溅射法形成阻挡层16，因而在活性层15形成后形成阻挡层16的过程中不会使活性层15暴露在大气中。从而能够防止大气中的水分与杂志附着在活性层15的表面上从而使活性层15的膜层质量劣化。另外，由于在活性层15形成后连续地形成阻挡层16，因而能够缩短阻挡层16的形成所需要的工序时间，提高了生产效率。
特别是当在一个溅射室62内连续地形成活性层15与阻挡层16时，能够不将基板从活性层15的成膜室中运出即可形成阻挡层16，从而进一步提高了生产效率。
图9中的(A)～(C)为表示本发明另一实施方式的真空处理装置的俯视示意图。在下面的说明中，与图1所示的实施方式的真空处理装置100相同的部件与功能简单地进行说明或者省略其说明，而主要以不同点为中心进行说明。
图9中(A)～(C)所示的各实施方的真空处理装置200、300、400分别具有多个直列式的处理单元。例如，在一个直列式处理单元60A由于必要的维修而不能使用时，可以使用其他的直列式处理单元60B。
在直列式处理单元包括溅射室62、组合式处理单元50包括CVD室52的情况下，本发明特别有益。在CVD装置中能够利用清洗气体进行自动清洗，而与此相对，在溅射装置中多数情况下是不能这样做的。也就是说，溅射装置的维修频度比CVD装置的维修频度大，因而采用本发明是特别有益的。
在图9中(A)所示的真空处理装置200中，在一个状态变换室70的两侧分别连接着直列式处理单元60A与60B，直列式处理单元60A与60B分别由一个缓冲室61与一个溅射室62构成。此时，在状态变换室70中设有基板10的保持机构71(参照图2)，该保持机构71由未图示的机构驱动从而能够在平面内转动规定的角度(例如90°)。
在图9中(A)所示的真空处理装置200中，也可以在状态变换室70的其他侧面上再连接一个(第3个)直列式处理单元。
在图9中(B)所示的真空处理装置300中，状态变换室170构成为在某一个方向上的尺寸较长，两个(例如)直列式处理单元60A与60B并排地连接在该状态变换室170上。此时，在状态变换室70中设置的基板10的保持机构71由未图示的机构驱动从而在这些直列式处理单元60相并列的方向上移动，从而能够将被保持机构71保持的基板10传送到两缓冲室61中。
图9中(C)所示的真空处理装置400具有：与连接着装料室51的第1传送室53A连接的第1状态变换室70A、与该第1状态变换室70A连接的第2传送室53B、与该第2传送室53B连接的第2状态变换室70B。并且，两个直列式处理单元60A、60B相并排地分别连接在第1状态变换室70A与第2状态变换室70B上。第1传送室53A与第2传送室53B具有结构相同的传送机器人。
在图9中(B)与(C)所示的真空处理装置中也可以有三个以上的直列式处理单元连接在状态变换室170或70A、70B上。
本发明并不限于上述实施方式，可以有其他各种实施方式。
在组合式处理单元50中设置CVD室52，然而也可以代替该CVD室52或者在设置有该CVD室52的基础上设置溅射室。
在直列式处理单元60中设置溅射室62，然而，也可以在设置有溅射式62的基础上，再设置用溅射方法之外的PVD(Physical VaporDeposition)法来进行成膜处理的腔室、或者加热处理室等，且使这些腔室保持直线状设置。
上述各实施方式的真空处理装置也可以用于制造图4～8所示的场效应晶体管之外的其他场效应晶体管。阻挡层10除了具有作为IGZO膜15F的蚀刻掩膜的作用之外，还具有绝缘膜的作用以维持活性层15之上的源极17S与漏极17D之间的电绝缘。然而，构成阻挡层16的氧化硅膜有时不能充分防止大气中的杂质的混入。如果来自于大气中的杂质混入活性层15，那么会使晶体管的特性产生变动。因而，阻挡层16以具有第1绝缘膜与第2绝缘膜构成的多层构造为佳。此时，作为一个典型的例子，阻挡层16具有由第1绝缘膜与第2绝缘膜构成的双层结构，其中，第1绝缘膜由氧化硅膜或氮化硅膜形成，第2绝缘膜形成在第1绝缘膜之上，由金属氧化膜形成。由第1绝缘膜保证所需要的电绝缘性，由第2绝缘膜阻挡来自于大气的杂质的混入。
为了制造这样的具有双层结构的阻挡层10，上述各真空处理装置在溅射室62中设置用于第1绝缘膜与第2绝缘膜的两个溅射靶即可。
上述真空处理装置还可以用于制造其他的场效应晶体管，例如，栅极绝缘膜14由第1栅极绝缘膜与第2栅极绝缘膜这样的双层结构构成的场效应晶体管。栅极绝缘膜用于保证栅极与活性层之间的电绝缘性。然而，由氧化硅膜构成的栅极绝缘膜对来自于基板10的杂质的扩散的阻挡性较低，而来自于基板10的杂质扩散到栅极绝缘膜中会使得规定的绝缘性不能得到保证。此时，栅极绝缘膜上不能保证规定的绝缘性，则栅极开启电压会产生变动，与活性层之间会产生电泄露。因而，栅极绝缘膜14形成为具有由金属氧化膜沟槽的第1栅极绝缘膜以及形成在第1栅极绝缘膜之上的由氧化硅膜或氮化硅膜构成的第2栅极绝缘膜的双层结构，则由第1栅极绝缘膜确保具有规定的阻挡性，由第2栅极绝缘膜确保具有规定的电绝缘性。
第1栅极绝缘膜与第2栅极绝缘膜可以分别在上述真空处理装置的两个CVD室52中形成，也可以分别在溅射室62中形成。
第1栅极绝缘膜采用对来自于基板10的杂质扩散的阻挡性较高的绝缘性金属氧化物形成。作为第1栅极绝缘膜而言，可以由氧化钽(TaOx)、氧化铝(Al2O3)、氧化钇(Y2O3)等构成。该第1栅极绝缘膜形成在第2绝缘膜的下一层，从而能够有效地阻挡来自于基板10的杂质的扩散。进而能够可靠地制造出具有规定的晶体管特性的晶体管元件。
另外，也可以由氧化硅膜或氮化硅膜构成第1栅极绝缘膜，由金属氧化膜构成第2栅极绝缘膜，采用这样的结构，也能够获得与上述相同的效果。
附图标记说明
10...基板
15F...IGZO膜
15...活性层
16F...阻挡层形成膜
16...阻挡层
50...组合式处理单元
52...CVD室
53...传送室
60、60A、60B...直列室式处理单元
61...缓冲室
62...溅射室
70、170...状态变换室
100、200、300、400...真空处理装置
150...场效应晶体管

Claims (8)

1.一种真空处理装置，其特征在于，包括：
能够维持真空状态且在使基片被置于水平的状态下对该基片进行CVD处理的卧式处理单元；
能够维持真空状态且在使所述基片被置于竖立的状态下对该基片进行溅射处理的立式处理单元；
能够维持真空状态且与所述卧式处理单元和所述立式处理单元连接、用于将所述基片的状态从水平状态变换为竖直状态或者从竖直状态变换为水平状态的变换室，
在所述变换室与所述卧式处理单元之间以及所述变换室与所述立式处理单元之间分别设有闸阀。
2.根据权利要求1所述的真空处理装置，其特征在于，
所述卧式处理单元包括：
用于形成第1膜的CVD室；
与所述CVD室和所述变换室连接、能够将所述基片送入所述CVD室与所述变换室且能够将所述基片从所述CVD室与所述变换室运出的传送室，
所述立式处理单元包括：
用于形成不同于所述第1膜的第2膜的溅射室；
与所述溅射室和所述变换室连接的缓冲室。
3.根据权利要求2所述的真空处理装置，其特征在于，
所述卧式处理单元为在所述传送室的周围设置包含所述CVD室在内的多个处理腔室的组合式处理单元。
4.根据权利要求2所述的真空处理装置，其特征在于，
所述立式处理单元为包含所述溅射室在内的多个处理腔室被配置为直线状的直列式处理单元。
5.根据权利要求2所述的真空处理装置，其特征在于，
所述CVD室为用于形成场效应晶体管的栅极绝缘膜与阻挡层这二者中的至少一个的CVD室，其中，在栅极绝缘膜之上形成有活性层，所述阻挡层形成在活性上对该活性层进行保护以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
6.根据权利要求1所述的真空处理装置，其特征在于，
所述立式处理单元具有用于通过溅射而形成场效应晶体管的活性层以及阻挡层，其中，活性层具有In-Ga-Zn-O系组分，阻挡层形成在该活性层之上对该活性层进行保护以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
7.根据权利要求1所述的真空处理装置，其特征在于，
所述立式处理单元具有第1溅射室与第2溅射室，
其中，所述第1溅射室用于通过溅射而形成场效应晶体管的具有In-Ga-Zn-O系组分的活性层，
所述第2溅射室用于通过溅射而在所述活性层上形成阻挡层，该阻挡层保护该活性层以使该活性层不受用于对该活性层进行蚀刻的蚀刻剂的侵蚀。
8.根据权利要求4所述的真空处理装置，其特征在于，
所述立式处理单元包括多个所述直列式处理单元。
CN200980139868.7A 2008-10-08 2009-10-07 真空处理装置 Active CN102177577B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008262085 2008-10-08
JP2008-262085 2008-10-08
PCT/JP2009/005227 WO2010041446A1 (ja) 2008-10-08 2009-10-07 真空処理装置

Publications (2)

Publication Number Publication Date
CN102177577A CN102177577A (zh) 2011-09-07
CN102177577B true CN102177577B (zh) 2015-08-26

Family

ID=42100407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980139868.7A Active CN102177577B (zh) 2008-10-08 2009-10-07 真空处理装置

Country Status (6)

Country Link
US (1) US20110180402A1 (zh)
JP (1) JP5142414B2 (zh)
KR (1) KR20110051247A (zh)
CN (1) CN102177577B (zh)
TW (1) TWI471447B (zh)
WO (1) WO2010041446A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668031A (zh) * 2009-10-28 2012-09-12 应用材料公司 用于等离子体增强化学气相沉积的腔室
TWI590335B (zh) * 2010-08-18 2017-07-01 半導體能源研究所股份有限公司 膜形成設備及膜形成方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
US9972740B2 (en) * 2015-06-07 2018-05-15 Tesla, Inc. Chemical vapor deposition tool and process for fabrication of photovoltaic structures
JP7011947B2 (ja) * 2018-01-29 2022-02-10 東京エレクトロン株式会社 アッシング装置、アッシング方法及びコンピュータ読み取り可能な記録媒体
CN109468600B (zh) * 2018-12-25 2021-03-05 合肥鑫晟光电科技有限公司 溅射系统和沉积方法
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217265A (ja) * 1987-03-06 1988-09-09 Olympus Optical Co Ltd 半導体イオンセンサの製造方法
JPS63153537U (zh) * 1987-03-27 1988-10-07
US4851101A (en) * 1987-09-18 1989-07-25 Varian Associates, Inc. Sputter module for modular wafer processing machine
JPH0727900B2 (ja) * 1988-06-28 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
JPH03274746A (ja) * 1990-03-24 1991-12-05 Sony Corp マルチチャンバ装置
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP4650315B2 (ja) * 2005-03-25 2011-03-16 株式会社ブリヂストン Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜方法
JP4711770B2 (ja) * 2005-08-01 2011-06-29 株式会社アルバック 搬送装置、真空処理装置および搬送方法
JP4991004B2 (ja) * 2008-02-28 2012-08-01 株式会社アルバック 搬送装置及び真空処理装置

Also Published As

Publication number Publication date
JP5142414B2 (ja) 2013-02-13
JPWO2010041446A1 (ja) 2012-03-08
CN102177577A (zh) 2011-09-07
WO2010041446A1 (ja) 2010-04-15
TWI471447B (zh) 2015-02-01
TW201026874A (en) 2010-07-16
US20110180402A1 (en) 2011-07-28
KR20110051247A (ko) 2011-05-17

Similar Documents

Publication Publication Date Title
CN102177577B (zh) 真空处理装置
KR101273143B1 (ko) 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
US7432184B2 (en) Integrated PVD system using designated PVD chambers
US7432201B2 (en) Hybrid PVD-CVD system
US20070020890A1 (en) Method and apparatus for semiconductor processing
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
US20110263079A1 (en) Interface protection layaer used in a thin film transistor structure
US9666727B2 (en) Display device
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN110867458A (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN101553902B (zh) 半导体器件的制造装置及制造方法、以及利用该制造方法制造的半导体器件
US20210225903A1 (en) Etching method, manufacturing method of thin film transistor, process device and display device
CN105575803A (zh) 场效应晶体管的制造方法
CN104319278A (zh) 阵列基板、显示面板和阵列基板的制作方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
EP3128558B1 (en) Thin film transistor and manufacturing method therefor and display device
KR100442456B1 (ko) 반도체장치의 제조방법
US20170186785A1 (en) Methods of manufacturing thin film transistor and array substrate
JPH1140813A (ja) 半導体素子およびその製造方法並びにドライエッチング後の処理方法
JP4593551B2 (ja) 電子機器用基板及びその製造方法と電子機器
US6860964B2 (en) Etch/strip apparatus integrated with cleaning equipment
KR101073786B1 (ko) 박막트랜지스터의 제조방법
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant