JPWO2010041446A1 - 真空処理装置 - Google Patents

真空処理装置 Download PDF

Info

Publication number
JPWO2010041446A1
JPWO2010041446A1 JP2010532819A JP2010532819A JPWO2010041446A1 JP WO2010041446 A1 JPWO2010041446 A1 JP WO2010041446A1 JP 2010532819 A JP2010532819 A JP 2010532819A JP 2010532819 A JP2010532819 A JP 2010532819A JP WO2010041446 A1 JPWO2010041446 A1 JP WO2010041446A1
Authority
JP
Japan
Prior art keywords
chamber
film
processing apparatus
sputtering
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010532819A
Other languages
English (en)
Other versions
JP5142414B2 (ja
Inventor
敬臣 倉田
敬臣 倉田
清田　淳也
淳也 清田
新井　真
新井　　真
泰彦 赤松
泰彦 赤松
石橋　暁
暁 石橋
伸 浅利
伸 浅利
一也 斎藤
斎藤　　一也
重光 佐藤
重光 佐藤
菊池　正志
正志 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010532819A priority Critical patent/JP5142414B2/ja
Publication of JPWO2010041446A1 publication Critical patent/JPWO2010041446A1/ja
Application granted granted Critical
Publication of JP5142414B2 publication Critical patent/JP5142414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】各処理工程における処理内容に適した方法で基板を支持して搬送することができ、処理室内に設けられた各種の機構への悪影響を抑制できる真空処理装置を提供すること。【解決手段】ＣＶＤ室（５２）では、クリーニングガスのような特殊ガスが用いられて室内がクリーニングされる場合がある。例えば、ＣＶＤ室（５２）が縦型の装置で構成される場合、上述したスパッタ室（６２）に設けられているような、縦型の処理装置に特有の支持機構や搬送機構が、特殊ガスにより腐食する等の問題が懸念される。しかし、本実施の形態では、ＣＶＤ室（５２）は横型の装置で構成されるため、そのような問題を解決することができる。また、スパッタ装置を縦型の処理装置とすることで、異常放電の問題を解決することができる。

Description

本発明は、例えばディスプレイ等に用いられるガラス基板等を真空下で処理する真空処理装置に関する。
ディスプレイの大画面化に伴って、ディスプレイ用の基板の大型化が進められている中で、従来から、基板を処理する装置として縦型の真空処理装置が提案され、製品化されている。縦型真空処理装置は、基板をほぼ垂直に支持した状態で基板を処理するものである。縦型真空処理装置では、基板が大型化した場合でも装置設置面積の増加を抑制することが可能であり、また基板の撓みを抑制することができる（例えば、特許文献１参照。）。
特開２００７−３９１５７号公報
一方で、ＣＶＤ等の処理を行う真空処理装置では、クリーニングガス等の特殊ガスが用いられるケースが多い。例えば、上記した縦型真空処理装置には、基板を垂直に支持するための特殊な支持機構や搬送機構等が搭載されており、このような装置で特殊ガスが用いられる場合、支持機構や搬送機構がその特殊ガスにより腐食するおそれがある。したがって、処理内容によっては、基板を水平に支持した状態で処理する方が装置に対する悪影響が少ない場合もある。
以上のような事情に鑑み、本発明の目的は、各処理工程における処理内容に適した方法で基板を支持して搬送することができ、処理室内に設けられた各種の機構への悪影響を抑制できる真空処理装置を提供することにある。
上記目的を達成するため、本発明の一形態に係る真空処理装置は、横型処理ユニットと、縦型処理ユニットと、変換室とを具備する。
前記横型処理ユニットは、真空状態を維持することが可能であり、基材を水平にした状態で前記基材を処理する。
前記縦型処理ユニットは、真空状態を維持することが可能であり、前記基材を立てた状態で前記基材を処理する。
変換室は、真空状態を維持することが可能であり、前記横型処理ユニット及び前記縦型処理ユニットに接続され、前記基材の姿勢を変換するために設けられる。
本発明の一実施形態に係る真空処理装置を示す模式的な平面図である。 姿勢変換室における基板の姿勢変換をするための機構を模式的に示したである。 真空処理装置における基板の処理順序を示すフローチャートである。 本発明の一実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。 本発明の一実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。 本発明の一実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。 本発明の一実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。 本発明の一実施の形態に係る電界効果型トランジスタの製造方法を説明する各工程の要部断面図である。 （Ａ）〜（Ｃ）は、本発明の他の実施形態に係る真空処理装置をそれぞれ示す模式的な平面図である。
本発明の一実施の形態に係る真空処理装置は、横型処理ユニットと、縦型処理ユニットと、変換室とを具備する。
前記横型処理ユニットは、真空状態を維持することが可能であり、基材を水平にした状態で前記基材を処理する。
前記縦型処理ユニットは、真空状態を維持することが可能であり、前記基材を立てた状態で前記基材を処理する。
変換室は、真空状態を維持することが可能であり、前記横型処理ユニット及び前記縦型処理ユニットに接続され、前記基材の姿勢を変換するために設けられる。
基材の処理内容によっては、横型の処理室で基材が実質的に水平に支持された状態で処理される場合の方が、処理室内に設けられた機構等への悪影響を抑制することができる。
「基材を水平にした状態」とは、横型処理ユニットが所定の処理を行うことができる程度に、基材が実質的に水平に維持された状態である。
「基材を立てた状態」とは、縦型処理ユニットが所定の処理を行うことができる程度に、基材が実質的に垂直に維持された状態である。
前記横型処理ユニットは、第１の膜を形成するための第１の成膜室と、前記第１の成膜室及び前記変換室に接続され、前記第１の成膜室及び前記変換室に前記基材を搬入し、かつ、前記第１の成膜室及び前記変換室から前記基材を搬出することが可能な搬送室とを有してもよい。その場合、前記縦型処理ユニットは、前記第１の膜とは異なる第２の膜を形成するための第２の成膜室と、前記第２の成膜室と前記変換室に接続されたバッファ室とを有してもよい。
前記横型処理ユニットは、前記第１の成膜室を含む複数の処理室が前記搬送室の周囲に設けられて構成されるクラスタ型処理ユニットであってもよい。
前記縦型処理ユニットは、前記第２の成膜室を含む複数の処理室がライン状に配置されて構成されるインライン型処理ユニットであってもよい。
前記第１の成膜室は、ＣＶＤ（Chemical Vapor Deposition）室であってもよい。
ＣＶＤ処理では特殊ガスが用いられる。したがって、ＣＶＤ室が横型の装置として構成されることにより、例えばＣＶＤ室が縦型の装置として構成される場合において、特殊ガスにより基材の支持機構等が腐食する、といった問題を解決することができる。
前記ＣＶＤ室は、例えば、電界効果型トランジスタの、ゲート絶縁膜、及び、前記ゲート絶縁膜上に形成された活性層に対するエッチャントから前記活性層を保護する、前記活性層上に形成されたストッパ層の少なくとも一方を形成するものである。
前記第２の成膜室は、スパッタ室であってもよい。
スパッタ装置が横型の処理装置として構成される場合において、例えばターゲットが基材上に配置される場合、ターゲットの周囲に付着したターゲット材料が基板上に落ちて基板が汚染されるおそれがある。逆に、ターゲットが基材の下に配置される場合、基材の周囲に配置された防着板に付着したターゲット材料が電極に落ちて電極が汚染されるおそれがある。これらの汚染によりスパッタリングの処理中に起こる異常放電が懸念される。しかしながら、スパッタ室が縦型の処理室として構成されることにより、これらの問題を解決することができる。
前記縦型処理ユニットは、電界効果型トランジスタの、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリングにより形成し、前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層をスパッタリングにより形成するためのスパッタ室を有してもよい。
ストッパ層がスパッタリング法で形成されるので、活性層の形成後、活性層を大気に曝すことなくストッパ層を形成することが可能となる。これにより、活性層の表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、活性層の成膜後、ストッパ層が連続形成されることにより、ストッパ層の成膜に必要な工程時間を短縮でき、生産性の向上を図ることが可能となる。
特に、本発明の一実施形態では、１つのスパッタ室内で活性層及びストッパ層が連続的に形成されるので、活性層の成膜チャンバから基材を搬出することなくストッパ層の成膜が可能となり、生産性の更なる向上を図ることができる。この場合、上記成膜チャンバには、活性層を成膜するためのスパッタリングターゲットとは別に、ストッパ層を成膜するためのスパッタリングターゲットが配置される。そして、成膜工程ごとに各スパッタリングターゲットが使い分けられる。
あるいは、１つのスパッタ室ではなく、前記縦型処理ユニットは、電界効果型トランジスタの、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリングにより形成するための第１のスパッタ室と、前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層をスパッタリングにより形成するための第２のスパッタ室とを有してもよい。
前記縦型処理ユニットは、複数の前記インライン型処理ユニットを含んでもよい。
これにより、例えば１つのインライン型処理ユニットがメンテナンスが必要であるため使用できない場合、他のインライン型処理ユニットを使用することができる。
特に、本発明の一実施形態では、インライン型処理ユニットがスパッタ室を含み、横型処理ユニットがＣＶＤ室を含むような形態に有利である。ＣＶＤ装置では、クリーニングガスによるセルフクリーニングが可能であるのに対し、スパッタ装置では、それができない場合が多い。すなわち、スパッタ装置のメンテナンス頻度は、ＣＶＤ装置のメンテナンス頻度より多くなるからである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る真空処理装置を示す模式的な平面図である。
真空処理装置１００は、基材として例えばディスプレイに用いられるガラス基板（以下、単に基板という。）１０を処理する装置であり、典型的には、いわゆるボトムゲート型のトランジスタ構造を有する電界効果型トランジスタの製造の一部を担う装置である。
真空処理装置１００は、クラスタ型処理ユニット５０と、インライン型処理ユニット６０と、姿勢変換室７０とを備える。
クラスタ型処理ユニット５０は、基板１０を実質的に水平にした状態で基板１０を処理する、複数の横型の処理室を備えている。典型的には、クラスタ型処理ユニット５０は、ロードロック室５１、搬送室５３、複数のＣＶＤ（Chemical Vapor Deposition）室５２を含む。
ロードロック室５１は、大気圧及び真空状態を切り替え、真空処理装置１００の外部から基板１０をロードし、また、当該外部へ基板１０をアンロードする。搬送室５３は、図示しない搬送ロボットを備えている。各ＣＶＤ室５２は、搬送室５３にそれぞれ接続されており、基板１０にＣＶＤ処理を行う。搬送室５３の搬送ロボットは、ロードロック室５１、各ＣＶＤ室５２及び後述の姿勢変換室７０へ基板１０を搬入し、また、それらの各室から基板１０を搬出する。
ＣＶＤ室５２では、典型的には、電界効果型トランジスタのゲート絶縁膜が形成される。
これら搬送室５３及びＣＶＤ室５２内は、所定の真空度に維持することが可能となっている。
姿勢変換室７０は、基板１０の姿勢を水平から垂直状態、また、垂直から水平状態へ変換する。例えば、図２に示すように姿勢変換室７０内には、基板１０を保持する保持機構７１が設けられており、保持機構７１は、回転軸７２を中心に回転可能に構成されている。保持機構７１は、メカチャックまたは真空チャック等により基板１０を保持する。姿勢変換室７０は、搬送室５３と実質的に同じ真空度に維持されることが可能となっている。
保持機構７１の両端部に接続された図示しない駆動機構の駆動により保持機構７１が回転してもよい。
クラスタ型処理ユニット５０は、搬送室５３に接続された、ＣＶＤ室５２、姿勢変換室７０の他、加熱室やその他の処理を行うための室が設けられてもよい。
インライン型処理ユニット６０は、バッファ室６１及びスパッタ室６２を含み、基板１０を実質的に垂直に立てた状態で基板１０を処理する。
スパッタ室６２では、典型的には、後述するように基板１０上にＩｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する薄膜（以下、単にＩＧＺＯ膜という。）、及び、そのＩＧＺＯ膜上にストッパ層膜が形成される。ＩＧＺＯ膜は、電界効果型トランジスタの活性層を構成する。ストッパ層膜は、ソース電極及びドレイン電極を構成する金属膜のパターニング工程、及び、ＩＧＺＯ膜の不要領域をエッチング除去する工程において、ＩＧＺＯ膜のチャネル領域をエッチャントから保護するエッチング保護層として機能する。スパッタ室６２は、そのＩＧＺＯ膜を形成するためのターゲット材料を含むスパッタリングターゲットＴｃ、ストッパ層膜を形成するためのターゲット材料を含むスパッタリングターゲットＴｓを有している。
インライン型処理ユニット６０は、１つまたは複数の通過成膜型のスパッタ室で構成されていてもよいし、１つまたは複数の固定成膜型のスパッタ室で構成されていてもよい。複数のスパッタ室が設けられる場合、それら複数のスパッタ室の間に図示しないゲートバルブがそれぞれ設けられる。複数のスパッタ室が設けられる場合、それらはライン状に配置されることは言うまでもない。
スパッタ室６２及びバッファ室６１内には、例えば往路６３及び復路６４で構成される２経路の基板１０の搬送経路が用意され、基板１０を垂直にした状態、あるいは垂直から多少傾けた状態で支持する図示しない支持機構が設けられている。典型的には、復路６４を基板１０が通るときにスパッタリング処理が行われるが、往路６３を基板１０が通るときにスパッタリング処理が行われてもよい。上記支持機構により支持された基板１０は、図示しない搬送ローラ、ラックアンドピニオン等の機構により搬送されるようになっている。これらの支持機構、搬送機構、あるいは、姿勢変換室７０及びバッファ室６１の間での基板１０の受け渡しの機構等は、公知のもの（例えば特開２００７−３９１５７、２００８−２０２１４６、２００６−１４３４６２、２００６−１１４６７５号公報等）が用いられればよい。
各室の間には、ゲートバルブ５４が設けられており、これらのゲートバルブ５４が個々に独立して開閉制御される。
バッファ室６１は、姿勢変換室７０とスパッタ室６２との間に接続され、姿勢変換室７０及びスパッタ室６２のそれぞれの圧力雰囲気の緩衝領域となるように機能する。例えば、姿勢変換室７０とバッファ室６１との間に設けられたゲートバルブ５４が開放するときは、姿勢変換室７０内の圧力と実質的に同じ圧力になるように、バッファ室６１の真空度が制御される。また、バッファ室６１とスパッタ室６２との間に設けられたゲートバルブ５４が開放するときは、スパッタ室６２内の圧力と実質的に同じ圧力になるように、バッファ室６１の真空度が制御される。
ＣＶＤ室５２では、クリーニングガス等の特殊ガスが用いられて室内がクリーニングされる場合がある。例えば、ＣＶＤ室５２が縦型の装置で構成される場合、上述したスパッタ室６２に設けられているような、縦型の処理装置に特有の支持機構や搬送機構が、特殊ガスにより腐食する等の問題が懸念される。しかし、本実施の形態では、ＣＶＤ室５２は横型の装置で構成されるため、そのような問題を解決することができる。また、バッファ室６１により、ＣＶＤ室５２とスパッタ室６２の雰囲気を確実に分離することができるので、ＣＶＤ室５２で用いられた特殊ガスによって、スパッタ室６２に設けられた、縦型の処理装置に特有の支持機構や搬送機構が、特殊ガスにより腐食する等の問題を解決することができる。
例えば、スパッタ装置が横型の装置として構成される場合において、例えばターゲットが基板上に配置される場合、ターゲットの周囲に付着したターゲット材料が基板上に落ちて基板１０が汚染されるおそれがある。逆に、ターゲットが基板の下に配置される場合、基板の周囲に配置された防着板に付着したターゲット材料が電極に落ちて電極が汚染されるおそれがある。これらの汚染によりスパッタ処理中に起こる異常放電が懸念される。しかしながら、スパッタ室６２が縦型の処理室として構成されることにより、これらの問題を解決することができる。
以上のように構成された真空処理装置１００における基板１０の処理順序について説明する。図３は、その順序を示すフローチャートである。
ロードロック室５１にロードされた基板１０が（ステップ１０１）、搬送室５３を介してＣＶＤ室５２に搬入され、ＣＶＤ処理により所定の膜、例えばゲート絶縁膜が基板１０上に形成される（ステップ１０２）。ＣＶＤ処理の後、搬送室５３を介して姿勢変換室７０に搬入され、基板１０の姿勢が水平姿勢から垂直姿勢に変換される（ステップ１０３）。
垂直姿勢となった基板１０は、バッファ室６１を介してスパッタ室６２に搬入され、往路６３を通ってスパッタ室６２の端部まで搬送される。その後、基板１０は復路６４を通り、スパッタリング処理により、所定の膜、例えばＩＧＺＯ膜及びストッパ層膜が形成される（ステップ１０４）。
スパッタリング処理後、基板１０はバッファ室６１を介して姿勢変換室７０に搬入され、基板１０の姿勢が垂直姿勢から水平姿勢に変換される（ステップ１０５）。その後、基板１０は搬送室５３及びロードロック室５１を介して真空処理装置１００の外部へアンロードされる（ステップ１０６）。
次に、以上のように構成された真空処理装置１００を利用して形成される電界効果型トランジスタの製造方法を説明する。図４〜図８は、それら各工程の要部断面図である。本実施の形態では、上述したようにいわゆるボトムゲート型のトランジスタ構造を有する電界効果型トランジスタの製造方法について説明する。
まず、図４（Ａ）に示すように、基板１０の一表面にゲート電極膜１１Ｆが形成される。ゲート電極膜１１Ｆは、典型的には、真空処理装置１００とは別の成膜装置により形成されるが、真空処理装置１００において形成されてもよい。
ゲート電極膜１１Ｆは、典型的には、モリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で構成され、例えば、スパッタリング法によって形成される。ゲート電極膜１１Ｆの厚さは特に限定されず、例えば、３００ｎｍである。
次に、図４（Ｂ）〜（Ｄ）に示すように、ゲート電極膜１１Ｆを所定形状にパターニングするためのレジストマスク１２が形成される。この工程は、フォトレジスト膜１２Ｆの形成工程（図４（Ｂ））と、露光工程（図４（Ｃ））と、現像工程（図４（Ｄ））とを有する。
フォトレジスト膜１２Ｆは、液状の感光性材料をゲート電極膜１１Ｆの上に塗布後、乾燥させることによって形成される。フォトレジスト膜１２Ｆとしてドライフィルムレジストを用いてもよい。形成されたフォトレジスト膜１２Ｆはマスク１３を介して露光された後、現像される。これにより、ゲート電極膜１１Ｆの上にレジストマスク１２が形成される。
続いて、図４（Ｅ）に示すように、レジストマスク１２をマスクとしてゲート電極膜１１Ｆをエッチングする。これにより、基板１０の表面にゲート電極１１が形成される。
ゲート電極膜１１Ｆのエッチング方法は特に限定されず、ウェットエッチング法でもよいし、ドライエッチング法でもよい。エッチング後、レジストマスク１２は除去される。レジストマスク１２の除去方法は、酸素ガスのプラズマを用いたアッシング処理が適用されるが、これに限られず、薬液を用いた溶解除去であってもよい。
次に、図５（Ａ）に示すように、基板１０の表面に、ゲート電極１１を覆うようにゲート絶縁膜１４を形成する。ＣＶＤ室５２にて形成される。
ゲート絶縁膜１４は、典型的には、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮｘ）等の酸化膜又は窒化膜で構成され、例えば、ＣＶＤ室５２にて形成される。ゲート絶縁膜１４は、スパッタリング法によって形成されてもよい。ゲート電極膜１１Ｆの厚さは特に限定されず、例えば、２００ｎｍ〜５００ｎｍである。
続いて、図５（Ｂ）に示すように、ゲート絶縁膜１４の上に、ＩＧＺＯ膜１５Ｆ及びストッパ層膜１６Ｆを順に形成する。
ＩＧＺＯ膜１５Ｆとストッパ層膜１６Ｆは、スパッタ室６２にて連続的に形成することができる。この場合、ＩＧＺＯ膜１５Ｆ用のスパッタリングターゲットＴｃと、ストッパ層膜１６Ｆ用のスパッタリングターゲットＴｓが同一の室内に配置される場合、使用するターゲットを切り替えることで、ＩＧＺＯ膜１５Ｆとストッパ層膜１６Ｆとがそれぞれ独立して形成される。また、ＩＧＺＯ膜１５Ｆがスパッタ室６２で形成され、ストッパ層１６ＦがＣＶＤ室５２で形成されてもよい。
ＩＧＺＯ膜１５Ｆは、基板１０を所定温度に加熱した状態で成膜される。本実施の形態では、酸素ガス雰囲気中でターゲットをスパッタリングすることで酸素との反応物を基板１０の上に堆積させる反応性スパッタリング法によって、活性層１５（ＩＧＺＯ膜１５Ｆ）が形成される。放電形式は、ＤＣ放電、ＡＣ放電、ＲＦ放電のいずれでもよい。また、ターゲットの背面側に永久磁石を配置するマグネトロン放電方法を採用してもよい。
ＩＧＺＯ膜１５Ｆ及びストッパ層膜１６Ｆの各々の膜厚は特に限定されず、例えば、ＩＧＺＯ膜１５Ｆの膜厚は５０ｎｍ〜２００ｎｍ、ストッパ層膜１６Ｆの膜厚は３０ｎｍ〜３００ｎｍである。
ＩＧＺＯ膜１５Ｆは、トランジスタの活性層（キャリア層）１５を構成する。ストッパ層膜１６Ｆは、後述するソース電極及びドレイン電極を構成する金属膜のパターニング工程、及び、ＩＧＺＯ膜１５Ｆの不要領域をエッチング除去する工程において、ＩＧＺＯ膜のチャネル領域をエッチャントから保護するエッチング保護層として機能する。ストッパ層膜１６Ｆは、例えば、ＳｉＯ2で構成される。
次に、図５（Ｃ）及び（Ｄ）に示すように、ストッパ層膜１６Ｆを所定形状にパターニングするためのレジストマスク１７が形成された後、このレジストマスク１７を介してストッパ層膜１６Ｆがエッチングされる。これにより、ゲート絶縁膜１４とＩＧＺＯ膜１５Ｆを挟んでゲート電極１１と対向するストッパ層１６が形成される。
レジストマスク１７を除去した後、図５（Ｅ）に示すように、ＩＧＺＯ膜１５Ｆ及びストッパ層１６を覆うように金属膜１７Ｆが形成される。
金属膜１７Ｆは、典型的には、モリブデンやクロム、アルミニウム等の金属単層膜又は金属多層膜で構成され、例えば、真空処理装置１００とは別の成膜装置でスパッタリング法より形成される。しかし、金属膜１７Ｆは、真空処理装置１００のＣＶＤ室５２にて形成されてもよい。金属膜１７Ｆの厚さは特に限定されず、例えば、１００ｎｍ〜５００ｎｍである。
続いて、図６（Ａ）及び（Ｂ）に示すように、金属膜１７Ｆがパターニングされる。
金属膜１７Ｆのパターニング工程は、レジストマスク１８の形成工程（図６（Ａ））と、金属膜１７Ｆのエッチング工程（図６（Ｂ））とを有する。レジストマスク１８は、ストッパ層１６の直上領域と、個々のトランジスタの周辺領域とを開口させるマスクパターンを有する。レジストマスク１８の形成後、ウェットエッチング法によって、金属膜１７Ｆがエッチングされる。これにより、金属膜１７Ｆは、ソース電極１７Ｓとドレイン電極１７Ｄとに分離される。なお、以降の説明では、これらソース電極１７Ｓとドレイン電極１７Ｄとを一括してソース／ドレイン電極１７ともいう。
ソース／ドレイン電極１７の形成工程において、ストッパ層１６は、金属膜１７Ｆのエッチングストッパ層として機能する。すなわち、ストッパ層１６は、金属膜１７Ｆに対するエッチャント（例えばリン硝酢酸）からＩＧＺＯ膜１５Ｆを保護する機能を有する。ストッパ層１６は、ＩＧＺＯ膜１５Ｆのソース電極１７Ｓとドレイン電極１７Ｄとの間に位置する領域（以下「チャネル領域」という。）を覆うように形成されている。したがって、ＩＧＺＯ膜１５Ｆのチャネル領域は、金属膜１７Ｆのエッチング工程によっては影響を受けることはない。
次に、図６（Ｃ）及び（Ｄ）に示すように、レジストマスク１８をマスクとしてＩＧＺＯ薄膜１５Ｆをエッチングする。
エッチング方法は特に限定されず、ウェットエッチング法でもよいし、ドライエッチング法でもよい。このＩＧＺＯ膜１５Ｆのエッチング工程により、ＩＧＺＯ膜１５Ｆは素子単位でアイソレーション化されるとともに、ＩＧＺＯ膜１５Ｆからなる活性層１５が形成される。
このとき、ストッパ層１６は、チャネル領域に位置するＩＧＺＯ膜１５Ｆのエッチング保護膜として機能する。すなわち、ストッパ層１６は、ＩＧＺＯ膜１５Ｆに対するエッチャント（例えばシュウ酸系）からストッパ層１６直下のチャネル領域を保護する機能を有する。これにより、活性層１５のチャネル領域は、ＩＧＺＯ膜１５Ｆのエッチング工程によっては影響を受けることはない。
ＩＧＺＯ膜１５Ｆのパターニング後、レジストマスク１８はアッシング処理等によってソース／ドレイン電極１７から除去される（図６（Ｄ））。
次に、図７（Ａ）に示すように、基板１０の表面に、ソース／ドレイン電極１７、ストッパ層１６、活性層１５、ゲート絶縁膜１４を被覆するように保護膜（パッシベーション膜）１９が形成される。
保護膜１９は、活性層１５を含むトランジスタ素子を外気から遮断することで、所定の電気的、材料的特性を確保するためのものである。保護膜１９としては、典型的には、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮｘ）等の酸化膜又は窒化膜で構成され、例えば、ＣＶＤ法、スパッタリング法によって形成される。保護膜１９の厚さは特に限定されず、例えば、２００ｎｍ〜５００ｎｍである。
続いて、図７（Ｂ）〜（Ｄ）に示すように、保護膜１９にソース／ドレイン電極１７と連通するコンタクトホール１９ａを形成する。この工程は、保護膜１９の上にレジストマスク２０を形成する工程（図７（Ｂ））と、レジストマスク２０の開口部２０ａから露出する保護膜１９をエッチングする工程（図７（Ｃ））と、レジストマスク２０を除去する工程（図７（Ｄ））とを有する。
コンタクトホール１９ａの形成は、ドライエッチング法が採用されるが、ウェットエッチング法が採用されてもよい。また、図示は省略しているが、任意の位置にソース電極１７Ｓと連絡するコンタクトホールも同様に形成される。
次に、図８（Ａ）〜（Ｄ）に示すように、コンタクトホール１９ａを介してソース／ドレイン電極１７にコンタクトする透明導電膜２１が形成される。この工程は、透明導電膜２１Ｆを形成する工程（図８（Ａ））と、透明導電膜２１Ｆの上にレジストマスク２２を形成する工程（図８（Ｂ））と、レジストマスク２２で覆われていない透明導電膜２１Ｆをエッチングする工程（図８（Ｃ））と、レジストマスク２０を除去する工程（図８（Ｄ））とを有する。
透明導電膜２１Ｆは、典型的には、ＩＴＯ膜やＩＺＯ膜で構成され、例えば、スパッタ法、ＣＶＤ法によって形成される。透明導電膜２１Ｆのエッチングは、ウェットエッチング法が採用されるが、これに限られず、ドライエッチング法が採用されてもよい。
保護膜１９及び透明導電膜２１Ｆのうち少なくとも一方は、真空処理装置１００とは別の成膜装置により形成されてもよいし、真空処理装置１００により形成されてもよい。
図８（Ｄ）に示す透明導電膜２１の形成された電界効果型トランジスタ１５０は、その後、活性層１５の構造緩和を目的としたアニール工程が実施される。これにより、活性層１５に所期のトランジスタ特性が付与される。
以上のようにして、電界効果型トランジスタ１５０が製造される。
以上のように、ストッパ層１６がスパッタリング法で形成されるので、活性層１５の形成後、活性層１５を大気に曝すことなくストッパ層１６を形成することが可能となる。これにより、活性層１５の表面への大気中の水分や不純物の付着に起因する膜質の劣化を防止することができる。また、活性層１５の形成後、ストッパ層１６が連続形成されることにより、ストッパ層１６の形成に必要な工程時間を短縮でき、生産性の向上を図ることが可能となる。
特に、１つのスパッタ室６２内で活性層１５及びストッパ層１６が連続的に形成される場合、活性層１５の成膜室から基材を搬出することなくストッパ層１６の形成が可能となり、生産性の更なる向上を図ることができる。
図９（Ａ）〜（Ｃ）は、本発明の他の実施形態に係る真空処理装置を示す模式的な平面図である。これ以降の説明では、図１等に示した実施形態に係る真空処理装置１００が含む部材や機能等について同様のものは説明を簡略化または省略し、異なる点を中心に説明する。
図９（Ａ）〜（Ｃ）に示した各実施形態に係る真空処理装置２００、３００、４００は、複数のインライン型処理ユニットを備える。例えば１つのインライン型処理ユニット６０Ａがメンテナンスが必要であるため使用できない場合、他のインライン型処理ユニット６０Ｂを使用することができる。
特に、インライン型処理ユニットがスパッタ室６２を含み、クラスタ型処理ユニット５０がＣＶＤ室５２を含むような形態に有利である。ＣＶＤ装置では、クリーニングガスによるセルフクリーニングが可能であるのに対し、スパッタ装置では、それができない場合が多い。すなわち、スパッタ装置のメンテナンス頻度は、ＣＶＤ装置のメンテナンス頻度より多くなるので、本実施の形態は有利となる。
図９（Ａ）に示した真空処理装置２００では、バッファ室６１及びスパッタ室６２でそれぞれなる、例えば２つのインライン型処理ユニット６０Ａ及び６０Ｂが、１つの姿勢変換室７０の２つの側面にそれぞれ接続されている。この場合、姿勢変換室７０に設けられた基板１０の保持機構７１（図２参照）が図示しない機構により、平面内で所定の角度、例えば９０°回動するように構成されていればよい。
図９（Ａ）に示した真空処理装置２００では、姿勢変換室７０のさらに別の側面に３つ目のインライン型処理ユニットが接続されてもよい。
図９（Ｂ）に示した真空処理装置３００では、姿勢変換室１７０が一方向に長く形成されており、例えば２つのインライン型処理ユニット６０Ａ及び６０Ｂが、その姿勢変換室７０に並列するように接続されている。この場合、姿勢変換室１７０に設けられた基板１０の保持機構７１が図示しない移動機構により、それらインライン型処理ユニット６０が並ぶ方向に移動されるように構成されていればよい。これにより、保持機構７１で保持された基板１０が、両バッファ室６１に搬送され得る。
図９（Ｃ）に示した真空処理装置４００は、例えばロードロック室５１に接続された第１の搬送室５３Ａに接続された第１の姿勢変換室７０Ａと、この第１の姿勢変換室７０Ａに接続された第２の搬送室５３Ｂと、この第２の搬送室５３Ｂに接続された第２の姿勢変換室７０Ｂとを備えている。そして、例えば２つのインライン型処理ユニット６０Ａ及び６０Ｂが、これら第１及び第２の姿勢変換室７０Ａ及び７０Ｂに、並列するように接続されている。第１の搬送室５３Ａ及び第２の搬送室５３Ｂは、それぞれ同様な搬送ロボットを備えていればよい。
図９（Ｂ）及び（Ｃ）に示した真空処理装置１００においても、３つ以上のインライン型処理ユニットが、姿勢変換室１７０、あるいは７０Ａ及び７０Ｂに接続されてもよい。
本発明に係る実施形態は、以上説明した実施形態に限定されず、他の種々の実施形態が考えられる。
クラスタ型処理ユニット５０では、ＣＶＤ室５２が設けられる構成とされたが、ＣＶＤ室５２に代えて、またはＣＶＤ室５２に加えてスパッタ室が設けられてもよい。
インライン型処理ユニット６０において、スパッタ室６２が設けられる構成とされた。しかし、インライン型処理ユニット６０では、スパッタ室６２に加え、スパッタリング法以外のＰＶＤ（Physical Vapor Deposition）法で成膜する室、あるいは加熱処理室等がライン状に設けられてもよい。
上記各実施の形態に係る真空処理装置１００は、図４〜図８に示した電界効果型トランジスタの他の電界効果型トランジスタを製造することも可能である。例えばストッパ層１６は、ＩＧＺＯ膜１５Ｆのエッチングマスクとしての機能のほか、活性層１５の上層側でソース電極１７Ｓとドレイン電極１７Ｄとの間の電気的絶縁を維持する絶縁膜としての機能をも有する。しかしながら、ストッパ層１６を構成するシリコン酸化膜は、大気からの不純物の混入を十分に防ぐことができない場合がある。活性層１５に大気からの不純物が混入すると、トランジスタ特性にばらつきを生じさせる。そこで、ストッパ層１６が第１の絶縁膜と第２の絶縁膜の多層構造を有していてもよい。その場合、典型的にはストッパ層１６は、シリコン酸化膜又はシリコン窒化膜からなる第１の絶縁膜と、その上に形成される金属酸化膜からなる第２の絶縁膜の２層構造とされる。第１の絶縁膜で所期の電気絶縁性が確保され、第２の絶縁膜で大気からの不純物の混入に対するバリア性が確保される。
上記各真空処理装置は、このような２層構造のストッパ層１６を製造するために、例えばスパッタ室６２に、第１及び第２の絶縁膜用の２つのスパッタリングターゲットを備えていればよい。
上記各真空処理装置は、さらに別の電界効果型トランジスタ、例えば、ゲート絶縁膜１４が第１のゲート絶縁膜及び第２のゲート絶縁膜の２層構造でなる電界効果型トランジスタを製造することもできる。ゲート絶縁膜は、ゲート電極と活性層の間の電気的絶縁を確保する目的で形成される。しかしながら、シリコン酸化膜からなるゲート絶縁膜は、基板１０からの不純物の拡散に対するバリア性が低いため、ゲート絶縁膜中に基板１０からの不純物が拡散することによって所定の絶縁機能を確保できない場合がある。この場合、ゲート絶縁膜に所期の絶縁機能が得られなくなることから、ゲート閾値電圧のばらつきが生じたり、活性層との間の電気的リークが発生したりするおそれがある。そこで、ゲート絶縁膜１４が、金属酸化膜からなる第１のゲート絶縁膜と、その上に形成されるシリコン酸化膜又はシリコン窒化膜からなる第２のゲート絶縁膜との２層構造とされる。第1のゲート絶縁膜で所期のバリア性が確保され、第２のゲート絶縁膜で所期の電気的絶縁性が確保される。
第１及び第２のゲート絶縁膜は、上記各真空処理装置の２つのＣＶＤ室５２にてそれぞれ形成されてもよいし、スパッタ室６２にてそれぞれ形成されてもよい。
第１のゲート絶縁膜は、基板１０からの不純物の拡散に対してバリア性の高い絶縁性金属酸化物が用いられる。第１のゲート絶縁膜としては、タンタル酸化物（ＴａＯｘ）、アルミナ（Ａｌ2Ｏ3）、イットリア（Ｙ2Ｏ3）などで構成することができる。この第１のゲート絶縁膜が第２のゲート絶縁膜の下層側に形成されることによって、基板１０からの不純物の拡散に対するバリア性に優れたゲート絶縁膜が形成される。これにより、所期のトランジスタ特性を有するトランジスタ素子を安定して製造することが可能となる。
なお、第１のゲート絶縁膜がシリコン酸化膜又はシリコン窒化膜で構成され、第２のゲート絶縁膜が金属酸化膜で構成されてもよい。このような構成によっても、上述と同様の効果を得ることができる。
１０…基板
１５Ｆ…ＩＧＺＯ膜
１５…活性層
１６Ｆ…ストッパ層膜
１６…ストッパ層
５０…クラスタ型処理ユニット
５２…ＣＶＤ室
５３…搬送室
６０、６０Ａ、６０Ｂ…インライン型処理ユニット
６１…バッファ室
６２…スパッタ室
７０、１７０…姿勢変換室
１００、２００、３００、４００…真空処理装置
１５０…電界効果型トランジスタ

Claims (10)

  1. 真空状態を維持することが可能であり、基材を水平にした状態で前記基材を処理する横型処理ユニットと、
    真空状態を維持することが可能であり、前記基材を立てた状態で前記基材を処理する縦型処理ユニットと、
    真空状態を維持することが可能であり、前記横型処理ユニット及び前記縦型処理ユニットに接続され、前記基材の姿勢を変換するための変換室と
    を具備する真空処理装置。
  2. 請求項１に記載の真空処理装置であって、
    前記横型処理ユニットは、
    第１の膜を形成するための第１の成膜室と、
    前記第１の成膜室及び前記変換室に接続され、前記第１の成膜室及び前記変換室に前記基材を搬入し、かつ、前記第１の成膜室及び前記変換室から前記基材を搬出することが可能な搬送室とを有し、
    前記縦型処理ユニットは、
    前記第１の膜とは異なる第２の膜を形成するための第２の成膜室と、
    前記第２の成膜室と前記変換室に接続されたバッファ室と
    を有する真空処理装置。
  3. 請求項２に記載の真空処理装置であって、
    前記横型処理ユニットは、前記第１の成膜室を含む複数の処理室が前記搬送室の周囲に設けられて構成されるクラスタ型処理ユニットである真空処理装置。
  4. 請求項２に記載の真空処理装置であって、
    前記縦型処理ユニットは、前記第２の成膜室を含む複数の処理室がライン状に配置されて構成されるインライン型処理ユニットである真空処理装置。
  5. 請求項２に記載の真空処理装置であって、
    前記第１の成膜室は、ＣＶＤ（Chemical Vapor Deposition）室である真空処理装置。
  6. 請求項５に記載の真空処理装置であって、
    前記ＣＶＤ室は、電界効果型トランジスタの、ゲート絶縁膜、及び、前記ゲート絶縁膜上に形成された活性層に対するエッチャントから前記活性層を保護する、前記活性層上に形成されたストッパ層の少なくとも一方を形成するものである真空処理装置。
  7. 請求項２に記載の真空処理装置であって、
    前記第２の成膜室は、スパッタ室である真空処理装置。
  8. 請求項１に記載の真空処理装置であって、
    前記縦型処理ユニットは、
    電界効果型トランジスタの、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリングにより形成し、前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層をスパッタリングにより形成するためのスパッタ室を有する真空処理装置。
  9. 請求項１に記載の真空処理装置であって、
    前記縦型処理ユニットは、
    電界効果型トランジスタの、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系組成を有する活性層をスパッタリングにより形成するための第１のスパッタ室と、
    前記活性層の上に、前記活性層に対するエッチャントから前記活性層を保護するストッパ層をスパッタリングにより形成するための第２のスパッタ室と
    を有する真空処理装置。
  10. 請求項１に記載の真空処理装置であって、
    前記縦型処理ユニットは、複数の前記インライン型処理ユニットを含む真空処理装置。
JP2010532819A 2008-10-08 2009-10-07 真空処理装置 Active JP5142414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010532819A JP5142414B2 (ja) 2008-10-08 2009-10-07 真空処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008262085 2008-10-08
JP2008262085 2008-10-08
JP2010532819A JP5142414B2 (ja) 2008-10-08 2009-10-07 真空処理装置
PCT/JP2009/005227 WO2010041446A1 (ja) 2008-10-08 2009-10-07 真空処理装置

Publications (2)

Publication Number Publication Date
JPWO2010041446A1 true JPWO2010041446A1 (ja) 2012-03-08
JP5142414B2 JP5142414B2 (ja) 2013-02-13

Family

ID=42100407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532819A Active JP5142414B2 (ja) 2008-10-08 2009-10-07 真空処理装置

Country Status (6)

Country Link
US (1) US20110180402A1 (ja)
JP (1) JP5142414B2 (ja)
KR (1) KR20110051247A (ja)
CN (1) CN102177577B (ja)
TW (1) TWI471447B (ja)
WO (1) WO2010041446A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011059750A2 (en) * 2009-10-28 2011-05-19 Applied Materials, Inc. Chamber for pecvd
US20120043198A1 (en) * 2010-08-18 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102683193B (zh) * 2012-03-30 2014-07-23 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
US20160359080A1 (en) * 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
JP7011947B2 (ja) * 2018-01-29 2022-02-10 東京エレクトロン株式会社 アッシング装置、アッシング方法及びコンピュータ読み取り可能な記録媒体
CN109468600B (zh) * 2018-12-25 2021-03-05 合肥鑫晟光电科技有限公司 溅射系统和沉积方法
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217265A (ja) * 1987-03-06 1988-09-09 Olympus Optical Co Ltd 半導体イオンセンサの製造方法
JPS63153537U (ja) * 1987-03-27 1988-10-07
JPH01105556A (ja) * 1987-09-18 1989-04-24 Varian Assoc Inc モジューラ・ウェーハ処理装置のためのスパッタ・モジュール
JPH029129A (ja) * 1988-06-28 1990-01-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03274746A (ja) * 1990-03-24 1991-12-05 Sony Corp マルチチャンバ装置
JP2007039157A (ja) * 2005-08-01 2007-02-15 Ulvac Japan Ltd 搬送装置、真空処理装置および搬送方法
WO2009107728A1 (ja) * 2008-02-28 2009-09-03 株式会社 アルバック 搬送装置、真空処理装置、及び搬送方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP4650315B2 (ja) * 2005-03-25 2011-03-16 株式会社ブリヂストン Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217265A (ja) * 1987-03-06 1988-09-09 Olympus Optical Co Ltd 半導体イオンセンサの製造方法
JPS63153537U (ja) * 1987-03-27 1988-10-07
JPH01105556A (ja) * 1987-09-18 1989-04-24 Varian Assoc Inc モジューラ・ウェーハ処理装置のためのスパッタ・モジュール
JPH029129A (ja) * 1988-06-28 1990-01-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH03274746A (ja) * 1990-03-24 1991-12-05 Sony Corp マルチチャンバ装置
JP2007039157A (ja) * 2005-08-01 2007-02-15 Ulvac Japan Ltd 搬送装置、真空処理装置および搬送方法
WO2009107728A1 (ja) * 2008-02-28 2009-09-03 株式会社 アルバック 搬送装置、真空処理装置、及び搬送方法

Also Published As

Publication number Publication date
CN102177577A (zh) 2011-09-07
TW201026874A (en) 2010-07-16
US20110180402A1 (en) 2011-07-28
KR20110051247A (ko) 2011-05-17
TWI471447B (zh) 2015-02-01
JP5142414B2 (ja) 2013-02-13
WO2010041446A1 (ja) 2010-04-15
CN102177577B (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
JP5142414B2 (ja) 真空処理装置
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
US7432184B2 (en) Integrated PVD system using designated PVD chambers
US8021916B2 (en) Method for manufacturing semiconductor device
TWI442574B (zh) 利用摻雜或化合之金屬氧化物半導體產生薄膜電晶體陣列的整合製程系統與製程順序
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
KR20040098572A (ko) 플랫 패널 디스플레이 제조장치
US20110263079A1 (en) Interface protection layaer used in a thin film transistor structure
KR20120022638A (ko) 성막 장치 및 성막 방법
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
US7674662B2 (en) Process for making thin film field effect transistors using zinc oxide
US9105527B2 (en) High Productivity Combinatorial material screening for stable, high-mobility non-silicon thin film transistors
JP3998386B2 (ja) 液晶表示装置の製造装置および液晶表示装置の製造方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US9105526B2 (en) High productivity combinatorial material screening for metal oxide films
JP4393402B2 (ja) 有機電子素子の製造方法および製造装置
WO2010044235A1 (ja) スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
KR101073786B1 (ko) 박막트랜지스터의 제조방법
JP2003172949A (ja) 表示装置用アレイ基板の製造方法
US20230395616A1 (en) Method of manufacturing array substrate, array substrate, and display device
KR101554588B1 (ko) 반도체 디바이스를 생산하기 위한 방법 및 설비 그리고 반도체 디바이스
JP2000243802A (ja) 半導体装置の製造方法及び装置
JPH10289910A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5142414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250