CN102113105B - 包括光吸收粘合剂的集成电路 - Google Patents

包括光吸收粘合剂的集成电路 Download PDF

Info

Publication number
CN102113105B
CN102113105B CN200980130171.3A CN200980130171A CN102113105B CN 102113105 B CN102113105 B CN 102113105B CN 200980130171 A CN200980130171 A CN 200980130171A CN 102113105 B CN102113105 B CN 102113105B
Authority
CN
China
Prior art keywords
chip
substrate
binding agent
display
extinction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980130171.3A
Other languages
English (en)
Other versions
CN102113105A (zh
Inventor
彼得鲁斯·约翰内斯·赫拉尔杜斯·范斯豪特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Creator Technology BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Creator Technology BV filed Critical Creator Technology BV
Publication of CN102113105A publication Critical patent/CN102113105A/zh
Application granted granted Critical
Publication of CN102113105B publication Critical patent/CN102113105B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及包括基板12和芯片16的结构20，芯片16通过粘结剂粘结至所述基板，其中，所述粘结剂包括用于保护所述芯片免受环境光的吸光和/或反光微粒。粘结剂可以用于填充芯片16和基板12之间的所有腔13a、13b、13c。本发明还涉及包括所述结构的显示器和电子装置。

Description

包括光吸收粘合剂的集成电路
技术领域
本发明涉及包括设置在基板上的集成电路芯片的结构。本发明进一步涉及一种设备，例如，包括该结构的显示器。本发明还进一步涉及包括设置有该结构的设备的电子装置。
背景技术
包括设置在基板上的芯片的结构广泛用于电子设备中。特别地，半导体集成电路广泛地应用于电子显示器领域。对于芯片，可以使用倒装芯片集成电路。可以通过粘接凸点来启用在基板和芯片上形成图案的线之间的合适的电连接。结果，形成了芯片和基板之间的腔，使得芯片面向基板的表面不与基板的表面接触。通常，使该腔充满粘结胶或可以用于重新分布在芯片和基板之间产生的机械和热机械应力的底层填料，以提供芯片和基板的凸点之间的电接触。
在集成电路领域，认识到芯片材料对环境光可能是敏感的，因此有必要采取措施保护芯片免受环境光。由US 2002/0196398已知芯片的实施方式包括用于保护集成电路免受环境光的装置。在该特定实施方式中，屏蔽层设置在基板和芯片之间，完全覆盖了芯片的集成电路。该已知的屏蔽层包括耐熔金属层，以及通过粘合剂粘附于基板的阻挡层。已知的耐熔金属层被封装在该阻挡层中。该耐熔金属层用于朝光源向后散射环境光。可选地，可以使用非反射吸光材料，从而，优选地，该材料具有良好的热传导属特性。
在集成电路的可选实施例中，由US 6,249,044已知，在用于将芯片电耦合至基板的凸点之间设置吸光层。在该实施方式中，没有使用底层填料，从而芯片和基板之间的腔保持为空。吸光层被图案化以形成合适的下凸点层的一部分。
发明内容
公知的集成电路的缺点是不得不采取复杂的措施来对芯片进行光保护。图案化光屏蔽层所需的额外的处理步骤会对包括该集成电路的显示器的产量有不利影响。此外，额外的处理成本提高了制造价格。
本发明的目标是提供一种结构，特别是包括设置在基板上的芯片的集成电路，其中，以简单、划算的方式来减少环境光对芯片的不利影响。
为此目的，根据本发明的结构包括：
基板；
芯片，通过粘结剂粘结到该基板，
其中，该粘结剂包括用于保护该芯片免受环境光的光吸收和/或光反射粒子。
本发明的技术手段基于通过将屏蔽保护功能与粘结胶集成在一起的构思，其中粘结胶用于将芯片粘附于基板，在粘结操作期间，光保护器被自动地设置，从而不需要额外的处理步骤。以这种方式，使对芯片的简单且划算的光保护可行。当利用凸块将芯片设置在基板上时，粘结剂(例如，包括吸光和/或反光微粒的适宜的胶)设置在由此在芯片和基板之间形成的腔中。
优选地，为了使光吸收有效，粘结剂中的吸光和/或反光微粒的浓度至少包括50％的体积分数。应理解，反光微粒可以包括光散射微粒。吸光微粒可以包括碳黑微粒或任何其它适宜的材料。因此，粘结胶本身用作保护另外的层的光屏蔽，而不是在粘结之后添加额外的光屏蔽。优选地，收光微粒的大小与组成粘结胶的导电粒子相比较小。这阻止了基板图案和芯片凸块之间电接触的恶化。由于沿芯片表面的粘结层的厚度可以大约是凸块的高度，形成在10～30um范围内的粘结层，优选地约为20um，吸光和/或反光微粒的直径可以是几微米，优选地小于1um，更优选地小于100nm，例如纳米粒子。例如，通过用吸光微粒填充50％体积分数的粘结剂(例如20nm碳黑微粒)，当不添加吸光微粒时，环境光的传输将大约是原始值的10％。应理解，适宜的粒子大小以及填充有吸光和/或反光微粒的粘结剂的体积分数的选择是本领域技术人员公知的，该选择取决于光保护的期望水平。
根据本发明的显示器包括根据前述的结构。在具体实施方式中，显示器可以是反射型或顶发射型的。在这种情况下，基板可以对环境光不透明，包括吸光和/或反光微粒的粘结胶可以设置在该芯片基本侧向的区域。这具有以下优点，仅有芯片侧的小区域需要填充吸光粘结剂，这可以额外地减少制造成本。对于这样的设置，需要顶部光屏蔽来阻止环境光从芯片的上表面影响该芯片。应理解，根据本发明的显示器可以涉及刚性的或柔性的电子显示器。
根据本发明的电子装置包括如参考前面所描述的显示器。
将参考附图更详细地讨论本发明的这些和其它方面，其中，相同的参考标号表示相同的元件。
附图说明
图1示出了现有技术中集成电路的实施方式的示意图。
图2示出了根据本发明集成电路的实施方式的示意图。
图3示出了根据本发明集成电路的另一实施方式的示意图。
图4示出了根据本发明电子设备的实施方式的示意图。
具体实施方式
图1示出了现有技术中结构的实施方式的示意图。可以是显示器一部分的结构10包括基板2，其上安装有芯片6。由凸块4a和4b来提供到芯片6的电连接。芯片6通过合适的胶3粘附于基板2。该胶用于填充芯片6的下表面和基板2的上表面之间的腔(未示出)。由于芯片对环境光敏感的事实，通过应用吸收层5a和5b覆盖集成电路10的上表面和下表面来保护集成电路10使其免受环境光。由于吸收层5a和5b，环境光7不会穿过芯片6。如之前所解释的，因为光屏蔽措施仅可以在处理流程的高级阶段实现，并且因此在已具有较高值的半成品上实现，因此这样的设置是有缺点的。额外的处理步骤可能引起产量损失。
图2示出了根据本发明集成电路的实施方式的示意图。由于光屏蔽功能集成在芯片粘结剂中，根据本发明的结构20解决了与现有技术相关的问题。应理解，结构20可与现有技术中已知的适合的芯片或倒装芯片有关。结构20可以包括基板12，芯片或倒装芯片16使用包括吸光和/或反光微粒(未示出)的适宜粘合剂粘附于该基板上。使用凸块14a和14b能够实现至芯片16的电连接，该凸块14a和14b的厚度确定芯片16和基板12之间的腔13a、13b、13c。为了阻止环境光与芯片16相互影响，用于将芯片16粘附于基板的粘结剂包括光吸收和/或光反射粒子。该粘结剂可用于填充芯片16和基板12之间的所有腔13a、13b、13c。应理解，吸光和/或反光微粒、填充粘结剂的吸光和/或房管微粒的体积分数以及吸光和/或反光微粒的大小的选择由所期望的净光拦截所确定。应进一步理解，净光拦截也受构想为由粘结剂填充的腔的容积的影响。也构想全部或部分地填充。由于粘结剂也具有光拦截器的功能的事实，集成电路的处理步骤被简化，使得处理费用减少，以及由有关提供吸光和/或反光装置或额外层的补充步骤而引起的对芯片的损害减少。为了保护芯片免受环境光，顶部光屏蔽23仍会是必须的。
图3示出了根据本发明集成电路的另一实施方式的示意图。集成电路30可以包括基板22，该基板可以是吸光的。在这种情况下，由于不需要从下面保护芯片16免受环境光，因此腔13b可以保持为空。因此，在该配置中，在腔13a和13c中提供吸光粘结剂以从外围保护芯片免受环境光就足够了。该配置可用于反射型或顶发射型显示器。为了保护芯片免受环境光，顶部光屏蔽23仍会是必须的。
图4示出了根据本发明电子设备的实施方式的示意图。电子设备41包括壳体42和可收缩、明显可缠绕的显示器45，该显示器45优选地设置在刚性护套42a上。刚性护套42a被设置为与显示器45一起绕壳体42卷绕至位置41a。刚性护套42a包括边缘元件43，边缘元件43设置有刚性区域43a和与护套42a的铰链46a、46b协作的柔性区域44a、44b。当显示器45拉回至卷绕壳体42的位置时，显示器45的表面可以与壳体42邻接。显示器45的功能基于包括基板和通过粘结剂粘结到基板的芯片的集成电路，其中，如参照前面所述的，粘结剂包括用于保护芯片免受环境光的吸光和/或反光微粒。应理解，包括柔性显示器的电子设备还可以被设置为用于在绕适合的辊轴卷起的电子装置的壳体中存储柔性显示器。可卷曲的电子显示器是本领域公知的，它们还基于集成电路。根据本发明，这种集成电路设置有具有光拦截功能的芯片粘结剂。应进一步理解，根据本发明的电子装置还可以包括基于集成电路的刚性显示器，其中，使用光拦截粘结剂将各个芯片粘结到基板。
应理解，尽管为了清楚的目的，分别讨论了根据本发明的结构的具体实施方式，但是设想了参照独立的图所讨论的兼容特征的可互换性。尽管上面已经描述了具体实施例，但应理解，可以以不同于所描述的方式来实施本发明。以上描述旨在说明，并非限制。因此，对本领域技术人员而言，显然可以在不背离以下所述权利要求的范围的前提下对前述的本发明做出各种修改。

Claims (15)

1.一种半导体结构，包括：
基板；
芯片，通过粘结剂粘附于所述基板，其中，所述粘结剂包括导电微粒以及用于保护所述芯片免受环境光的吸光微粒和反光微粒；其中所述吸光微粒的尺寸小于所述导电微粒的尺寸。
2.根据权利要求1所述的半导体结构，其中，所述芯片利用至少一个凸块设置在所述基板上，包括吸光微粒的所述粘结剂被设置在所述芯片与所述基板之间形成的腔中。
3.根据权利要求1或2所述的半导体结构，其中，所述粘结剂被设置为具有10～30微米范围内厚度的层。
4.根据权利要求1或2所述的半导体结构，其中，所述粘结剂中的所述吸光微粒的浓度至少包括50%的体积分数。
5.根据权利要求3所述的半导体结构，其中，所述粘结剂中的所述吸光微粒的浓度至少包括50%的体积分数。
6.根据权利要求1或2所述的半导体结构，其中，所述吸光微粒包括碳黑微粒。
7.根据权利要求3所述的半导体结构，其中，所述吸光微粒包括碳黑微粒。
8.根据权利要求4所述的半导体结构，其中，所述吸光微粒包括碳黑微粒。
9.一种显示器，包括根据前述权利要求中任一项所述的半导体结构。
10.根据权利要求9所述的显示器，其中，所述显示器是反射型或顶发射型的，包括吸光微粒的所述粘结剂设置在所述芯片基本侧向的区域，所述基板对所述环境光不透明。
11.根据权利要求10所述的显示器，还包括顶部光屏蔽。
12.根据前述权利要求9所述的显示器，其中，所述显示器是柔性的。
13.根据前述权利要求10所述的显示器，其中，所述显示器是柔性的。
14.根据前述权利要求11所述的显示器，其中，所述显示器是柔性的。
15.一种电子装置，包括根据权利要求12至14中任一项所述的显示器。
CN200980130171.3A 2008-06-20 2009-06-19 包括光吸收粘合剂的集成电路 Expired - Fee Related CN102113105B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7449008P 2008-06-20 2008-06-20
US61/074,490 2008-06-20
PCT/NL2009/050366 WO2009154464A1 (en) 2008-06-20 2009-06-19 An integrated circuit comprising light absorbing adhesive

Publications (2)

Publication Number Publication Date
CN102113105A CN102113105A (zh) 2011-06-29
CN102113105B true CN102113105B (zh) 2015-08-19

Family

ID=41432779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980130171.3A Expired - Fee Related CN102113105B (zh) 2008-06-20 2009-06-19 包括光吸收粘合剂的集成电路

Country Status (5)

Country Link
US (1) US20110147902A1 (zh)
EP (1) EP2304782A1 (zh)
CN (1) CN102113105B (zh)
TW (1) TWI427746B (zh)
WO (1) WO2009154464A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5967836B2 (ja) * 2012-03-14 2016-08-10 日本特殊陶業株式会社 セラミック基板およびその製造方法
TWI572062B (zh) * 2014-09-02 2017-02-21 億光電子工業股份有限公司 發光元件及顯示裝置
TWI624083B (zh) * 2014-09-02 2018-05-11 億光電子工業股份有限公司 發光元件及顯示裝置
EP3419050A1 (en) 2017-06-23 2018-12-26 ams International AG Radiation-hardened package for an electronic device and method of producing a radiation-hardened package
JP7206489B2 (ja) * 2019-03-07 2023-01-18 ミツミ電機株式会社 光学モジュール及び光学式エンコーダ
KR102336286B1 (ko) * 2020-06-30 2021-12-08 한국전자기술연구원 반도체칩 실장방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685939A (en) * 1995-03-10 1997-11-11 Minnesota Mining And Manufacturing Company Process for making a Z-axis adhesive and establishing electrical interconnection therewith
US6304736B1 (en) * 1997-05-23 2001-10-16 Matsushita Electric Industrial Co., Ltd. LCD with a diffusing sheet having diffusing and absorbing areas

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298110B2 (ja) * 1991-04-03 2002-07-02 セイコーエプソン株式会社 異方性導電接着剤及びその接合方法
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3356079B2 (ja) * 1998-10-12 2002-12-09 ソニーケミカル株式会社 遮光性異方性導電性接着フィルム及び液晶表示素子
TWI229929B (en) * 2001-01-29 2005-03-21 Ube Industries Underfill material for COF mounting and electronic components
US20050247916A1 (en) * 2004-05-06 2005-11-10 Mccormick Demetrius Compositions for use in electronics devices
WO2006115142A1 (ja) * 2005-04-22 2006-11-02 Matsushita Electric Industrial Co., Ltd. 固体撮像素子およびその製造方法ならびに光導波路形成装置
CN101681038B (zh) * 2006-10-19 2011-10-19 创造者科技有限公司 可卷式或可绕式显示装置的顺光照明
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685939A (en) * 1995-03-10 1997-11-11 Minnesota Mining And Manufacturing Company Process for making a Z-axis adhesive and establishing electrical interconnection therewith
US6304736B1 (en) * 1997-05-23 2001-10-16 Matsushita Electric Industrial Co., Ltd. LCD with a diffusing sheet having diffusing and absorbing areas

Also Published As

Publication number Publication date
WO2009154464A1 (en) 2009-12-23
US20110147902A1 (en) 2011-06-23
EP2304782A1 (en) 2011-04-06
TW201017833A (en) 2010-05-01
CN102113105A (zh) 2011-06-29
TWI427746B (zh) 2014-02-21

Similar Documents

Publication Publication Date Title
CN102113105B (zh) 包括光吸收粘合剂的集成电路
CN107039595B (zh) 显示装置
DE4138665C2 (de) Lichtgeschütztes Halbleiterbauelement
US20120048603A1 (en) Printed circuit board and method for manufacturing same
CN104143538A (zh) 玻璃倒装接合结构
JP2013174465A (ja) 放射線検出装置
TWI382516B (zh) 具電磁波相容鍍層的電子元件封裝體
CN107992228B (zh) 一种触控显示面板和触控显示装置
CN109725763A (zh) 具有集成的触摸屏的显示装置
CN103295996A (zh) 封装基板及其制作方法
JP2005309075A (ja) 電子インク表示装置及びその製造方法
US9741710B2 (en) Electrostatic discharge protection device and method for manufacturing the same, and chip component with the same
CN112071819A (zh) 电子装置
US20210013131A1 (en) Electronic device
CN110503039B (zh) 指纹传感器、显示组件装置和电子设备
CN113555374B (zh) 显示基板及其制备方法、显示装置
CN109524311A (zh) 一种半导体芯片封装方法
CN109545806A (zh) 一种半导体芯片封装方法
JP2014219437A (ja) 表示装置
DE102015205051A1 (de) Elektronikmodul mit Alphastrahlenschutz für eine Getriebesteuereinheit sowie Getriebesteuereinheit
TWI716544B (zh) 觸控感測器及其製造方法
CN104485319B (zh) 用于感光芯片的封装结构及工艺方法
CN109545807A (zh) 一种半导体封装器件
CN100356559C (zh) 倒装芯片封装结构及其制造方法
CN107591419A (zh) 光传感器封装体模块及相机模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CREATOR TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20110720

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: BREDA, NETHERLANDS

TA01 Transfer of patent application right

Effective date of registration: 20110720

Address after: Holland buleda

Applicant after: Creator Technology B. V.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160419

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: Holland buleda

Patentee before: Creator Technology B. V.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150819

Termination date: 20190619