CN112071819A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN112071819A
CN112071819A CN201910502561.4A CN201910502561A CN112071819A CN 112071819 A CN112071819 A CN 112071819A CN 201910502561 A CN201910502561 A CN 201910502561A CN 112071819 A CN112071819 A CN 112071819A
Authority
CN
China
Prior art keywords
conductive pad
arc
conductive
edge
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910502561.4A
Other languages
English (en)
Other versions
CN112071819B (zh
Inventor
许美琪
林育勤
刘育廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to CN201910502561.4A priority Critical patent/CN112071819B/zh
Priority to CN202310466177.XA priority patent/CN116387270A/zh
Priority to US16/871,052 priority patent/US11302622B2/en
Priority to EP20176281.2A priority patent/EP3751606A1/en
Priority to PH12020000085A priority patent/PH12020000085A1/en
Publication of CN112071819A publication Critical patent/CN112071819A/zh
Priority to US17/691,135 priority patent/US11705392B2/en
Application granted granted Critical
Publication of CN112071819B publication Critical patent/CN112071819B/zh
Priority to US18/204,405 priority patent/US20230307347A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8148—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种电子装置，其包括一基板、一第一导电垫、一第二导电垫以及一集成电路芯片。第一导电垫设置在基板上。第二导电垫设置在第一导电垫上并和第一导电垫电性连接。集成电路芯片设置在第二导电垫上并和第二导电垫电性连接。其中第二导电垫具有多个弧形角。

Description

电子装置
技术领域
本发明涉及一种具有导电垫的电子装置。
背景技术
电子装置广泛应用于日常生活中，而电子装置可通过集成电路芯片来驱动电子装置中的面板，故如何提高电子装置的集成电路芯片与面板之间的电性连接质量为现今所需探讨的课题之一。
发明内容
本发明的一个实施例提供一种电子装置，其包括一基板、一第一导电垫、一第二导电垫以及一集成电路芯片。第一导电垫设置在基板上。第二导电垫设置在第一导电垫上并和第一导电垫电性连接。集成电路芯片设置在第二导电垫上并和第二导电垫电性连接。其中第二导电垫具有多个弧形角。
附图说明
图1所示为本发明第一实施例的电子装置的俯视示意图。
图2所示为本发明第一实施例的电子装置的局部放大示意图。
图3所示为本发明第一实施例的电子装置的局部俯视示意图。
图4所示为本发明第一实施例的电子装置的局部另一俯视示意图。
图5所示为图3中区域R3的放大示意图。
图6所示为图3中区域R4的放大示意图。
图7所示为本发明第二实施例的电子装置的局部俯视示意图。
图8所示为本发明第二实施例的电子装置的局部俯视示意图。
图9所示为图7中区域R5的放大示意图。
图10所示为图7中区域R6的放大示意图。
图11所示为本发明第三实施例的电子装置的局部俯视示意图。
附图标记说明：10-电子装置；100-基板；102、104、202、234-导线；1061、1063-接合垫；1080、1082、208-第一导电垫；1100、1102、210-第二导电垫；112、114-集成电路芯片；212-第一导电结构；214-第二导电结构；2160、2162、2164、2166、2168-子层；218-第一绝缘层；220-第二绝缘层；2220、2222、322-开口；224-引脚；226-黏着层；228-导电粒子；230-核心；232-外壳；2420、2422-第一弧形角；2421、2423-第二弧形角；2360、2362、3360、3362-第三弧形角；2361、2363、3361、3363-第四弧形角；331、333、311、313-弧形边缘；A11、A12、A31、A32-第一面积；A13、A14、A33、A34-第三面积；A21、A22-第二面积；A23、A24-第四面积；D1、D2-第一距离；C1、C2、C3、C4-交错点；CD1、CD2、CD3、CD4-弧形方向；CEL1、CEL2-延伸线；D4、D3-第二距离；E11、E13、E31、E33、2341-第一边；E12、E14、E32、E34、2343-第二边；E21、E23-第三边；E22、E24-第四边；EL11、EL12、EL13、EL14、EL21、EL22、EL23、EL24、EL31、EL32、EL33、EL34-延伸线；L1、L2、L3、L4、L5、L6、L7-长度；P1、P2-连接点；PP1、PP2、PP3、PP4-点；R1-操作区；R2-外围区；R3、R4、R5、R6-区域；V-法线方向；W1、W2、W3、W4、W5、W6、W7-宽度；X、Y-方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本发明，须注意的是，为了使读者能容易了解及图式的简洁，本发明中的多张图式只绘出电子装置或拼接装置的一部分，且至少部份图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本发明的范围。
本发明通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，「具有」与「包括」等词为开放式词语，因此其应被解释为「包括但不限定为…」之意。
应了解到，当元件或膜层被称为设置在另一个元件或膜层「上」或「连接」另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为「直接」在另一个元件或膜层「上」或「直接连接」另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
术语「大约」、「等于」、「相等」或「相同」通常代表落在给定数值或范围的20％范围内，或代表落在给定数值或范围的10％、5％、3％、2％、1％或0.5％范围内。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
须知悉的是，以下所举实施例可以在不脱离本发明的精神或相冲突下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
本发明的电子装置可包括显示设备、天线装置、感测装置、发光装置、或拼接装置，但不以此为限。电子装置可包括可弯折或可挠式电子装置。电子装置可例如包括液晶(liquid crystal)层或发光二极管。发光二极管可例如包括有机发光二极管(organiclight emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED，可包括QLED、QDLED)、荧光(fluorescence)、磷光(phosphor)或其他适合的材料、或上述组合，但不以此为限。下文将以显示设备做为电子装置以说明本发明内容，但本发明不以此为限。
请参考图1，其所示为本发明第一实施例的电子装置的俯视示意图。电子装置10可包括一基板100、多条导线(102及/或104)、多个接合垫(1061及/或1063)以及至少一集成电路芯片(112及/或114)，但不以此为限。基板100可以包括一操作区R1及一外围区R2，外围区R2例如设置在操作区R1的至少一侧。如图1，外围区R2可围绕操作区R1。操作区R1可包括显示区、侦测区、感测区、发光区，但不限于此。
在某些实施例中，基板100可包括硬式基板、软式基板(例如可弯折或可塑形的基板)或上述的组合，但不限于此。在某些实施例中，基板100的材料可包括塑料、玻璃、石英、有机聚合物、金属、陶瓷、其它合适的材料或上述的组合，但不限于此。若基板100的材质为有机聚合物，例如可包括聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、聚碳酸酯(polycarbonate，PC)或上述的组合，但不以此为限。
如图1，多条导线(102及/或104)可以设置在基板100上，且对应设置在操作区R1和外围区R2。如图1，接合垫(1061及/或1063)可设置在基板100上，并对应设置在外围区R2，且接合垫(1061及/或1063)可电性连接于一导线(102及/或104)。在某些实施例中，导线可包括扫描线、数据线、读取线，或其他合适导线，但不限于此。举例来说，如图1的接合垫1061电性连接于导线102(例如为扫描线)，或接合垫1063电性连接于导线104(例如为数据线或读取线)。
在某些实施例中，接合垫可包括一第一导电垫和一第二导电垫，第一导电垫可设置在基板100上，且第二导电垫可设置在第一导电垫上并和第一导电垫电性连接。集成电路芯片可设置在第二导电垫上并和第二导电垫电性连接。举例而言，如图1所示，接合垫1061可包括一第一导电垫1080和一第二导电垫1100，接合垫1063可包括一第一导电垫1082和一第二导电垫1102，导线102例如与接合垫1061的第一导电垫1080连接，且导线104例如与接合垫1063的第一导电垫1082连接，但不以此为限。
在某些实施例中，接合垫1061例如为与扫描线(参考导线102)电性连接的导电垫，而接合垫1063例如为与数据线或读取线(参考导线104)电性连接的导电垫，且接合垫1061和接合垫1063的尺寸(如边长的长度及/或宽度)可以不同，例如接合垫1061边长的长度和接合垫1063边长的长度可以不同。或者，接合垫1061的宽度和接合垫1063的宽度可以不同。举例来说，如图1所示，接合垫1061的第一导电垫1080的边长的长度例如小于接合垫1063的第一导电垫1082的边长的长度，但不限于此。在某些实施例中，如图1所示，接合垫1061的第二导电垫1100的边长的长度例如小于导电垫1063的第二导电垫1102的边长的长度，但不限于此。另外，如图1所示，接合垫1061的第一导电垫1080的宽度例如大于接合垫1063的第一导电垫1082，但不限于此。在某些实施例中，如图1所示，接合垫1061的第二导电垫1100的宽度例如大于接合垫1063的第二导电垫1102，但不限于此。
在某些实施例中，第一导电垫1080的边长的长度L2可小于第一导电垫1082边长的长度L4，其中第一导电垫1080例如与扫描线连接的第一导电垫，而第一导电垫1082例如与数据线或读取线连接的第一导电垫，但不限于此。
在某些实施例中，第一导电垫1080的边长的长度L2的范围可以是80微米(um)至140微米之间(80微米≤长度L2≤140微米)，但不以此为限。在某些实施例中，第一导电垫1080的边长的长度L2的范围可以是90微米(um)至130微米之间(90微米≤长度L2≤130微米)。
在某些实施例中，第一导电垫1082的边长的长度L4的范围可以是70微米至120微米之间(70微米≤长度L4≤120微米)，但不以此为限。在某些实施例中，第一导电垫1082的边长的长度L4的范围可以是80微米至110微米之间(80微米≤长度L4≤110微米)。
在某些实施例中，第一导电垫1080的宽度W2可大于第一导电垫1082的宽度W4，其中第一导电垫1080例如与扫描线连接的第一导电垫，而第一导电垫1082例如与数据线或读取线连接的第一导电垫，但不限于此。
在某些实施例中，第一导电垫1080的宽度W2的范围可以是15微米至32微米之间(15微米≤宽度W2≤32微米)，但不以此为限。在某些实施例中，第一导电垫1080的宽度W2的范围可以是17微米至30微米之间(17微米≤宽度W2≤30微米)。
在某些实施例中，第一导电垫1082的宽度W4的范围可以是8微米至23微米之间(8微米≤宽度W4≤23微米)，但不以此为限。在某些实施例中，第一导电垫1082的宽度W4的范围可以是10微米至20微米之间(10微米≤宽度W4≤20微米)。
在某些实施例中，第二导电垫1100的边长的长度L1可小于第二导电垫1102的边长的长度L3。在某些实施例中，第二导电垫1100的边长的长度L1的范围可以是70微米至120微米之间(70微米≤长度L1≤120微米)，但不以此为限。在某些实施例中，第二导电垫1100的边长的长度L1的范围可以是80微米至110微米之间(80微米≤长度L1≤110微米)。
在某些实施例中，第二导电垫1102的边长的长度L3的范围可以是80微米至140微米之间(80微米≤长度L3≤140微米)，但不以此为限。在某些实施例中，第二导电垫1102的边长的长度L3的范围可以是90微米至130微米之间(90微米≤长度L3≤130微米)。
在某些实施例中，第二导电垫1100的宽度W1可大于第二导电垫1102的宽度W3。在某些实施例中，第二导电垫1100的宽度W1的范围可以是15微米至34微米之间(15微米≤宽度W1≤34微米)，但不以此为限。在某些实施例中，第二导电垫1100的宽度W1的范围可以是18微米至30微米之间(18微米≤宽度W1≤30微米)。
在某些实施例中，第二导电垫1102的宽度W3的范围可以是8微米至24微米之间(8微米≤宽度W3≤24微米)，但不以此为限。在某些实施例中，第二导电垫1102的宽度W3的范围可以是10微米至22微米之间(10微米≤宽度W3≤22微米)。
上述的第一导电垫与第二导电垫的边长的长度及宽度的定义或量测方式将于后续图示做详细说明。
在某些实施例中，如图1所示，第二导电垫1100的边长的长度L1可大于第一导电垫1080的边长的长度L2，但不限于此。在某些实施例中，如图1所示，第二导电垫1100的宽度W1可大于第一导电垫1080的宽度W2，但不限于此。在某些实施例中，如图1所示，第二导电垫1102的边长的长度L3可大于第一导电垫1082的边长的长度L4，但不限于此。在某些实施例中，如图1所示，第二导电垫1102的宽度W3可大于第一导电垫1082的宽度W4，但不限于此。
在某些实施例中，如图1所示，第二导电垫1100例如覆盖于第一导电垫1080上，即第一导电垫1080投影至基板100的投影面积位于第二导电垫1100投影至基板100的投影面积内。同样的，第二导电垫1102例如覆盖于第一导电垫1082上，即第一导电垫1082投影至基板100的投影面积位于第二导电垫1102投影至基板100的投影面积内。
在某些实施例中，第一导电垫1080及第一导电垫1082包括单一导电结构或多层导电结构，后续将会详细说明。在某些实施例中，第二导电垫1100及第二导电垫1102包括单一导电结构或多层导电结构，后续将会详细说明。在某些实施例中，第一导电垫1080及第一导电垫1082的材料包括金属材料、透明导电材料或上述的组合，但不限于此。在某些实施例中，第二导电垫1100及第二导电垫1102的材料包括金属材料、透明导电材料或上述的组合，但不限于此。上述的透明导电材料包括氧化铟锡(indium tin oxide，ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锑锡(ATO)、氧化锑锌(AZO)、其它适合的透明导电材料或前述的组合，但不以此为限。上述的金属材料包括铜(Cu)、铝(Al)、钛(Ti)、金(Au)、锡(Sn)、银(Ag)、钼(Mo)、硅(Si)、其它适合的透明导电材料或前述的组合，但不以此为限。在某些实施例中，第二导电垫(1100及/或1102)的材料的抗腐蚀能力比第一导电垫(1080及/或1082)的材料的抗腐蚀能力佳。举例来说，第二导电垫(1100及/或1102)的材料例如包括透明导电材料，而第一导电垫(1080及/或1082)的材料例如包括金属材料，但不限于此。
如上述，当第二导电垫(1100及/或1102)的材料的抗腐蚀能力比第一导电垫(1080及/或1082)的材料的抗腐蚀能力佳时，且第二导电垫(1100及/或1102)覆盖于第一导电垫(1080及/或1082)上，可降低第一导电垫被腐蚀的机会。
在某些实施例中，集成电路芯片可设置在第二导电垫上并和第二导电垫电性连接。如图1所示，集成电路芯片112可设置在第二导电垫1100上并和第二导电垫1100电性连接，及/或集成电路芯片114可设置在第二导电垫1102上并和第二导电垫1102电性连接。
请参考图2，其所示为本发明第一实施例的电子装置的局部放大示意图。图2的电子装置的局部放大图可例如通过扫描电子显微镜(SEM)所观察出。如图2所示，基板100上可设置有第一导电垫208和设置在第一导电垫208上的第二导电垫210。第一导电垫208可例如是图1中的第一导电垫1080及/或第一导电垫1082，且第二导电垫210可例如是图1中的第二导电垫1100及/或第二导电垫1102。
在某些实施例中，如图2所示，集成电路芯片具有引脚(bump)224，且集成电路芯片的引脚224例如与至少部分第二导电垫于基板的法线方向V上重迭。在某些实施例中，如图2所示，于方向X上，集成电路芯片的引脚224的宽度大于或等于第二导电垫的宽度，其中方向X例如为集成电路芯片的延伸方向。在某些实施例中，于方向X上，集成电路芯片的引脚224的宽度小于或等于第二导电垫的宽度。
在某些实施例中，如图2所示，第一导电垫208可包括至少一导电结构。举例来说，如图2所示，第一导电垫208可包括一第一导电结构212和第二导电结构214，第二导电结构214设置在第一导电结构212上并与第一导电结构212电性连接，但不以此为限。
在某些实施例中，第一导电结构212及/或第二导电结构214可包括单一子层或由多个子层堆栈所形成，第一导电结构212及/或第二导电结构214例如由二层、三层，甚至更多子层堆栈所形成。举例来说，如图2所示，第一导电结构212可包括子层2160、子层2162及/或子层2164所堆栈而成，且第二导电结构214可包括子层2166及/或子层2168所堆栈而成。
上述子层的材料可包括铜、铝、钛、金、锡、银、钼、硅、其它适合的透明导电材料或前述的组合，但不以此为限。在某些实施例中，第一导电结构212和/或第二导电结构214可包括钼/铝/钼的迭层或其它合适的迭层，但不限于此。
需注意的是，不同的导电结构间可通过绝缘层来隔开，即至少有一绝缘层(例如图2的第一绝缘层218)设置于第一导电结构212与第二导电结构214之间，后续图2将会再做详细叙述。
此外，基板100上可设置有导线202。在某些实施例中，导线202的材料例如相同于或不同于第一导电结构212。在某些实施例中，导线202可和第一导电结构212于相同制程下所形成，但不以此为限。在某些实施例中，导线202的材料例如相同于或不同于第二导电结构214。在某些实施例中，导线202可和第二导电结构214于相同制程下所形成，但不以此为限。
在某些实施例中，基板100上可设置有一第一绝缘层218和一第二绝缘层220。第一绝缘层218可覆盖导线202以及部分第一导电垫208的第一导电结构212，详细来说，第一绝缘层218可具有一开口2220，开口2220例如暴露部分第一导电结构212。换句话说，开口2220可例如与部分第一导电结构212于基板100的法线方向V上重迭。在某些实施例中，第二导电结构214可通过开口2220和第一导电结构212接触，或第二导电结构214可通过开口2220电性连接于第一导电结构212。在某些实施例中，第二绝缘层220设置于第一绝缘层218及部分第一导电垫208上，第二绝缘层220可具有一开口2222，开口2222例如暴露部分第二导电结构214。换句话说，开口2222可例如与部分第二导电结构214于基板100的法线方向V上重迭。在某些实施例中，第二导电垫210可通过开口2222和第一导电垫208(例如第二导电结构214)接触，或第二导电垫210可通过开口2222电性连接于第一导电垫208。
在某些实施例(如图2及图3)中，于基板的法线方向V上，开口2220与开口2222重迭。在某些实施例(如图2及图3)中，开口2220投影至基板100的投影面积大于开口2222投影至基板100的投影面积。在某些实施例(如图2及图3)中，开口2222投影至基板100的投影面积位于开口2220投影至基板100的投影面积内。
在某些实施例中，于基板100的法线方向V上，开口2222的轮廓可具有多个弧形角，可提高第二导电垫210与第一导电垫208的附着性，但不限于此。
如图2所示，集成电路芯片112的一引脚224可和基板100上的一个第二导电垫210在基板100的法线方向V上重迭。在某些实施例中，引脚224和第二导电垫210之间可藉由一异方性导电膜(anisotropic conductive film，ACF)接合并电性连接。如图2所示，异方性导电膜可包括黏着层226和导电粒子228，但不限于此。如图2所示，导电粒子228可和部分引脚224及部分第二导电垫210接触，引脚224可通过导电粒子228与第二导电垫210电性连接。在某些实施例中，集成电路芯片112的讯号可经由引脚224、导电粒子228、第二导电垫210及第一导电垫208传送至基板100上的导线(如图1的导线102或导线104)及/或其他电子元件，但不限于此。
在某些实施例中，导电粒子228可包括一核心(core)230和围绕核心230的一外壳(shell)232。核心230可包括树脂材料、其它合适的材料或上述组合，但不以此为限。外壳232可包括导电材料，例如金属、透明导电材或上述组合，但不以此为限。
如图1的集成电路芯片112(例如扫描芯片)可通过导电垫1061和导线102(例如扫描线)电性连接，且集成电路芯片114(例如数据芯片)可通过导电垫1063和导线104(例如数据线或读取线)电性连接。在某些实施例中，集成电路芯片112与集成电路芯片114例如设置于基板100的相同的一侧边，但不限于此。在某些实施例中，集成电路芯片112(例如扫描芯片)邻近基板100的转角处设置，集成电路芯片114(例如数据芯片)远离基板100的转角处设置。在某些实施例中，体电路芯片112(例如扫描芯片)与集成电路芯片114(例如数据芯片)的设置位置可以调变。在某些实施例中，体电路芯片112(例如扫描芯片)与集成电路芯片114(例如数据芯片)例如设置在不同的侧边。在某些实施例中，扫描芯片与数据芯片的数量可以相同或不同。
请参考图3、图5及图6，图3所示为本发明第一实施例的电子装置的部份的俯视示意图，其中图2的剖面结构可大致对应图3的切线A-A’，图5所示为图3中区域R3的放大示意图，图6所示为图3中区域R4的放大示意图。如图3所示，第二导电垫210可具有多个弧形角。多个第二导电垫210中包括一第一弧形角及一第二弧形角，其中第一弧形角远离导线234，且第二弧形角邻近导线234。举例来说，如图3的第二导电垫210的右上角的弧形角可为一第一弧形角2420，第二导电垫210左上角的弧形角可为一第一弧形角2422，第一弧形角2420与第一弧形角2422远离导线234。如图3的第二导电垫210右下角的弧形角可为一第二弧形角2421，第二导电垫210左下角的弧形角可为一第二弧形角2423，第二弧形角2421与第二弧形角2423邻近导线234。
如图3所示，第一导电垫208可具有多个弧形角。在某些实施例中，当第一导电垫208具有多导电结构(例如第一导电结构212及第二导电结构214)时，则第一导电垫208的多个弧形角可意指为第一导电垫208中的最上层的导电结构(例如第二导电结构214)的多个弧形角。在某些实施例中，第一导电垫208的下层的导电结构中也可具有多个弧形角。
在某些实施例中，第一导电垫208的其中一导电结构可和一导线234连接。如图3所示，第一导电垫208的第一导电结构212可和导线234连接，但不限于此。在其它实施例(未绘示)，第二导电结构214可和导线234连接。在某些实施例中(如图3)，第一导电垫208(如第二导电结构214)的多个弧形角中可包括一第三弧形角及一第四弧形角，第三弧形角邻近于(或对应于)第二导电垫210的第一弧形角，且第四弧形角邻近于(或对应于)第二导电垫210的第二弧形角。
举例来说，如图3位于第二导电结构214的右上角的弧形角可为一第三弧形角2360，位于第二导电结构214左上角的弧形角可为一第三弧形角2362，第三弧形角2360邻近于第一弧形角2420，而第三弧形角2362邻近于第一弧形角2422。如图3位于第二导电结构214右下角的弧形角可为一第四弧形角2361，位于第二导电结构214左下角的弧形角可为一第四弧形角2363，第四弧形角2361邻近于第二弧形角2421，而第四弧形角2363邻近于第二弧形角2423。
在制造过程中，静电荷可能产生并累积在第一导电垫208及/或第二导电垫210，此些静电荷倾向累积在第一导电垫208及/或第二导电垫210中的邻近于边缘的区域，因此，将第一导电垫208(如第一导电结构212及/或第二导电结构214)或第二导电垫210设计成具有弧形角可减少静电荷放电(electrostatic discharge，ESD)发生，降低相邻的元件的损伤或提高合格率。
在某些实施例中(如图3)，第一导电垫208的最上层的导电结构(如第二导电结构214)可包括一第一边E11、一第二边E12、一第一边E13和一第二边E14，但不限于此。在某些实施例中，第一边E11及第一边E13的延伸方向可大致平行。在某些实施例中，第二边E12及/或第二边E14的延伸方向大致平行。在某些实施例中，第一边(E11及/或E13)的延伸方向与第二边(E12及/或E14)的延伸方向不同或大致呈垂直。
在某些实施例中(如图3)，第三弧形角2360例如连接于第一边E11和第二边E12，第三弧形角2362例如连接于第一边E13和第二边E12，第四弧形角2361例如连接于第一边E11和第二边E14，第四弧形角2363例如连接于第一边E13和第二边E14。
在某些实施例中(如图3)，第一边E11可具有一延伸线EL11，第二边E12可具有一延伸线EL12、第一边E13可具有一延伸线EL13，以及第二边E14可具有一延伸线EL14。上述的第一边或第二边所具有的延伸线意指沿着该边中相对直线部分做一延伸线。在某些实施例中(如图3)，延伸线EL11可分别与延伸线EL12及延伸线EL14交错，且延伸线EL13可分别与延伸线EL12及延伸线EL14交错。如图5所示(为图3的区域R3的放大图)，可将第一边E11及第二边E12之间未和延伸线EL11及延伸线EL12重迭的弧形边缘定义为第三弧形角2360。如图6所示(为图3的区域R4的放大图)，可将第一边E13及第二边E14之间未和延伸线EL13及延伸线EL14重迭的弧形边缘定义为第四弧形角2363。另外图3的第三弧形角2362及第四弧形角2361可具有和上述相似的定义方式，不再赘述。
另一方面，如图3所示，第二导电垫210可包括一第三边E21、一第四边E22、一第三边E23和一第四边E24，但不限于此。
在某些实施例中，第三边E21及第三边E23的延伸方向可大致平行。在某些实施例中，第四边E22及/或第四边E24的延伸方向可大致平行。在某些实施例中，第三边(E21及/或E23)的延伸方向与第四边(E22及/或E24)的延伸方向不同或大致呈垂直。在某些实施例中，第一边(E11及/或E13)与第三边(E21及/或E23)的延伸方向可大致相同。在某些实施例中，第二边(E12及/或E14)与第四边(E22及/或E24)的延伸方向可大致相同。
在某些实施例中，第一弧形角2420例如连接于第三边E21和第四边E22，第一弧形角2422例如连接于第三边E23和第四边E22，第二弧形角2421例如连接于第三边E21和第四边E24，第二弧形角2423例如连接于第三边E23和第四边E24。
在某些实施例中(如图3)，第三边E21可具有一延伸线EL21，第四边E22可具有一延伸线EL22、第三边E23可具有一延伸线EL23，以及第四边E24可具有一延伸线EL24。上述的第三边或第四边所具有的延伸线意指沿着该边中相对直线部分做一延伸线。
在某些实施例中，延伸线EL21可分别与延伸线EL22及延伸线EL24交错，延伸线EL23可分别与延伸线EL22及延伸线EL24交错。如图5所示，可将第三边E21及第四边E22之间未和延伸线EL21及延伸线EL22重迭的弧形边缘定义为第一弧形角2420。如图6所示，可将第三边E23及第四边E24之间未和延伸线EL23及延伸线EL24重迭的弧形边缘定义为第二弧形角2423。另外图3的第一弧形角2422及第二弧形角2421可具有和上述相似的定义方式，不再赘述。
在某些实施例中(如图3)，第二导电垫210的第一弧形角和所邻近的第一导电垫208的第三弧形角之间具有一第一距离，且第二导电垫210的第二弧形角和所邻近的第一导电垫208的第四弧形角之间具有一第二距离。第一距离(或第二距离)的量测方式举例如下述。举例而言，如图3及图5所示，第二导电垫210的第一弧形角2420邻近于第一导电垫208的第三弧形角2360，与第三弧形角2360连接的第一边E11的延伸线EL11与第二边E12的延伸线EL12例如可交错于一交错点C1，而与第一弧形角2420连接的第三边E21的延伸线EL21与第四边E22的延伸线EL22例如可交错于一交错点C2，取一延伸线CEL1通过交错点C1与交错点C2，而此延伸线CEL1例如分别会与第一弧形角2420与第三弧形角2360交错在两个点(PP1及PP2)，量测此两点(PP1及PP2)之间的距离定义为第一距离D1。
如图3及图6所示，第二导电垫210的第二弧形角2423邻近于第一导电垫208的第四弧形角2363，与第四弧形角2363连接的第二边E14的延伸线EL14与第一边E13的延伸线EL13例如可交错于一交错点C3，而与第二弧形角2423连接的第四边E24的延伸线EL24与第三边E23的延伸线EL23例如可交错于一交错点C4，取一延伸线CEL2通过交错点C3与交错点C4，而此延伸线CEL2例如分别会与第一弧形角2423与第三弧形角2363交错在两个点(PP3及PP4)，量测此两点(PP3及PP4)之间的距离定义为第二距离D4。
同样的，图3的第一弧形角2422和第三弧形角2362之间具有一第一距离D2，而第二弧形角2421和第四弧形角2361之间具有一第二距离D3。第一距离D2与第二距离D3的定义方式相似于上述的第一距离，不再重复说明。
某些实施例中，上述的两邻近的弧形角所分别的弧形方向可以相同或不同。如图3，第一弧形角2420与邻近的第三弧形角2360的弧形方向可皆例如朝向左下方。
在某些实施例中，第一距离D1(及/或第一距离D2)可和第二距离D4(及/或第二距离D3)不相等。在某些实施例中，第一距离D1(及/或第一距离D2)可大于第二距离D4(及/或第二距离D3)。在第一导电垫208中，越远离导线234的区域可能较易累积静电荷，因此，将第一距离(D1或D2)设计大于第二距离(D3或D4)可减少第二导电垫210和第一导电垫208之间的静电荷干扰。
在某些实施例中，第一距离D1可与第一距离D2相等或不相等。在某些实施例中，第二距离D3可与第二距离D4相等或不相等。在某些实施例中，第一距离D1、第一距离D2、第二距离D3和/或第二距离D4可不相等。
在某些实施例中，第一距离D1、第一距离D2、第二距离D3及/或第二距离D4可大于0微米(micrometer)且小于或等于10微米，但不以此为限。在某些实施例中，第一距离D1、第一距离D2、第二距离D3及/或第二距离D4可大于0微米且小于或等于8微米。
请参考图4，其所示为本发明第一实施例的电子装置的另一俯视示意图，图4的电子装置实际上与图3实施例相同，但为了更清楚描述其他特征，故以图4来做进一步描述，重复的元件则不再做描述。如图4，在第一导电垫208(如第二导电结构214)中，第一边E11的延伸线EL11与第二边E12的延伸线EL12与第三弧形角2360所围成的区域具有一第一面积A11(如图5所示)，第二边E12的延伸线EL12与第一边E13的延伸线EL13与第三弧形角2362所围成的区域具有一第一面积A12(未绘示放大图)，第一边E11的延伸线EL11与第二边E14的延伸线EL14与第四弧形角2361所围成的区域具有一第二面积A13(未绘示放大图)，第一边E13的延伸线EL13与第二边E14的延伸线EL14与第四弧形角2363所围成的区域具有一第三面积A14(如图6所示)。
在某些实施例中，第一面积(A11及/或A12)可和第三面积(A13及/或A14)相同或不同。
另一方面，如图4的第二导电垫210中，第三边E21的延伸线EL21与第四边E22的延伸线EL22与第一弧形角2420所围成的区域具有一第二面积A21(如图5所示)，第四边E22的延伸线EL22与第三边E23的延伸线EL23与第一弧形角2422所围成的区域具有一第二面积A22(未绘示放大图)，第三边E21的延伸线EL21与第四边E24的延伸线EL24与第二弧形角2421所围成的区域具有一第四面积A23(未绘示放大图)，第三边E23的延伸线EL23与第四边E24的延伸线EL24与第二弧形角2423所围成的区域具有一第四面积A24(如图6所示)。在某些实施例中，在某些实施例中，第二面积(A21及/或A22)可和第四面积(A23及/或A24)相同或不同。
在某些实施例中，第一面积A11和第二面积A21可不相等。在某些实施例中，第一面积A12和第二面积A22可不相等。在某些实施例中，第三面积A13和第四面积A23可不相等。在某些实施例中，第三面积A14和第四面积A24可不相等。在某些实施例中，第一面积A11可大于第二面积A21。在某些实施例中，第一面积A12可大于第二面积A22。在某些实施例中，第三面积A13可大于第四面积A23。在某些实施例中，第三面积A14可大于第四面积A24。
如上述，将第一面积设计大于第二面积，或将第三面积设计大于第四面积，即将第一导电垫208的弧形角的弧度设计成大于第二导电垫210的弧形角的弧度，可降低在制程中，静电荷累积于第一导电垫208上，且静电荷放电造成邻近的元件(例如包括第二导电垫210、集成电路芯片或其它电子元件)的伤害。
在某些实施例中，第三弧形角的长度大于第一弧形角的长度，或第四弧形角的长度大于第二弧形角的长度。举例来说，在某些实施例中，第一导电垫208的最上层导电结构(如第二导电结构214)的第三弧形角投影至基板10的(弧形线)长度例如大于第二导电垫210的第一弧形角投影至基板10的(弧形线)长度。在某些实施例中，第一导电垫208的最上层导电结构(如第二导电结构214)的第四弧形角投影至基板10的(弧形线)长度例如大于第二导电垫210的第二弧形角投影至基板10的(弧形线)长度。
在某些实施例中(如图3)，当第一导电垫208包括第一导电结构212和第二导电结构214时，第一导电垫(和第二导电垫)的边长的长度或宽度可通过图3来说明。如图3所示，第一导电垫208的边长的长度可例如为第一边E11(或第一边E13)于方向Y的长度，其中方向Y定义为与集成电路芯片的延伸方向垂直的方向。如图3所示，第二导电垫210的边长的长度可例如为第三边E21(或第三边E23)于方向Y的长度。如图1的集成电路芯片112或集成电路芯片114的延伸方向大致为方向X，且方向Y垂直于基板100的法线方向V。换句话说，第一导电垫208的边长的长度例如测量第一导电垫208的与方向Y大致平行的其中一边(例如第一边E11或第三边E13)的长度，而此边如上述例如与弧形角(第三弧形角及/或第四弧形角)连接。第二导电垫210的边长的长度例如测量第二导电垫210的与方向Y大致平行的其中一边(例如第三边E21或第三边E23)的长度，而此边如上述例如与弧形角(第一弧形角及/或第二弧形角)连接。需注意的是，前述比较第一导电垫208的边长的长度与第二导电垫210的边长的长度，须在相同的方向(例如Y方向)上做比较。如图3所示，第一导电垫208具有长度L5，第二导电垫210具有长度L6。
需注意的是，当第一导电垫208(或第一导电垫210)为具有多个导电结构时，则第一导电垫208(或第一导电垫210)的边长的长度例如以整个第一导电垫208(或第一导电垫210)投影至基板100的轮廓的一轮廓边缘于方向Y上的长度。
另外，如图3所示，第一导电垫208的宽度可定义为于方向X上的该第一导电垫208的最大宽度，而第二导电垫210的宽度可定义为于方向X上的该第二导电垫210的最大宽度。在某些实施例，方向X可能大致垂直为于方向Y及基板100的法线方向V。举例而言，如图3所示，第一导电垫208具有宽度W5，第二导电垫210具有宽度W6。需注意的是，当第一导电垫208(或第一导电垫210)为具有多个导电结构时，则第一导电垫208(或第一导电垫210)的宽度例如以整个第一导电垫208(或第一导电垫210)投影至基板100的轮廓于方向X上的最大宽度。
下文将继续详述本发明的其它实施例，为了简化说明，下文中使用相同标号标注相同元件。为了突显各实施例之间的差异，以下针对不同实施例间的差异详加叙述，而不再对重复的技术特征作赘述。
请参考图7、图9及图10，图7所示为本发明第二实施例的电子装置的的局部的俯视示意图，图9所示为图7中区域R5的放大示意图，图10所示为图7中区域R6的放大示意图。不同于如图3的第一实施例，在某些实施例(如图7)中，第一导电垫208可例如包括一层导电结构，该导电结构可包括单层子层或多层子层堆栈而成，但不以此为限。第一导电垫208和导线234可由同一导电结构所形成，且第一导电垫208可和导线234连接，但不以此为限。此外，开口322可例如暴露部分的第一导电垫208，即开口322可与部分的第一导电垫208于基板100的法线方向V上重迭，但不以此为限。第二导电垫210可通过开口322和第一导电垫208接触，或第二导电垫210可通过开口322电性连接于第一导电垫208。
如图7所示，第一导电垫208可包括一第一边E31、一第二边E32和一第一边E33，第一边E31可具有一延伸线EL31，第二边E32可具有一延伸线EL32，第一边E33可具有一延伸线EL33。在某些实施例，第一边E31与第一边E33可大致平行，但不限于此。此些延伸线(EL31～EL33)的定义方式相似于上述第一实施例。
另外，第一导电垫208和导线234之间例如具有两个连接点(P1及P2)，详细来说，如图7和图10所示，导线234具有第一边2341及第二边2343，第一边2341具有一弧形边缘333，第二边2343具有一弧形边缘313。另外，第一导电垫208具有弧形边缘331及弧形边缘311，弧形边缘331连接于第一导电垫208的第一边E33和导线234的弧形边缘333。弧形边缘331的弧形方向CD1和弧形边缘333的弧形方向CD2不同。在某些实施例中，弧形边缘331的弧形方向CD1和弧形边缘333的弧形方向CD2可大致相反，但不限于此。弧形边缘331和弧形边缘333之间可连接于一连接点P1。
相似的，如图7和图10所示，弧形边缘311连接于第一导电垫208的第一边E31和导线234的弧形边缘313。弧形边缘311的弧形方向CD3和弧形边缘313的弧形方向CD4不同。在某些实施例中，弧形边缘311的弧形方向CD3和弧形边缘313的弧形方向CD4可大致相反，但不限于此。弧形边缘311和弧形边缘313之间可连接于一连接点P2。
另外，如图7和图10所示，一个延伸线EL34可平行于延伸线EL32并通过连接点P1，但不以此为限。又或者，一个延伸线EL34可平行于延伸线EL32并通过连接点P2，但不以此为限。在某些实施例中，连接点P1和连接点P2在方向Y上可能并未位于同一水平线上，即连接点P1和连接点P2的联机例如与延伸线EL32未完全平行，因此通过连接点P1的延伸线可能会和通过连接点P2的延伸线不同，但不限于此。
在某些实施例，弧形边缘331可大致为第一导电垫208中的其中一弧形角(例如第四弧形角3363)，且弧形边缘311可大致为第一导电垫208中的其中另一弧形角(例如第四弧形角3361)。
如图9所示(为图7的区域R5的放大图)，可将第一边E31及第二边E32之间未和延伸线EL31及延伸线EL32重迭的弧形边缘定义为第三弧形角3360，且第一弧形角3360可连接于第一边E31和第二边E32。如图10所示(为图7的区域R6的放大图)，可将第一边E33至连接点P1之间未和延伸线EL33及延伸线EL34重迭的弧形边缘331定义为第四弧形角3363。再者，图7中的第三弧形角3362及第四弧形角3361可具有和上述第一实施例相似的定义方式，不再赘述。
请参考图7，如图7所示，第一弧形角2420和第三弧形角3360之间的距离定义为一第一距离D1，第一弧形角2422和第三弧形角3362之间的距离定义为一第一距离D2，第二弧形角2421和第四弧形角3361之间的距离定义为一第二距离D3，且第二弧形角2423和第四弧形角3363之间的距离定义为一第二距离D4。本实施例的第一距离D1、第一距离D2、第二距离D3及第二距离D4可具有和第一实施例相同或相似的特征，例如第一距离大于第二距离，不再赘述。
请参考图8，其所示为本发明第二实施例的电子装置的另一俯视示意图。图8的电子装置实际上与图7实施例相同，但为了更清楚描述其他特征，故以图8来做进一步描述，重复的元件则不再做描述。在第一导电垫208中，第一边E31的延伸线EL31、第二边E32的延伸线EL32及第三弧形角3360所围成的区域具有一第一面积A31(如图9所示)，第二边E32的延伸线EL32、第一边E33的延伸线EL33及第三弧形角3362所围成的区域具有一第一面积A32(未绘示放大图)，第一边E31的延伸线EL31、延伸线EL34及第四弧形角3361所围成的区域具有一第三面积A33(未绘示放大图)，第一边E33的延伸线EL33、延伸线EL34及第四弧形角3363所围成的区域具有一第三面积A34(如图10所示)。在某些实施例中，第一面积(A31及/或A32)可和第三面积(A33及/或A34)相同或不同。
在某些实施例中，第一面积A31和第二面积A21可不相等。在某些实施例中，第一面积A32和第二面积A22可不相等。在某些实施例中，第三面积A33和第四面积A23可不相等。在某些实施例中，第三面积A34和第四面积A24可不相等。在某些实施例中，第一面积A31可大于第二面积A21。在某些实施例中，第一面积A32可大于第二面积A22。在某些实施例中，第三面积A33可大于第四面积A23。在某些实施例中，第三面积A34可大于第四面积A24。
在某些实施例中(如图7)，当第一导电垫208包括一层导电结构时，图1中第一导电垫(和第二导电垫)的边长的长度或宽度可通过图7来说明。
第一导电垫208的边长的长度可例如为第一边E31(或第一边E33)于方向Y的长度。如图7所示，同前述，第二导电垫210的边长的长度可例如为第三边E21(或第三边E23)于方向Y的长度。换句话说，第一导电垫208的边长的长度例如测量第一导电垫208的与方向Y大致平行的其中一边(例如第一边E31或第三边E33)的长度，而此边如上述例如与弧形角(第三弧形角及/或第四弧形角)连接。第二导电垫210的边长的长度例如测量第二导电垫210的与方向Y大致平行的其中一边(例如第三边E21或第三边E23)的长度，而此边如上述例如与弧形角(第一弧形角及/或第二弧形角)连接。如图7所示，第一导电垫208具有长度L7，第二导电垫210具有长度L6。
如图7所示，第一导电垫208的宽度可定义为于方向X上的该第一导电垫208的最大宽度，而第二导电垫210的宽度可定义为于方向X上的该第二导电垫210的最大宽度。如图7所示，第一导电垫208具有宽度W7，第二导电垫210具有宽度W6。
请参考图11，其所示为本发明第三实施例的电子装置的局部俯视示意图。不同于第一实施例(如图3)，在某些实施例(如图11)中，第一绝缘层218(如图2所示)可包括用以暴露部分第一导电结构212的至少一开口(例如三个开口2220)，且第二绝缘层220(如图2所示)可包括暴露部分第二导电结构214至少一开口(例如三个开口2222)。在某些实施例(如图11)中，第二导电垫208通过开口2220及/或开口2222与第一导电垫208电性连接。
在某些实施例中，第一导电垫208的一端例如连接于导线234(邻近操作区R1的导线)，而第一导电垫208的另一端可例如连接于其他导线234(远离操作区R1的导线)。举例而言，图11中的导线234(邻近操作区R1的导线)可例如包括数据线、读取线或扫描线。图11中的导线234(远离操作区R1的导线)可例如连接至设置于外围区R2的测试电路(未绘示)或其它元件，但不以此为限。
在某些实施例中，第一导电层208的第二导电结构214的面积可大于第一导电层208的第一导电结构212的面积，但不以此为限。本实施例的其余特征可和第一实施例相同，不再赘述。
如上述的第一实施例至第三实施例，第一导电垫及/或第二导电垫的形状例如为具有弧形角的矩形，但不限于此。在某些实施例中(未绘示)，第一导电垫及/或第一导电垫的形状可为圆形、椭圆形或其他具有弧形边的任意形状，但不以此为限。
综上所述，本发明的电子装置的第一导电垫或第二导电垫可具有多个弧形角，可减少静电荷放电对于第一导电垫或第二导电垫的损伤。将第一弧形角和第三弧形角之间的距离(即第一距离)设计大于第二弧形角和第四弧形角之间的距离(即第二距离)，可减少第二导电垫和第一导电垫之间的静电荷干扰。
虽然本发明的实施例及其优点已发明如上，但应该了解的是，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明使用。因此，本发明的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。本发明的保护范围当视随附的权利要求所界定者为准。

Claims (10)

1.一种电子装置，其特征在于，包括：
一基板；
一第一导电垫，设置在该基板上；
一第二导电垫，设置在该第一导电垫上并和该第一导电垫电性连接；以及
一集成电路芯片，设置在该第二导电垫上并和该第二导电垫电性连接；
其中该第二导电垫具有多个弧形角。
2.根据权利要求1所述的电子装置，其特征在于，该第一导电垫具有多个弧形角。
3.根据权利要求2所述的电子装置，其特征在于，还包括一导线，连接该第一导电垫；
其中该第二导电垫的该等弧形角中包括一第一弧形角及一第二弧形角，该第一弧形角远离该导线，且该第二弧形角邻近该导线；
其中该第一导电垫的该等弧形角中包括一第三弧形角及一第四弧形角，该第三弧形角邻近于该第一弧形角，且该第四弧形角邻近于该第二弧形角。
4.根据权利要求3所述的电子装置，其特征在于，其中该第一弧形角与该第三弧形角之间具有一第一距离，该第二弧形角与该第四弧形角之间具有一第二距离，且该第一距离和该第二距离不相等。
5.根据权利要求4所述的电子装置，其特征在于，该第一距离大于该第二距离。
6.根据权利要求3所述的电子装置，其中该第三弧形角的长度大于该第一弧形角的长度，或该第四弧形角的长度大于该第二弧形角的长度。
7.根据权利要求3所述的电子装置，其特征在于，其中：
该第一导电垫包括一第一边及一第二边，该第三弧型角连接于该第一边和该第二边，该第一边的一延伸线、该第二边的一延伸线及该第三弧形角所围成的区域具有一第一面积，
该第二导电垫包括一第三边及一第四边，该第一弧型角连接于该第三边与该第四边，该第三边的一延伸线、该第四边的一延伸线及该第一弧形角所围成的区域具有一第二面积，且该第一面积与该第二面积不相等。
8.根据权利要求7所述的电子装置，其特征在于，其中该第一面积大于该第二面积。
9.根据权利要求1所述的电子装置，其特征在于，其中该第一导电垫还包括一第一导电结构及一第二导电结构，该第二导电结构设置于该第一导电结构上且电性连接该第一导电结构。
10.根据权利要求9所述的电子装置，其特征在于，更包括一绝缘层，设置于该第一导电结构和该第二导电结构之间；
其中该绝缘层具有至少一开口，该第二导电结构通过该至少一开口电性连接于该第一导电结构。
CN201910502561.4A 2019-06-11 2019-06-11 电子装置 Active CN112071819B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201910502561.4A CN112071819B (zh) 2019-06-11 2019-06-11 电子装置
CN202310466177.XA CN116387270A (zh) 2019-06-11 2019-06-11 电子装置
US16/871,052 US11302622B2 (en) 2019-06-11 2020-05-11 Electronic device having integrated circuit chip connected to pads on substrate with curved corners
EP20176281.2A EP3751606A1 (en) 2019-06-11 2020-05-25 Electronic device
PH12020000085A PH12020000085A1 (en) 2019-06-11 2020-06-11 Electronic device
US17/691,135 US11705392B2 (en) 2019-06-11 2022-03-10 Electronic device having integrated circuit chip connected to pads on substrate
US18/204,405 US20230307347A1 (en) 2019-06-11 2023-06-01 Electronic device having integrated circuit chip connected to pads on substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910502561.4A CN112071819B (zh) 2019-06-11 2019-06-11 电子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310466177.XA Division CN116387270A (zh) 2019-06-11 2019-06-11 电子装置

Publications (2)

Publication Number Publication Date
CN112071819A true CN112071819A (zh) 2020-12-11
CN112071819B CN112071819B (zh) 2023-05-16

Family

ID=71069651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310466177.XA Pending CN116387270A (zh) 2019-06-11 2019-06-11 电子装置
CN201910502561.4A Active CN112071819B (zh) 2019-06-11 2019-06-11 电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310466177.XA Pending CN116387270A (zh) 2019-06-11 2019-06-11 电子装置

Country Status (4)

Country Link
US (3) US11302622B2 (zh)
EP (1) EP3751606A1 (zh)
CN (2) CN116387270A (zh)
PH (1) PH12020000085A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114454721A (zh) * 2022-03-30 2022-05-10 广汽埃安新能源汽车有限公司 电动汽车降低电机轴承电腐蚀方法及电动汽车

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
JP2023000627A (ja) * 2021-06-18 2023-01-04 株式会社Soken 電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034683A (zh) * 2006-03-07 2007-09-12 台湾积体电路制造股份有限公司 集成电路的形成方法及结构
US20110074041A1 (en) * 2009-09-30 2011-03-31 Leung Andrew Kw Circuit Board with Oval Micro Via
CN202319296U (zh) * 2011-12-01 2012-07-11 山东华菱电子有限公司 热敏打印头
CN106409797A (zh) * 2015-07-31 2017-02-15 台湾积体电路制造股份有限公司 封装件或器件结构上的smd/ipd及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
CN101917819B (zh) 2005-06-13 2013-04-03 揖斐电株式会社 印刷线路板
JP4155289B2 (ja) * 2005-08-08 2008-09-24 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP5262161B2 (ja) 2008-02-14 2013-08-14 カシオ計算機株式会社 半導体集積回路装置
JP2011252935A (ja) * 2008-09-26 2011-12-15 Sharp Corp 回路基板及び表示装置
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US8501618B2 (en) * 2010-07-26 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
US8922006B2 (en) 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
KR102549580B1 (ko) * 2016-06-14 2023-06-29 (주)와이솔 플립 칩
KR102663140B1 (ko) * 2016-06-24 2024-05-08 삼성디스플레이 주식회사 디스플레이 장치
US10797019B2 (en) * 2016-08-31 2020-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
JP6967371B2 (ja) * 2017-05-26 2021-11-17 株式会社ジャパンディスプレイ アクティブマトリクス基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034683A (zh) * 2006-03-07 2007-09-12 台湾积体电路制造股份有限公司 集成电路的形成方法及结构
US20110074041A1 (en) * 2009-09-30 2011-03-31 Leung Andrew Kw Circuit Board with Oval Micro Via
CN202319296U (zh) * 2011-12-01 2012-07-11 山东华菱电子有限公司 热敏打印头
CN106409797A (zh) * 2015-07-31 2017-02-15 台湾积体电路制造股份有限公司 封装件或器件结构上的smd/ipd及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114454721A (zh) * 2022-03-30 2022-05-10 广汽埃安新能源汽车有限公司 电动汽车降低电机轴承电腐蚀方法及电动汽车

Also Published As

Publication number Publication date
US11302622B2 (en) 2022-04-12
CN116387270A (zh) 2023-07-04
PH12020000085A1 (en) 2022-01-03
US20230307347A1 (en) 2023-09-28
CN112071819B (zh) 2023-05-16
US20200395286A1 (en) 2020-12-17
US20220199514A1 (en) 2022-06-23
US11705392B2 (en) 2023-07-18
EP3751606A1 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
EP3751606A1 (en) Electronic device
CN111512447B (zh) 指纹识别模块和包括该指纹识别模块的电子装置
CN110325005B (zh) 拼接电子装置
US11775096B2 (en) Electrode structure combined with antenna and display device including the same
CN109216305B (zh) 显示设备
CN112151582A (zh) 显示装置
US20230301150A1 (en) Display device
CN113366419B (zh) 触摸传感器以及包括该触摸传感器的窗口层叠体和图像显示装置
CN107785347B (zh) 半导体芯片和电子装置
US11373945B2 (en) Electronic device
CN113126804B (zh) 触摸显示装置
KR20200091060A (ko) 표시 장치
US20070057371A1 (en) Semiconductor device
CN113540180A (zh) 显示装置
US20220330430A1 (en) Bonding pad structure
US20120236230A1 (en) Device substrate and method for manufacturing same
CN114899174A (zh) 电子装置及其制作方法
US12009291B2 (en) Electronic device including semiconductor layer with width variation design
US11637061B2 (en) Electronic device including conductive element and extending element with insulating layer disposed therebetween
CN113690225A (zh) 显示装置及其制造方法
EP4293708A1 (en) Electronic device and manufacturing method thereof
US20240155777A1 (en) Electronic device
US11490521B2 (en) Flexible circuit board and display device
US20230337491A1 (en) Electronic device
CN117410247A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant