CN102097121A - 内部负电压生成装置 - Google Patents

内部负电压生成装置 Download PDF

Info

Publication number
CN102097121A
CN102097121A CN2010101141899A CN201010114189A CN102097121A CN 102097121 A CN102097121 A CN 102097121A CN 2010101141899 A CN2010101141899 A CN 2010101141899A CN 201010114189 A CN201010114189 A CN 201010114189A CN 102097121 A CN102097121 A CN 102097121A
Authority
CN
China
Prior art keywords
internal voltage
negative internal
voltage
negative
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101141899A
Other languages
English (en)
Inventor
都昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102097121A publication Critical patent/CN102097121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

一种内部负电压生成装置，包括：第一内部负电压生成块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。

Description

内部负电压生成装置
相关申请的交叉引用
本申请要求于2009年12月14日提交的韩国专利申请第10-2009-0124120号的优先权，该在先申请通过对其进行全文引用而并入本文。
技术领域
本发明涉及一种半导体存储装置，并且更具体地，涉及一种半导体存储装置的内部负电压生成装置。
背景技术
通常，半导体存储装置包括作为基本单位的大量存储单元，其形成了矩阵形阵列。作为代表性半导体存储装置的动态随机存取存储器(DRAM)的每个存储单元包括一个NMOS晶体管和一个电容器。在DRAM的存储单元中，由于各种泄露因素导致出现在存储单元中存储的数据丢失。泄露因素可以包括甚至在不选择存储单元时也引起数据丢失的关断泄漏。
为防止这样的由泄露引起的数据丢失，DRAM以设定的时间间隔实施刷新操作，以放大并恢复数据。
为减少存储单元的关断泄漏，可以增加存储单元晶体管的阈值电压。然而，在该情况中，在存储单元中存储数据所需的时间周期可能会增加。
因此，已经采用了负字线方案，这可以在不增加用于在存储单元中存储数据所需的时间周期的情况下改进刷新特性。
在负字线方案中，向处于未选择字线的预充电状态中的字线供应的电压的电平被保持在比接地电压VSS的电平低的负电平。因此，可以在不增加存储单元晶体管的阈值电压的情况下使用栅源电压关系来调节关断泄漏。
图1示出了传统调节器型内部负电压生成装置。
参照图1，负内部电压生成装置100包括回授偏置电压生成块110和负字线驱动电压生成块120。回授偏置电压生成块110被配置为生成低于接地电压的回授偏置电压VBB。负字线驱动电压生成块120被配置为通过调节操作生成具有在接地电压和回授偏置电压VBB之间的电压电平的负字线驱动电压VBBW。
回授偏置电压生成块110包括电压检测单元112、振荡单元114和泵激单元116。电压检测单元112被配置为：比较第一参考电压VR_VBB和回授偏置电压VBB的反馈电压，并输出检测信号DET作为比较结果。第一参考电压VR_VBB对应于回授偏置电压VBB的目标电压电平。振荡单元114被配置为响应于由电压检测单元112输出的检测信号DET，以相应的频率生成并输出振荡信号OSC。泵激单元116被配置为：响应于从振荡单元114输出的振荡信号OSC实施泵激操作，并根据泵激操作生成回授偏置电压VBB。泵激单元116可以被实现为负电荷泵。
负字线驱动电压生成块120包括电压比较单元122和驱动单元124。电压比较单元122被配置为：比较第二参考电压VR_VBBW和负字线驱动电压VBBW的反馈电压，并生成和输出对应于比较结果的驱动控制信号DRV。第二参考电压VR_VBBW对应于负字线驱动电压VBBW的目标电压电平。驱动块124被配置为响应于由电压比较单元122输出的驱动控制信号DRV，生成负字线驱动电压VBBW。驱动单元124被实现为耦合在回授偏置电压(VBB)端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过其栅极接收由电压比较单元122输出的驱动控制信号DRV。
以这种方式配置的调节器型内部负电压生成装置100具有如下问题。
由负字线生成装置110生成的负字线驱动电压VBBW通过字线驱动器被供应给存储单元的NMOS晶体管。在本图中未示出字线驱动器和存储单元的NMOS晶体管。在存储单元的NMOS晶体管由字线驱动器导通/关断时，负字线驱动电压VBBW由于动态功率的消耗而变化。换言之，在字线驱动器的输出信号改变其逻辑电平时，即，在输出信号“被激活”时，负字线驱动电压VBBW被改变。在该情况中，向不改变其逻辑电平的字线(即“去激活的”字线)供应改变的负字线驱动电压VBBW。结果，相应存储单元的数据保持能力降级。
此外，可以分配和布置多个比较器和多个驱动器来生成稳定的负字线驱动电压VBBW。因为多个比较器可能具有不同的特性，所以这也可能充当引起负字线驱动电压VBBW变化的因素。
发明内容
本发明的实施例涉及一种用于稳定地保持向字线供应的内部负电压以改进存储单元的数据保持能力的内部负电压生成装置。
根据本发明的实施例，一种内部负电压生成装置包括：第一内部负电压生成块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地电压；以及初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
根据本发明的另一实施例，一种内部负电压生成装置包括：第一内部负电压生成块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地电压；以及初始驱动块，其被配置为：在激活操作时间间隔的初始阶段检测第二内部负电压的电平，并在对应于检测结果的时间间隔期间，将第二内部负电压端附加地驱动到第一内部负电压。
根据本发明的又一实施例，一种内部负电压生成装置包括：第一内部负电压生成块，其被配置为生成低于接地电压的第一内部负电压；第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，第二内部负电压高于第一内部负电压并且低于接地电压；以及初始驱动块，其被配置为在字线使能时间间隔的第一初始设定时间间隔期间和字线禁止时间间隔的第二初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
根据本发明的再一实施例，一种内部负电压生成装置包括：内部负电压生成块，其被配置为使用低于接地电压的第一内部负电压来基于接地电压生成第二内部负电压，第二内部负电压具有高于第一内部负电压并且低于接地电压的电平；以及辅助驱动块，其被配置为在设定时间间隔期间，响应于激活信号附加地将第二内部负电压端驱动到第一内部负电压。
附图说明
图1是传统内部负电压生成装置的框图。
图2是根据本发明的第一实施例的内部负电压生成装置的框图。
图3是图2的操作控制单元的内部电路图。
图4是示出图2的内部负电压生成装置的操作的时序图。
图5是根据本发明的第二实施例的内部负电压生成装置的操作控制单元的内部电路图。
图6A是解释图5的电压检测部的操作的时序图。
图6B是解释图5的内部负电压生成装置的操作的时序图。
图7是根据本发明的第三实施例的内部负电压生成装置的操作控制单元的内部电路图。
图8是解释根据本发明的第三实施例的内部负电压生成装置的操作的时序图。
具体实施方式
以下参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同形式体现并且不应解释为受本文所给出的实施例的限制。更确切地说，提供这些实施例以使得本公开会是彻底且完整的，并且会向本领域技术人员完全地传达本发明的范围。在本公开的各处，类似的附图标记指代遍及各图和本发明的实施例的类似部分。
图2是根据本发明的第一实施例的内部负电压生成装置的框图。
参照图2，内部负电压生成装置200包括回授偏置电压生成块210、负字线驱动电压生成块220和初始驱动块230。回授偏置电压生成块210被配置为生成低于接地电压的回授偏置电压VBB。负字线驱动电压生成块220被配置为根据由回授偏置电压生成块210生成的回授偏置电压VBB，生成具有在接地电压和回授偏置电压VBB之间的电压电平的负字线驱动电压VBBW。初始驱动块230被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将负字线驱动电压(VBBW)端驱动到回授偏置电压VBB。激活操作时间间隔的初始设定时间间隔指的是字线被使能的初始设定时间间隔。
回授偏置电压生成块210包括电压检测单元212、振荡单元214和泵激单元216。电压检测单元212被配置为：比较第一参考电压VR_VBB和反馈的回授偏置电压VBB，并生成比较结果作为检测信号DET。第一参考电压VR_VBB对应于回授偏置电压VBB的目标电压电平。振荡单元214被配置为响应于由电压检测单元212输出的检测信号DET，以相应的频率生成并输出振荡信号OSC。泵激单元216被配置为：响应于由振荡单元214输出的振荡信号实施泵激操作，并根据泵激操作生成回授偏置电压VBB。泵激单元116被实现为负电荷泵。
负字线驱动电压生成块220包括电压比较单元222和第一驱动单元224。电压比较单元222被配置为：比较第二参考电压VR_VBBW和负字线驱动电压VBBW的反馈电压，并生成和输出对应于比较结果的驱动控制信号DRV。第二参考电压VR_VBBW对应于负字线驱动电压VBBW的目标电压电平。第一驱动单元224被配置为响应于由电压比较单元222输出的驱动控制信号DRV，生成负字线驱动电压VBBW。第一驱动单元224被实现为耦合在回授偏置电压(VBB)端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过其栅极接收由电压比较单元222输出的驱动控制信号DRV。
初始驱动块230包括操作控制单元240和第二驱动单元250。操作控制单元240被配置为在设定时间间隔期间，接收激活初始操作信号(即字线使能信号EN)以输出操作控制脉冲信号DRVONP。字线使能信号EN是在使能相应字线时输出的信号。响应于激活命令、预充电命令、自动刷新命令等输出字线使能信号EN。第二驱动单元250被配置为响应于由操作控制单元240输出的操作控制脉冲信号DRVONP，在设定时间间隔期间将负字线驱动电压(VBBW)端驱动到回授偏置电压VBB。第二驱动单元250被实现为耦合在回授偏置电压(VBB)端和负字线驱动电压(VBBW)端之间的NMOS晶体管，该NMOS晶体管通过其栅极接收所输出的操作控制脉冲信号DRVONP。
图3是操作控制单元240的内部电路图。
参照图3，操作控制单元240包括操作间隔设定部242和信号变换部244。操作间隔设定部242被配置为响应于字线使能信号EN而输出与第二驱动单元250运行的时间间隔相对应的使能脉冲信号ENP。信号变换部244被配置为把由操作间隔设定部242输出的使能脉冲信号ENP变换为具有用于操作第二驱动部250的电压电平的操作控制脉冲信号DRVONP。
操作间隔设定部242包括被配置为延迟所输出的字线使能信号EN的延迟单元242A。尽管未详细示出，但是其中组合了逻辑门、电阻器和电容器以传输信号的传播延迟电路可以用作延迟单元242A。可以通过测试模式或熔丝编程设定延迟时间间隔。
信号变换部244包括电压电平移位器244A和缓冲器244B。电压电平移位器244A被配置为移位由操作间隔设定部242输出的使能脉冲信号ENP的电压电平。缓冲器244B被配置为缓冲电压电平移位器244A的输出信号。电压电平移位器244A和缓冲器244B被配置为输出操作控制脉冲信号DRVONP，在第二驱动单元250响应于操作控制脉冲信号DRVONP被关断时，输出的操作控制脉冲信号DRVONP具有与回授偏置电压VBB相同的电压电平，以及在第二驱动单元250响应于操作控制脉冲信号DRVONP被导通时，输出的操作控制脉冲信号DRVONP具有用于上拉操作的源电压电平V2。
在下文中，参照图4详细描述根据本发明的第一实施例的内部负电压生成装置的操作。
图4是示出图2的内部负电压生成装置的操作的时序图。
参照图4，内部负电压生成装置200通过回授偏置电压生成块220和负字线驱动电压生成块230生成负字线驱动电压VBBW，并向图中未示出的字线驱动器供应所生成的负字线驱动电压VBBW。
字线驱动器在禁止字线时向该字线供应由内部负电压生成装置200输出的负字线驱动电压VBBW，以便保持在相应存储单元中存储的数据。
在从相应存储单元读取数据或向相应存储单元写入数据时，使能相应字线。相应字线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并向该字线输出改变的负字线驱动电压VBBW。
此时，输出字线使能信号EN。内部负电压生成装置200的初始驱动块230响应于所输出的字线使能信号EN附加地操作。
具体地，操作控制单元240的操作时间间隔设定部242生成并输出对应于设定时间间隔(即其中第二驱动单元250运行的时间间隔)的使能脉冲信号ENP。此时，使能脉冲信号ENP具有电压电平‘V1’。
随后，电压电平移位器244A移位由操作时间间隔设定部242输出的使能脉冲信号ENP的电压电平，并且缓冲器244B缓冲由电压电平移位器244B移位的输出信号，以输出具有用于导通第二驱动单元250的源电压电平V2的操作控制脉冲信号DRVONP。
响应于所供应的操作控制脉冲信号DRVONP而操作第二驱动单元250，以在该字线的初始激活时间间隔TD期间，向字线驱动器供应稳定的负字线驱动电压VBBW。
以下描述根据本发明的第二实施例的内部负电压生成装置。
在根据本发明的第二实施例的内部负电压生成装置中，对比于本发明的第一实施例，附加地提供电压检测部以检测负字线驱动电压VBBW的变化。因此，可以更精确地控制初始驱动块的操作间隔。在本发明的第二实施例中，只有初始驱动块的操作控制单元具有与本发明的第一实施例的配置不同的配置。因此，以下描述将聚焦在操作控制单元上。此外，相同的附图标记指代与第一实施例的部件相同的部件，并且不同的附图标记指代与第一实施例的部件不同的部件。为了解释的方便，已经省略了与第一实施例的部件相同的部件的描述。
图5是根据本发明的第二实施例的内部负电压生成装置的操作控制单元的内部电路图。
参照图5，操作控制单元340包括被配置为检测负字线驱动电压VBBW的电压电平是否已经改变的电压检测部346。电压检测部346被实现为配置成比较第三参考电压VR_VBBW1与负字线驱动电压VBBW的反馈电压VFEED并输出比较结果作为检测信号DRVOFFB的比较器346A。比较器346A的非反相端(+)接收第三参考电压VR_VBBW1，并且其反相端(-)接收具有在设定时间间隔电压VINT和字线驱动电压VBBW之间的电压电平的反馈电压VFEED。第三参考电压VR_VBBW1对应于反馈电压VFEED的目标电压电平。即，第三参考电压VR_VBBW1和反馈电压VFEED之间的关系可以按如下方程1和2表示。
VFEED＝VR_VBBW1                                    方程1
VINT - VBBW R 1 + R 2 = VINT - VFEED R 1 方程2
如果需要，可以用各种方式设定第三参考电压VR_VBBW1和反馈电压VFEED。
操作控制单元340还包括逻辑运算部348，逻辑运算部348被配置为：对由电压检测部346输出的检测信号DRVOFFB和由操作间隔设定部242输出的输出信号ENPRE进行逻辑运算，并生成和输出使能脉冲信号ENP。逻辑运算部348被实现为与(AND)门。
在下文中，详细描述根据本发明的第二实施例的内部负电压生成装置的操作。
图6A是解释图5的电压检测部的操作的时序图，并且图6B是解释根据本发明的第二实施例的内部负电压生成装置的操作的时序图。
参照图6A，当出现负字线驱动电压VBBW的电压电平的改变时，反馈电压VFEED也改变。那么，电压检测部346检测该改变。作为检测结果，在反馈电压VFEED大于或等于第三参考电压VR_VBBW1时，电压检测部346输出检测信号DRVOFFB。
基于所输出的电压检测部346的检测信号DRVOFFB，如下描述其中稳定地保持第二内部负电压的操作。
参照图6B，在禁止字线时，通过字线驱动器向该字线供应负字线驱动电压VBBW，以便保持在相应存储单元中存储的数据。
在从相应存储单元读取或向相应存储单元写入数据时，使能相应字线。即，相应字线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并向该字线供应改变的负字线驱动电压VBBW。
此时，输出字线使能信号EN。响应于所输出的字线使能信号EN操作初始驱动块230。
具体地，操作间隔设定部242生成并输出对应于设定时间间隔(即其中第二驱动单元250运行的设定时间间隔)的脉冲信号ENPRE。电压检测部346接收反馈的负字线驱动电压VBBW以检测负字线驱动电压VBBW的电压电平是否已经改变，并取决于检测结果激活检测信号DRVOFFB(参照图6A)。
随后，逻辑运算部348接收操作设定部242的脉冲信号ENPRE和电压检测部346的检测信号DRVOFFB，并且在逻辑上将这些信号相乘并输出使能脉冲信号ENP。即，响应于检测信号DRVOFFB输出使能脉冲信号ENP。
电压电平移位器244A移位由逻辑运算部348输出的使能脉冲信号ENP的电压电平，并且缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第二驱动单元250的源电压电平V2的操作控制脉冲信号DRVONP。
因此，响应于所供应的操作控制脉冲信号DRVONP操作第二驱动单元250。因为基于负字线驱动电压VBBW的电压电平确定第二驱动单元250的操作时间间隔，所以可以更精确地控制第二驱动单元250的操作时间间隔。
在下文中，描述根据本发明的第三实施例的内部负电压生成装置的操作。
在本发明的第三实施例中，对比于本发明的第一实施例，可以既在使能字线时甚至又在禁止字线时附加地操作初始驱动块。因此，如同在本发明的第二实施例中那样，以下描述聚焦在具有与第一实施例的配置不同的配置的初始驱动块的操作控制单元上。此外，相同附图标记指代与本发明的第一实施例的部件相同的部件，而不同的附图标记指代与本发明的第一实施例的部件不同的部件。为了解释的方便，已经省略了与第一实施例的部件相同的部件的描述。
图7是根据本发明的第三实施例的内部负电压生成装置的操作控制单元的内部电路图。
参照图7，操作控制单元730包括被配置为响应于字线使能/禁止信号ACTEN设定第二驱动单元250的操作时间间隔的第一和第二操作间隔设定部242和746。
如以上关于第一实施例所描述的，在使能字线时，即在字线使能/禁止信号ACTEN从低电平改变为高电平时，第一操作时间间隔设定部242输出用于设定第二驱动单元250的操作时间间隔的第一脉冲信号ENP0。第一操作时间间隔设定部242包括被配置为延迟所供应的字线使能/禁止信号ACTEN的第一延迟单元242A。
在禁止字线时，即在字线使能/禁止信号ACTEN从高电平改变为低电平时，第二操作时间间隔设定部746输出用于设定第二驱动单元250的操作时间间隔的第二脉冲信号ENP1。第二操作时间间隔设定部746包括第二延迟单元746A。其中组合了逻辑门、电阻器和电容器以传输信号的传播延迟电路可以用作第二延迟单元746A。可以通过测试模式或熔丝编程设定延迟时间间隔。
操作控制单元730还包括被配置为对第一和第二操作时间间隔设定部242和746的第一和第二脉冲信号ENP0和ENP1进行逻辑运算以生成并输出使能脉冲信号ENP的逻辑运算部748。逻辑运算部748可以被实现为或(OR)门。
在下文中，详细描述根据本发明的第三实施例的内部负电压生成装置的操作。
图8是解释根据本发明的第三实施例的内部负电压生成装置的操作的时序图。
参照图8，经由字线驱动器向字线输出负字线驱动电压VBBW。因此，保持了在相应存储单元中存储的数据。
在从相应存储单元读取数据或向相应存储单元写入数据时，使能相应字线。即，相应字线驱动器将负字线驱动电压VBBW的电平改变为高电势电压VPP的电平，并随后向该字线输出改变的负字线驱动电压VBBW。
此时，输出字线使能/禁止信号ACTEN。操作控制单元730响应于所输出的字线使能/禁止信号ACTEN来操作。即，第一操作时间间隔设定部242输出对应于设定时间间隔(即其中第二驱动单元250运行的时间间隔TD0)的第一脉冲信号ENP0。另一方面，不输出第二操作时间间隔设定部746的输出信号ENP1。
随后，逻辑运算部748接收第一和第二操作时间间隔设定部242和746的输出信号ENP0和ENP1，并且在逻辑上将输出信号ENP0和ENP1相加并输出使能脉冲信号ENP。
电压电平移位器244A移位从逻辑运算部748输出的使能脉冲信号ENP的电压电平。缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第二驱动单元250的源电压电平V2的操作控制脉冲信号DRVONP。
因此，第二驱动单元250响应于所输出的操作控制脉冲信号DRVONP而被操作，并且在该字线的初始使能时间间隔期间向字线驱动器稳定地供应负字线驱动电压VBBW。
随后，在不输出字线使能/禁止信号ACTEN时，第一操作时间间隔设定部242的输出信号ENP0保持低逻辑电平。只有第二操作时间间隔设定部746输出对应于设定时间间隔(即其中第二驱动单元250运行的时间间隔TD1)的第二脉冲信号ENP1。
逻辑运算部748接收第一和第二操作时间间隔设定部242和746的输出信号ENP0和ENP1，并且在逻辑上将输出信号ENP0和ENP1相加并输出使能脉冲信号ENP。
电压电平移位器244A移位从逻辑运算部748输出的使能脉冲信号ENP的电压电平。缓冲器244B缓冲由电压电平移位器244A移位的输出信号，以输出具有用于导通第二驱动单元250的源电压电平V2的操作控制脉冲信号DRVONP。
因此，响应于所供应的操作控制脉冲信号DRVONP操作第二驱动单元250，并且第二驱动单元250在该字线的初始时间禁止间隔期间，向字线驱动器稳定地供应负字线驱动电压VBBW。
根据本发明的实施例，最小化/减少了由于在使能或禁止字线时动态功率的消耗而出现的负字线驱动电压VBBW的变化。因此，改进了存储单元的数据保持能力。
根据本发明的实施例，在负字线驱动电压的电平改变时，内部负电压生成装置可以在设定时间间隔期间，附加地将负字线驱动电压(VBBW)端驱动到回授偏置电压。因此，最小化了由于在激活操作时间间隔的初始阶段动态功率的消耗而出现的负字线驱动电压的变化，以抑制存储单元的关断泄漏电流。因此，改进了存储单元的数据保持能力。
尽管本发明已经针对其特定实施例进行了描述，但是对于本领域技术人员而言显然的是，可以在不脱离由所附权利要求限定的本发明的精神和范围的情况下做出各种改变和修改。

Claims (20)

1.一种内部负电压生成装置，其包括：
第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于接地电压；
第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述第二内部负电压高于第一内部负电压且低于所述接地电压；以及
初始驱动块，其被配置为在激活操作时间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
2.根据权利要求1所述的内部负电压生成装置，其中所述初始驱动块包括：
操作控制单元，其被配置为响应于字线使能信号而输出在所述初始设定时间间隔期间被激活的操作控制脉冲信号；以及
驱动单元，其被配置为响应于所述操作控制脉冲信号而把第二内部负电压端驱动到第一内部负电压。
3.根据权利要求2所述的内部负电压生成装置，其中所述操作控制单元包括：
操作时间间隔设定部，其被配置为：设定所述驱动单元的操作的估计时间间隔，并输出对应于所述估计时间间隔的脉冲信号；以及
信号电平变换部，其被配置为：将来自操作间隔设定部的所述脉冲信号变换为用于所述驱动单元的信号电平，并输出所述操作控制脉冲信号。
4.根据权利要求2所述的内部负电压生成装置，其中所述驱动单元包括耦合在第一内部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，并且其中所述NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
5.根据权利要求1所述的内部负电压生成装置，其中第一内部负电压包括回授偏置电压，并且其中第二内部负电压包括负字线驱动电压。
6.一种内部负电压生成装置，其包括：
第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于接地电压；
第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述第二内部负电压高于第一内部负电压且低于所述接地电压；以及
初始驱动块，其被配置为：在激活操作时间间隔的初始阶段检测第二内部负电压的电平，并在对应于检测结果的时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
7.根据权利要求6所述的内部负电压生成装置，其中所述初始驱动块包括：
操作控制单元，其被配置为响应于字线使能信号而生成在所述时间间隔期间被激活的操作控制脉冲信号；以及
驱动单元，其被配置为响应于所述操作控制脉冲信号而将第二内部负电压端驱动到第一内部负电压。
8.根据权利要求7所述的内部负电压生成装置，其中所述操作控制单元包括：
操作间隔设定部，其被配置为：设定所述驱动单元的操作的估计时间间隔，并输出对应于所述估计时间间隔的第一脉冲信号；
电压检测部，其被配置为：检测来自第二内部负电压生成块的第二内部负电压的变化，并输出对应于检测结果的第二脉冲信号；以及
信号电平变换部，其被配置为：将逻辑运算部的输出信号变换为用于操作所述驱动单元的信号电平，并输出所述操作控制脉冲信号。
9.根据权利要求8所述的内部负电压生成装置，其还包括：
逻辑运算部，其被配置为对所述操作间隔设定部的第一脉冲信号和所述电压检测部的第二脉冲信号进行逻辑运算。
10.根据权利要求8所述的内部负电压生成装置，其中所述电压检测部包括：
反馈电压生成器，其被配置为将第二内部负电压变换为具有设定的电压电平的反馈电压；以及
比较器，其被配置为比较从所述反馈电压生成器输出的所述反馈电压和与所述反馈电压的目标电压电平相对应的参考电压。
11.根据权利要求7所述的内部负电压生成装置，其中所述驱动单元包括耦合在第一内部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，所述NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
12.根据权利要求6的内部负电压生成装置，其中第一内部负电压包括回授偏置电压，并且其中第二内部负电压包括负字线驱动电压。
13.一种内部负电压生成装置，其包括：
第一内部负电压生成块，其被配置为生成第一内部负电压，所述第一内部负电压低于接地电压；
第二内部负电压生成块，其被配置为根据第一内部负电压生成第二内部负电压，所述第二内部负电压高于第一内部负电压并且低于所述接地电压；以及
初始驱动块，其被配置为在字线使能时间间隔的初始设定时间间隔期间和字线禁止时间间隔的初始设定时间间隔期间，附加地将第二内部负电压端驱动到第一内部负电压。
14.根据权利要求13所述的内部负电压生成装置，其中所述初始驱动块包括：
操作控制单元，其被配置为：接收字线使能信号或字线禁止信号，并在设定时间间隔期间输出操作控制脉冲信号；以及
驱动单元，其被配置为：响应于激活的操作控制脉冲信号而被操作，并将第二内部负电压端驱动到第一内部负电压。
15.根据权利要求14所述的内部负电压生成装置，其中所述操作控制单元包括：
第一操作时间间隔设定部，其被配置为：接收所述字线使能信号，并在第一时间间隔期间输出第一脉冲信号；
第二操作间隔设定部，其被配置为：接收所述字线禁止信号，并在第二时间间隔期间输出第二脉冲信号；以及
信号电平变换部，其被配置为：将逻辑运算部的输出信号变换为用于操作所述驱动单元的信号电平，并输出所述操作控制脉冲信号。
16.根据权利要求15所述的内部负电压生成装置，其还包括：
逻辑运算部，其被配置为对第一脉冲信号和第二脉冲信号进行逻辑运算。
17.根据权利要求14所述的内部负电压生成装置，其中所述驱动单元包括耦合在第一内部负电压端和第二内部负电压端之间的负沟道金属氧化物半导体NMOS晶体管，所述NMOS晶体管通过其栅极从所述操作控制单元接收所述操作控制脉冲信号。
18.根据权利要求13所述的内部负电压生成装置，其中第一内部负电压包括回授偏置电压，并且第二内部负电压包括负字线驱动电压。
19.一种内部负电压生成装置，其包括：
内部负电压生成块，其被配置为使用低于接地电压的第一内部负电压来基于所述接地电压生成第二内部负电压，所述第二内部负电压具有高于第一内部负电压并且低于所述接地电压的电平；以及
辅助驱动块，其被配置为在设定时间间隔期间，响应于激活信号而附加地将第二内部负电压端驱动到第一内部负电压。
20.根据权利要求19所述的内部负电压生成装置，其中所述激活信号包括响应于激活命令、预充电命令和自动刷新命令中之一输出的信号。
CN2010101141899A 2009-12-14 2010-02-22 内部负电压生成装置 Pending CN102097121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0124120 2009-12-14
KR1020090124120A KR101092997B1 (ko) 2009-12-14 2009-12-14 네거티브 내부전압 생성장치

Publications (1)

Publication Number Publication Date
CN102097121A true CN102097121A (zh) 2011-06-15

Family

ID=44130178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101141899A Pending CN102097121A (zh) 2009-12-14 2010-02-22 内部负电压生成装置

Country Status (3)

Country Link
US (2) US8143937B2 (zh)
KR (1) KR101092997B1 (zh)
CN (1) CN102097121A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280233A (zh) * 2014-06-05 2016-01-27 力晶科技股份有限公司 负基准电压产生电路及负基准电压产生系统
CN107481760A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造（天津）有限公司 负压输出电路
CN108418577A (zh) * 2017-02-10 2018-08-17 硅实验室公司 具有减小的泄漏电流的电子电路的装置及相关方法
CN109102832A (zh) * 2018-09-12 2018-12-28 中国电子科技集团公司第五十八研究所 一种新型负向电压传输电路
CN109285578A (zh) * 2017-07-20 2019-01-29 三星电子株式会社 包括动态电压和频率缩放开关的存储器件及其操作方法
WO2021022757A1 (zh) * 2019-08-06 2021-02-11 长鑫存储技术有限公司 字线驱动电路及存储单元

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052470A (ko) * 1997-12-22 1999-07-05 성재갑 면포 용해효과를 갖는 조성물
KR101890427B1 (ko) 2011-12-28 2018-08-22 에스케이하이닉스 주식회사 내부전압생성회로
JP2015170379A (ja) * 2014-03-10 2015-09-28 マイクロン テクノロジー， インク． 半導体装置
TWI770999B (zh) * 2021-05-12 2022-07-11 友達光電股份有限公司 電壓調變電路及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058692A1 (en) * 1999-11-08 2003-03-27 Kabushiki Kaisha Toshiba Semiconductor memory and method of controlling the same
CN1499527A (zh) * 2002-10-31 2004-05-26 海力士半导体有限公司 具有自行更新装置以减少功率耗损的半导体存储装置
US20060146616A1 (en) * 2005-01-04 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of supplying wordline voltage thereof
CN101276639A (zh) * 2007-03-30 2008-10-01 南亚科技股份有限公司 记忆体与其操作方法
US20090261792A1 (en) * 2008-04-18 2009-10-22 Kim Yeon Uk Negative voltage generating device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565941B1 (ko) * 1997-06-16 2006-03-30 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
KR100348216B1 (ko) 2000-06-30 2002-08-09 주식회사 하이닉스반도체 듀얼 레벨을 이용한 기판전압 발생장치
KR100532419B1 (ko) 2003-02-06 2005-11-30 삼성전자주식회사 네거티브 전압이 공급되는 반도체 메모리 장치의 메인워드 라인 드라이버 회로
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
US7599231B2 (en) * 2006-10-11 2009-10-06 Atmel Corporation Adaptive regulator for idle state in a charge pump circuit of a memory device
KR100884340B1 (ko) * 2006-12-29 2009-02-18 주식회사 하이닉스반도체 내부전압 발생 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058692A1 (en) * 1999-11-08 2003-03-27 Kabushiki Kaisha Toshiba Semiconductor memory and method of controlling the same
CN1499527A (zh) * 2002-10-31 2004-05-26 海力士半导体有限公司 具有自行更新装置以减少功率耗损的半导体存储装置
US20060146616A1 (en) * 2005-01-04 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of supplying wordline voltage thereof
CN101276639A (zh) * 2007-03-30 2008-10-01 南亚科技股份有限公司 记忆体与其操作方法
US20090261792A1 (en) * 2008-04-18 2009-10-22 Kim Yeon Uk Negative voltage generating device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280233A (zh) * 2014-06-05 2016-01-27 力晶科技股份有限公司 负基准电压产生电路及负基准电压产生系统
CN107481760A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造（天津）有限公司 负压输出电路
CN107481760B (zh) * 2016-06-08 2020-06-02 中芯国际集成电路制造（天津）有限公司 负压输出电路
CN108418577A (zh) * 2017-02-10 2018-08-17 硅实验室公司 具有减小的泄漏电流的电子电路的装置及相关方法
CN108418577B (zh) * 2017-02-10 2023-08-22 硅实验室公司 具有减小的泄漏电流的电子电路的装置及相关方法
CN109285578A (zh) * 2017-07-20 2019-01-29 三星电子株式会社 包括动态电压和频率缩放开关的存储器件及其操作方法
CN109285578B (zh) * 2017-07-20 2023-08-01 三星电子株式会社 包括动态电压和频率缩放开关的存储器件及其操作方法
CN109102832A (zh) * 2018-09-12 2018-12-28 中国电子科技集团公司第五十八研究所 一种新型负向电压传输电路
CN109102832B (zh) * 2018-09-12 2021-07-06 中国电子科技集团公司第五十八研究所 一种负向电压传输电路
WO2021022757A1 (zh) * 2019-08-06 2021-02-11 长鑫存储技术有限公司 字线驱动电路及存储单元

Also Published As

Publication number Publication date
US8330531B2 (en) 2012-12-11
KR20110067506A (ko) 2011-06-22
KR101092997B1 (ko) 2011-12-12
US20110140765A1 (en) 2011-06-16
US20120154024A1 (en) 2012-06-21
US8143937B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
CN102097121A (zh) 内部负电压生成装置
CN106710621B (zh) 刷新控制电路及包括其的存储器件
US9460776B2 (en) SRAM voltage assist
US5258950A (en) Semiconductor memory device
US20060091937A1 (en) Internal voltage generator
KR102392665B1 (ko) 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US6704237B2 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
US7315195B2 (en) High voltage generation circuit
US10074418B2 (en) SRAM module and writing control method thereof
US8085614B2 (en) Source control circuit and semiconductor memory device using the same
CN106373604B (zh) 半导体存储器件及其操作方法
US6229740B1 (en) Voltage generation circuit having boost function and capable of preventing output voltage from exceeding prescribed value, and semiconductor memory device provided therewith
US7426151B2 (en) Device and method for performing a partial array refresh operation
JPH09106675A (ja) 昇圧回路を備えた半導体メモリ装置
KR20030052483A (ko) 플래쉬 메모리 장치
KR20010025982A (ko) 반도체 메모리장치의 감지증폭기
US7102425B2 (en) High voltage generation circuit
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US20070070726A1 (en) Over-driving circuit in semiconductor memory device
JP2005190565A (ja) 強誘電体メモリ装置、電子機器、及び駆動方法
CN117594087B (zh) 字线驱动电路及其控制方法、存储器
US6515932B1 (en) Memory circuit
KR20080089136A (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
KR20010028064A (ko) 반도체 메모리 장치의 고전압 발생회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110615