KR20080089136A - 전력 소비를 줄일 수 있는 반도체 메모리 장치 - Google Patents
전력 소비를 줄일 수 있는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20080089136A KR20080089136A KR1020070111570A KR20070111570A KR20080089136A KR 20080089136 A KR20080089136 A KR 20080089136A KR 1020070111570 A KR1020070111570 A KR 1020070111570A KR 20070111570 A KR20070111570 A KR 20070111570A KR 20080089136 A KR20080089136 A KR 20080089136A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- word line
- voltage
- driving
- outputting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Abstract
Description
Claims (24)
- 액티브 신호에 대응하여 일정 시간 동안 제 1 전원 전압을 이후 제 2 전원 전압을 구동 전원 신호로서 출력하고 상기 제 2 전원 전압 이후 상기 일정 시간 동안 상기 제 1 전원 전압을 출력하기 위한 전압 공급부; 및어드레스에 대응하여 활성화되는 구동 신호에 대응하여 상기 구동 전원 신호를 사용하여 워드 라인을 활성화하기 위한 워드 라인 제어부를 구비하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 제 1 전원 전압은 외부로부터 인가된 전원 전압이며, 상기 제 2 전원 전압은 상기 제 1 전원 전압보다 높은 전위를 가진 승압 전압인 것을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 전압 공급부는 제어 신호가 활성화되면 상기 전원 전압을 상기 구동 전원 신호로서 출력하고 상기 구동 신호가 활성화되고 제어 신호가 비활성화되면 상기 승압 전압을 상기 구동 전원 신호로서 출력하는 것을 특징으로 하는 반도체 메 모리 장치.
- 제 3 항에 있어서,상기 액티브 신호에 대응하여 상기 일정 시간을 결정하기 위한 제어 신호를 출력하기 위한 액티브 제어부를 더 구비하는 반도체 메모리 장치.
- 제 4 항에 있어서,상기 액티브 제어부는상기 액티브 신호를 상기 일정 시간 동안 지연하기 위한 지연부;상기 액티브 신호 및 상기 지연부의 출력을 이용하여 워드 라인의 활성화 시작 시점과 종료 시점으로부터 상기 일정 시간 동안 활성화되는 복수의 신호를 생성하기 위한 타이밍 검출부; 및상기 복수의 신호를 조합하여 상기 제어 신호를 출력하기 위한 논리 조합부를 구비하는 반도체 메모리 장치.
- 제 5 항에 있어서,상기 타이밍 검출부는상기 액티브 신호를 반전하기 위한 제 1 인버터;상기 제 1 인버터와 상기 지연부의 출력에 부정 논리곱 연산을 수행하여 결과를 출력하기 위한 제 1 부정 논리곱(NAND) 게이트;상기 지연부의 출력을 반전하기 위한 제 2 인버터; 및상기 제 2 인버터와 상기 액티브 신호에 부정 논리곱 연산을 수행하여 결과를 출력하기 위한 제 2 부정 논리곱(NAND) 게이트를 구비하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 일정 시간은 반도체 메모리 장치의 동작 속도를 결정하는 외부 클록의 주기와 액티브 동작의 동작 마진에 대응하여 정해지는 것을 특징으로 하는 반도체 메모리 장치.
- 제 2항에 있어서,프리차지 명령에 대응하는 워드 라인 활성화 신호와 제 1 어드레스 정보 신호를 인가받아 상기 구동 신호인 제 1 워드 라인 구동 신호를 상기 워드 라인 제어부로 출력하기 위한 제 1 구동 신호 생성부; 및상기 워드 라인 활성화 신호와 제 2 어드레스 정보 신호를 인가받아 상기 구동 신호인 제 2 워드 라인 구동 신호를 상기 워드 라인 제어부 및 상기 전압 공급 부로 출력하기 위한 제 2 구동 신호 생성부; 및액티브 신호에 대응하여 상기 일정 시간을 결정하기 위한 제어 신호를 출력하기 위한 액티브 제어부를 더 구비하는 반도체 메모리 장치.
- 제 8항에 있어서,상기 전압 공급부는상기 제 2 워드 라인 구동 신호에 응답하여 상기 승압 전압을 공급하기 위한 제 1 풀업 드라이버;상기 제 2 워드 라인 구동 신호에 응답하여 접지 전압을 공급하기 위한 풀다운 드라이버;상기 제어 신호가 비활성화되면 상기 제1 풀업 드라이버 및 풀다운 드라이버의 출력을 상기 구동 전원 신호로서 출력하기 위한 스위치; 및상기 제어 신호가 활성화되면 상기 전원 전압을 상기 구동 전원 신호로서 출력하기 위한 제 2 풀업 드라이버를 구비하는 반도체 메모리 장치.
- 제 9항에 있어서,상기 제 2 풀업 드라이버는 상기 제어 신호가 논리 로우 레벨로 활성화될 때 전원 전압을 상기 구동 전원 신호로서 출력하기 위한 피모스(PMOS) 트랜지스터를 구비하는 반도체 메모리 장치.
- 제 10항에 있어서,상기 스위치는 상기 제어 신호가 논리 하이 레벨로 비활성화될 때 상기 제 1 풀업 드라이버 및 풀다운 드라이버의 출력을 상기 구동 전원 신호로서 출력하기 위한 앤모스(NMOS) 트랜지스터를 구비하는 반도체 메모리 장치.
- 제 9항에 있어서,상기 제1 풀업 드라이버는 상기 제 2 워드 라인 구동 신호가 논리 로우 레벨로 활성화될 때 상기 승압 전압을 공급하기 위한 피모스 트랜지스터를 포함하고, 상기 풀다운 드라이버는 상기 제 2 워드 라인 구동 신호가 논리 하이 레벨로 비활성화될 때 상기 접지 전압을 공급하기 위한 앤모스 트랜지스터를 구비하는 반도체 메모리 장치.
- 제 8항에 있어서,상기 제 1 구동 신호 생성부는상기 워드 라인 활성화 신호에 대응하여 상기 승압 전압 레벨의 제 1 워드 라인 구동 신호를 출력하기 위한 제 1 구동부;상기 제 1 어드레스 정보 신호에 대응하여 논리 로우 레벨로 활성화된 상기 제 1 워드 라인 구동 신호를 출력하기 위한 제 1 활성화부; 및상기 제 1 구동부와 제 1 활성화부의 출력을 래치하여 출력하기 위한 제 1 래치를 구비하는 반도체 메모리 장치.
- 제 13항에 있어서,상기 제 2 구동 신호 생성부는상기 워드 라인 활성화 신호에 대응하여 상기 승압 전압 레벨의 제 2 워드 라인 구동 신호를 출력하기 위한 제 2 구동부;상기 제 2 어드레스 정보 신호에 대응하여 논리 로우 레벨로 활성화된 상기 제 2 워드 라인 구동 신호를 출력하기 위한 제 2 활성화부; 및상기 제 2 구동부와 제 2 활성화부의 출력을 래치하여 출력하기 위한 제 2 래치를 구비하는 반도체 메모리 장치.
- 제 8항에 있어서,상기 워드 라인 제어부는 액티브 동작 및 리프레쉬 동작이 완료되면 전원 전압 레벨의 상기 구동 전원 신호를 일정 시간 동안 공급한 뒤 승압 전압 레벨의 제 1 및 2 워드 라인 구동 신호를 이용하여 상기 전압 공급부에서 인가되는 접지전압을 워드 라인에 인가하는 것을 특징으로 하는 반도체 메모리 장치.
- 워드 라인 활성화 신호와 제 1 어드레스 정보 신호를 인가받아 제 1 워드 라인 구동 신호를 출력하기 위한 제 1 구동 신호 생성부;상기 워드 라인 활성화 신호와 제 2 어드레스 정보 신호를 인가받아 제 2 워드 라인 구동 신호를 출력하기 위한 제 2 구동 신호 생성부;액티브 신호에 대응하여 일정 시간을 결정하기 위한 제어 신호를 출력하기 위한 액티브 제어부;상기 제 2 워드 라인 구동 신호 및 제어 신호에 대응하여 전원 전압을 이후 승압 전압을 구동 전원 신호로서 출력하고 상기 승압 전압 이후 상기 승압 전압을 출력하기 위한 전압 공급부; 및상기 제 1 및 2 워드 라인 구동 신호에 대응하여 상기 구동 전원 신호를 사용하여 워드 라인을 활성화 혹은 비활성화하기 위한 워드 라인 제어부를 구비하는 반도체 메모리 장치.
- 제 16항에 있어서,상기 액티브 제어부는상기 액티브 신호를 상기 일정 시간 동안 지연하기 위한 지연부;상기 액티브 신호 및 상기 지연부의 출력을 이용하여 워드 라인의 활성화 시작 시점과 종료 시점으로부터 상기 일정 시간 동안 활성화되는 복수의 신호를 생성하기 위한 타이밍 검출부; 및상기 복수의 신호를 조합하여 상기 제어 신호를 출력하기 위한 논리 조합부를 구비하는 반도체 메모리 장치.
- 제 16항에 있어서,상기 전압 공급부는상기 제 2 워드 라인 구동 신호에 응답하여 상기 승압 전압을 공급하기 위한 제 1 풀업 드라이버;상기 제 2 워드 라인 구동 신호에 응답하여 접지 전압을 공급하기 위한 풀다운 드라이버;상기 제어 신호가 비활성화되면 상기 제1 풀업 드라이버 및 풀다운 드라이버의 출력을 상기 구동 전원 신호로서 출력하기 위한 스위치; 및상기 제어 신호가 활성화되면 상기 전원 전압을 상기 구동 전원 신호로서 출력하기 위한 제 2 풀업 드라이버를 구비하는 반도체 메모리 장치.
- 제 18항에 있어서,상기 제 2 풀업 드라이버는 상기 제어 신호가 논리 로우 레벨로 활성화될 때 전원 전압을 상기 구동 전원 신호로서 출력하기 위한 피모스(PMOS) 트랜지스터를 구비하는 반도체 메모리 장치.
- 제 19항에 있어서,상기 스위치는 상기 제어 신호가 논리 하이 레벨로 비활성화될 때 상기 제 1 풀업 드라이버 및 풀다운 드라이버의 출력을 상기 구동 전원 신호로서 출력하기 위한 앤모스(NMOS) 트랜지스터를 구비하는 반도체 메모리 장치.
- 제 16항에 있어서,상기 워드 라인 제어부는 액티브 동작 및 리프레쉬 동작이 완료되면 전원 전압 레벨의 상기 구동 전원 신호를 일정 시간 동안 공급한 뒤 승압 전압 레벨의 제 1 및 2 워드 라인 구동 신호를 이용하여 워드 라인에 인가되었던 전하를 방전시켜 접지 전압 레벨이 되게 하는 것을 특징으로 하는 반도체 메모리 장치.
- 프리차지 명령에 응답하여 워드 라인 활성화 신호를 활성화하기 위한 단계;액티브 명령과 함께 인가되는 제 1 및 2 어드레스 정보 신호에 대응하여 제 1 및 2 워드 라인 구동 신호를 출력하기 위한 단계;상기 제 2 워드 라인 구동 신호 및 제어 신호에 대응하여 전원 전압을 이후 승압 전압을 구동 전원 신호로서 출력하고 상기 승압 전압 이후 상기 승압 전압을 출력하기 위한 단계; 및상기 제 1 및 2 워드 라인 구동 신호에 대응하여 상기 구동 전원 신호를 사용하여 워드 라인을 활성화 혹은 비활성화하기 위한 단계를 포함하는 반도체 메모리 장치의 동작 방법.
- 제 22항에 있어서,상기 워드 라인의 활성화가 종료되면 전원 전압을 상기 일정 시간 동안 공급한 후 승압 전압 레벨의 제 1 및 2 워드 라인 구동 신호를 이용하여 워드 라인에 인가되었던 전하를 방전시켜 접지 전압 레벨이 되게 하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
- 제 23항에 있어서,상기 액티브 명령에 대응하여 상기 워드 라인이 활성화되는 시작 및 종료 시점에 상기 일정 시간 동안 전원 전압을 공급하기 위해 활성화되는 제어 신호를 생 성하기 위한 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/003,548 US7920429B2 (en) | 2007-03-30 | 2007-12-28 | Semiconductor memory device for reducing power consumption |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070031983 | 2007-03-30 | ||
KR20070031983 | 2007-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080089136A true KR20080089136A (ko) | 2008-10-06 |
KR100906647B1 KR100906647B1 (ko) | 2009-07-07 |
Family
ID=40151048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070111570A KR100906647B1 (ko) | 2007-03-30 | 2007-11-02 | 전력 소비를 줄일 수 있는 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100906647B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180013086A (ko) * | 2016-07-28 | 2018-02-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20190065137A (ko) * | 2017-12-01 | 2019-06-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 구동 회로, 그것을 구비한 반도체 장치, 및, 구동 회로의 제어 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100204792B1 (ko) * | 1996-03-18 | 1999-06-15 | 문정환 | 워드라인 구동회로 |
-
2007
- 2007-11-02 KR KR1020070111570A patent/KR100906647B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180013086A (ko) * | 2016-07-28 | 2018-02-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20190065137A (ko) * | 2017-12-01 | 2019-06-11 | 르네사스 일렉트로닉스 가부시키가이샤 | 구동 회로, 그것을 구비한 반도체 장치, 및, 구동 회로의 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100906647B1 (ko) | 2009-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7969234B2 (en) | Clock control circuit and voltage pumping device using the same | |
KR0183413B1 (ko) | 차지-펌프형 부스터 회로 | |
US7227794B2 (en) | Internal voltage generation control circuit and internal voltage generation circuit using the same | |
JP4578054B2 (ja) | ディープパワーダウン制御回路 | |
US6021082A (en) | Semiconductor memory device including an internal power supply circuit having standby and activation mode | |
US7733162B2 (en) | Plumping voltage generating circuit | |
KR100562654B1 (ko) | 균등화신호(bleq) 구동회로 및 이를 사용한 반도체메모리 소자 | |
US6504783B2 (en) | Semiconductor device having early operation high voltage generator and high voltage supplying method therefor | |
TW583669B (en) | Semiconductor memory device | |
US7315195B2 (en) | High voltage generation circuit | |
JP2012515411A (ja) | メモリアレイのための動的な漏洩制御 | |
KR20190062733A (ko) | 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법 | |
US7920429B2 (en) | Semiconductor memory device for reducing power consumption | |
US20040093461A1 (en) | Self-refresh device and method | |
KR20050015853A (ko) | 반도체 장치 및 그 제어 방법 | |
TWI254945B (en) | High voltage generator in semiconductor memory device | |
KR100906647B1 (ko) | 전력 소비를 줄일 수 있는 반도체 메모리 장치 | |
US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
US7149131B2 (en) | Semiconductor memory device and internal voltage generating method thereof | |
US6101119A (en) | Apparatus for driving cell plate line of memory device using two power supply voltage sources | |
JP2002150775A (ja) | 半導体メモリ素子及びその書き込み駆動方法 | |
KR100528468B1 (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
JP2000163971A (ja) | Dram装置及びそれのセンシング方法 | |
KR100816729B1 (ko) | 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치 | |
KR100695512B1 (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 10 |