CN102064110B - Ldmos晶体管及其制造方法和功率场效应晶体管 - Google Patents

Ldmos晶体管及其制造方法和功率场效应晶体管 Download PDF

Info

Publication number
CN102064110B
CN102064110B CN 201010549067 CN201010549067A CN102064110B CN 102064110 B CN102064110 B CN 102064110B CN 201010549067 CN201010549067 CN 201010549067 CN 201010549067 A CN201010549067 A CN 201010549067A CN 102064110 B CN102064110 B CN 102064110B
Authority
CN
China
Prior art keywords
conductive spacer
asymmetric conductive
conductivity type
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010549067
Other languages
English (en)
Other versions
CN102064110A (zh
Inventor
阿尔特·马丁
摩尔·保罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Micrel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micrel Inc filed Critical Micrel Inc
Publication of CN102064110A publication Critical patent/CN102064110A/zh
Application granted granted Critical
Publication of CN102064110B publication Critical patent/CN102064110B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种横向扩散金属氧化物半导体(LDMOS)晶体管和用于制造其的方法及一种功率场效应晶体管；所述LDMOS晶体管包括形成于P型衬底上的N型外延层，和充当其门极的不对称导电间隔物；所述LDMOS晶体管还包括处于所述不对称导电间隔物的任意侧上的源区和漏区，以及通过在所述不对称导电间隔物上的离子注入所形成的沟道区；所述不对称导电间隔物的高度从所述源区到所述漏区增加；所述沟道区基本上完全处于所述不对称导电间隔物下方，并且与现有技术LDMOS晶体管的沟道区相比具有更短长度；本发明的所述LDMOS晶体管还包括围绕所述晶体管的有源区的场氧化物层，和将所述不对称导电间隔物与所述N型外延层隔离的薄介电层。

Description

LDMOS晶体管及其制造方法和功率场效应晶体管
技术领域
本发明涉及横向扩散金属氧化物半导体(LDMOS)晶体管，并且更具体地说，涉及具有不对称导电间隔物充当门极的LDMOS晶体管。
背景技术
LDMOS晶体管常规上包括封闭于两个绝缘间隔物之间的导电门极、源区、漏区、沟道区和漂移区。将正电位施加于该门极，从而使得电子通过LDMOS晶体管的沟道区从源区流至漏区。由于间隔物的绝缘性质，其并不充当门极部分，并且门极电压仅可通过门极来施加，而不通过间隔物来施加。
图1中示出如上所述的常规LDMOS晶体管100。LDMOS晶体管100包括形成于P型衬底102上的N型埋层104。在N型埋层104上生长N型外延层106，并且在N型外延层106上形成场氧化物层108a和108b以界定LDMOS晶体管100的有源区。通常，LDMOS晶体管100的有源区是处于N型外延层106上的、其中正在制造或形成LDMOS晶体管100的区域。
LDMOS晶体管100还包括其中形成了源区112的P阱110。P阱110可以通过诸如硼的任何P型元素的离子注入或扩散来形成。类似地，源区112也可以通过诸如砷的任何N型元素的离子注入或扩散来形成。类似的砷注入可以用于形成LDMOS晶体管100的漏区114。
此外，LDMOS晶体管100包括门极116，例如，部分地位于N型外延层106上方且部分地位于P阱110上方的多晶硅门极。如图1所示，门极116通过薄介电层118与N型外延层106和P阱110隔离，举例而言，该薄介电层118可以是薄氧化硅(SiO2)层。此外，在门极116的侧壁上形成间隔物120a和120b。这些间隔物性质上不导电并且可以通过使用诸如氧化硅(SiO2)或氮化硅的介电材料来形成。本领域的普通技术人员将了解，间隔物下方的区域是轻度掺杂的N区域，通常称为NLDD(N型轻度掺杂扩散)，但出于简洁的目的而未图示。
通常，每当预置正门极电压施加于门极116时，P阱110中存在的电子(少数载流子)被吸引向门极116，因而形成沟道区122。沟道区122将源区112连接到LDMOS晶体管100的漂移区124。当漏源电压(图1中未示出)施加于LDMOS晶体管100时，源区112中存在的电子通过沟道区122和漂移区124行进到漏区114，因而使得LDMOS晶体管100中从源至漏的电子流成为可能。
如上所述的常规LDMOS晶体管100对较高的寄生电容和沟道电阻有所限制。LDMOS晶体管100的寄生电容是由于在门极116与沟道区122之间形成的“电容”所造成。寄生电容的值与沟道区122的宽度(图1中未示出)和长度的乘积直接相关。此外，LDMOS晶体管100的沟道电阻是由于沟道区122所提供的电阻造成，并且其值也与沟道区122的长度和宽度相关。
LDMOS晶体管100的较高寄生电容和沟道电阻使得LDMOS晶体管100的RC常数增加，因此，LDMOS晶体管100的寄生门极电容的充电和放电所需时间也增加。这阻碍了LDMOS晶体管100的性能，并且使用其的电路的速度也降低。所以，正在进行不断的努力以降低LDMOS晶体管100的寄生电容和沟道电阻。
为克服上述问题，本发明提供与现有技术LDMOS晶体管相比沟道电阻和寄生电容低得多的LDMOS晶体管。还提供用于制造所述LDMOS晶体管的方法。
发明内容
本发明的一个目的在于提供用于制造LDMOS晶体管的方法，所述LDMOS晶体管与现有技术LDMOS晶体管相比具有更低的寄生电容和沟道电阻。
本发明的又一个目的在于提供LDMOS晶体管，其中，整个沟道区处于所述LDMOS晶体管的不对称导电间隔物(其在本发明中充当门极)的下面。
本发明的另一个目的在于提供功率FET，其具有框架门极结构，并且具有不对称导电间隔物充当其门极。框架门极结构减小门极的宽度，从而降低所述功率FET的寄生电容和沟道电阻。
本发明针对现有技术的不足提供一种用于制造LDMOS晶体管的方法。所述方法包括在半导体衬底上形成第一导电型的半导体层。半导体层为(例如)外延层并且第一导电型为N型导电性。根据本发明的实施例，N型外延层通过N型埋层与半导体衬底分隔。
所述方法进一步包括在半导体层上形成介电层。介电层可以是(例如)形成于半导体层上的薄氧化硅(SiO2)层。所述方法还包括在半导体层上形成不对称导电间隔物。不对称导电间隔物充当LDMOS晶体管的门极并且通过介电层与半导体层绝缘。根据本发明的实施例，不对称导电间隔物将半导体层分成两个区域(第一区和第二区)，并且不对称导电间隔物的形状使得不对称导电间隔物的高度从第一区到第二区增加。此外，所述方法包括蚀刻介电层以从第一区和第二区移除介电层的部分。
所述方法还包括在半导体层上形成场氧化物层且随后蚀刻场氧化物层以界定LDMOS晶体管的有源区。换句话说，以使场氧化物层围绕其中正在制造LDMOS晶体管的半导体层区域的方式，蚀刻场氧化物层。本领域的普通技术人员将了解，形成场氧化物层以界定LDMOS晶体管的有源区的工艺是本领域熟知的。同样，在不脱离本发明范围的情况下，可以在形成介电层和不对称导电间隔物之前形成场氧化物层。
一旦界定LDMOS晶体管的有源区，则通过使用第二导电性的第一类型掺杂剂在半导体层的第一区上执行第一注入。进行第一注入是为了在半导体层的第一区中形成第二导电型的阱。根据本发明的实施例，第二导电型是P型导电性并且第一类型掺杂剂是硼。另外，通过使用第一注入能量(其可以为50kv)来执行第一注入，并且典型的注入剂量范围为1012-1013/cm3。所述方法包括通过使用第一导电型的第二类型掺杂剂来执行第二注入以形成LDMOS晶体管的源区和漏区。第二类型掺杂剂可以是(例如)砷或磷中的任何一者或者两者。源区经形成以使得其部分地位于第二导电型的阱中并且部分地处于不对称导电间隔物的下面。
此外，所述方法包括通过使用第二导电型的第三类型掺杂剂在不对称导电间隔物上执行第三注入以形成LDMOS晶体管的沟道区。沟道区形成于半导体层中并且完全处于不对称导电间隔物的下方。根据本发明的实施例，第三类型掺杂剂是硼，并且使用第二注入能量(其可以为50kv)来执行该第三注入，并且注入剂量的范围可以为(例如)1013-1014/cm3。在另一实施例中，可以通过均处于相同掺杂浓度范围中的硼和磷的组合来形成此区域。
换句话说，本发明提供一种用于制造横向扩散金属氧化物半导体晶体管的方法，所述方法包含：
在半导体衬底上方形成第一导电型的半导体层；
在半导体层上方形成不对称导电间隔物，所述不对称导电间隔物充当所述横向扩散金属氧化物半导体晶体管的门极并且通过介电层与所述半导体层绝缘，其中所述不对称导电间隔物将所述半导体层分成第一区和第二区，并且其中所述不对称导电间隔物的高度从所述第一区增加到所述第二区；
通过使用第二导电型的第一类型掺杂剂在所述半导体层的所述第一区上执行第一注入，以在所述半导体层的所述第一区中形成所述第二导电型的阱，所述第一注入是通过使用第一注入能量来执行；
通过使用所述第一导电型的第二类型掺杂剂来执行第二注入，以形成所述横向扩散金属氧化物半导体晶体管的源区和漏区，其中所述源区形成于所述第一区中且所述漏区形成于所述第二区中，并且其中所述源区部分地位于所述第二导电型的所述阱中且部分地处于所述不对称导电间隔物下方；和
通过使用所述第二导电型的第三类型掺杂剂在所述不对称导电间隔物上执行第三注入，以形成所述横向扩散金属氧化物半导体晶体管的沟道区，所述沟道区形成于所述半导体层中并且基本上完全处于所述不对称导电间隔物下方，其中所述第三注入是通过使用第二注入能量来执行。
根据本发明的另一个实施例，提供LDMOS晶体管。所述LDMOS晶体管包括形成于半导体衬底上的第一导电型的半导体层。此外，所述LDMOS晶体管包括形成于半导体层上的不对称导电间隔物，其充当所述LDMOS晶体管的门极并且通过薄介电层与半导体层绝缘。根据本发明的实施例，不对称导电间隔物将半导体层分成两个区域(第一区和第二区)，并且不对称导电间隔物的高度从第一区到第二区增加。
此外，所述LDMOS晶体管包括第二导电型的阱和第一导电型的源区，源区部分地位于阱中并且部分地处于不对称导电间隔物的下面。源区形成于半导体层的第一区中。
所述LDMOS晶体管进一步包括形成于半导体层的第二区中的漏区，和形成于半导体层中的沟道区。沟道区完全处于不对称导电间隔物的下面。根据本发明的实施例，沟道区和漏区通过第一导电型的漂移区来分隔。所述LDMOS晶体管还包括围绕所述LDMOS晶体管的有源区的场氧化物层。
换句话说，本发明提供一种横向扩散金属氧化物半导体晶体管，包含：
形成于半导体衬底上方的第一导电型的半导体层；
形成于所述半导体层上的不对称导电间隔物，所述不对称导电间隔物充当所述横向扩散金属氧化物半导体晶体管的门极并且通过介电层与所述半导体层绝缘，其中所述不对称导电间隔物将所述半导体层分成第一区和第二区，并且其中所述不对称导电间隔物的高度从所述第一区增加到所述第二区；
形成于所述第一区中的第二导电型的阱；
形成于所述第一区中的所述第一导电型的源区，所述源区部分地位于所述第二导电型的所述阱中并且部分地处于所述不对称导电间隔物的下面；
形成于所述第二区中的所述第一导电型的漏区；和
形成于所述半导体层中的所述第二导电型的沟道区，所述沟道区基本上完全处于所述不对称导电间隔物下方。
根据本发明的又一个实施例，提供功率场效应晶体管(FET)。所述功率FET包括形成于半导体衬底上的第一导电型的半导体层。如已提及的，半导体层为外延层并且第一导电型为N型。所述功率FET进一步包括形成于半导体层上的多个不对称导电间隔物。所述多个不对称导电间隔物充当所述功率FET的门极并且通过薄介电层与半导体层绝缘。此外，每个不对称导电间隔物的高度均从所述功率FET的源区到漏区增加。
此外，所述功率FET包括形成于半导体层中的第二导电型的多个阱和所述功率FET的第一导电型的多个源区。所述功率FET的每个源区均部分地位于第二导电型的阱中并且均部分地处于多个不对称导电间隔物中的一或多个不对称导电间隔物的下面。所述功率FET还包括形成于半导体层中的第一导电型的多个漏区和形成于半导体层中对应于多个不对称导电间隔物的第二导电型的多个沟道区。所述多个沟道区中的每个沟道区均完全位于所述功率FET的不对称导电间隔物下方。
根据本发明的实施例，不对称导电间隔物成对地连接。每个不对称导电间隔物对在所述功率FET的有源区外部形成框架结构。另外，该等不对称导电间隔物对通过处于所述功率FET的有源区外部的导电材料彼此连接。导电材料可以是(例如)多晶硅。
换句话说，本发明还一种功率场效应晶体管，包含：
形成于半导体衬底上方的第一导电型的半导体层；
形成于所述半导体层上方的多个不对称导电间隔物，所述多个不对称导电间隔物充当所述功率FET的门极并且通过介电层与所述半导体层绝缘，其中所述多个不对称导电间隔物中每个不对称导电间隔物的高度均从所述功率场效应晶体管的源区到漏区增加；
形成于所述半导体层中的第二导电型的多个阱；
所述第一导电型的多个源区，其中所述功率FET的源区部分地位于所述第二导电型的阱中并且部分地处于所述多个不对称导电间隔物中的一或多个不对称导电间隔物的下面；
形成于所述半导体层中的所述第一导电型的多个漏区；
形成于所述半导体层中的、对应于所述多个不对称导电间隔物的所述第二导电型的多个沟道区，所述多个沟道区中的每个沟道区均基本上完全处于所述功率场效应晶体管的不对称导电间隔物下方，
其中所述多个不对称导电间隔物中的邻近不对称导电间隔物经成对地连接以形成多个不对称导电间隔物对，所述多个不对称导电间隔物对中的每个不对称导电间隔物对均在所述功率FET的有源区外部形成框架结构，并且其中所述不对称导电间隔物对通过处于所述半导体层外部的导电材料彼此连接。
除上文提及的部件以外，所述功率FET还包括围绕所述功率FET的有源区域的场氧化物层和分隔多个漏区和多个沟道区的多个漂移区。
本发明提供与现有技术LDMOS晶体管相比具有更低寄生电容和沟道电阻的LDMOS晶体管。为此目的，通过在充当门极的不对称导电间隔物上执行离子注入来减小所述LDMOS晶体管的有效沟道区的长度。此外，本发明的优选实施例涉及形成功率FET的不对称导电间隔物(充当门极)的“框架门极结构”。这使得沟道的宽度“W”减小，且因此进一步降低沟道电阻和寄生电容。
附图说明
下文将结合经提供以图示而非限制本发明的附图来描述本发明的优选实施例，其中相同的名称指示相同的元件，并且其中：
图1示出现有技术LDMOS晶体管的横断面图；
图2示出根据本发明实施例的LDMOS晶体管的横断面图；
图3是示出根据本发明实施例的用于制造LDMOS晶体管的方法的流程图；
图4是根据本发明的实施例示出生长于半导体衬底上方的外延层的半导体结构横断面图；
图5是根据本发明的实施例示出形成于外延层上的薄介电层的半导体结构横断面图；
图6是根据本发明的实施例示出形成于薄介电层上的不对称导电间隔物的半导体结构横断面图；
图7是根据本发明的实施例示出经蚀刻介电层的半导体结构的横断面图；
图8是根据本发明的实施例示出界定LDMOS晶体管有源区的场氧化物层的半导体结构横断面图；
图9是根据本发明的实施例示出通过使用第一离子注入来形成P阱的半导体结构横断面图；
图10是根据本发明的实施例示出通过使用第二离子注入来形成LDMOS晶体管的源区和漏区的半导体结构横断面图；
图11是根据本发明的实施例示出通过使用第三离子注入来形成LDMOS晶体管的沟道区的半导体结构横断面图；
图12示出根据本发明实施例的具有框架门极结构的功率FET的俯视图；和
图13示出根据本发明实施例的沿图12中的A-A′线所截得的功率FET的横断面图。
具体实施方式
图2示出根据本发明的实施例的LDMOS晶体管200的横断面图。LDMOS晶体管200包括形成于P型衬底202上方的N型外延层206。通过N型埋层204将N型外延层206与P型衬底202分隔。
LDMOS晶体管200的有源区由场氧化物(FOX)层208a、208b围绕，该场氧化物(FOX)层208a、208b一般经形成以使LDMOS晶体管200与形成于P型衬底202上的其他装置(未图示)隔离。基本上，场氧化物层208a、208b界定其中制造LDMOS晶体管200的区域。
LDMOS晶体管200进一步包括形成于N型外延层206中的P阱210和部分地形成于P阱210中的源区212。P阱210可以通过使用诸如硼的任何P型掺杂剂来形成，并且源区212可以通过使用诸如砷的N型掺杂剂来形成。此外，LDMOS晶体管200包括不对称导电间隔物214，该不对称导电间隔物214通过薄介电层216与N型外延层206绝缘。
根据本发明的实施例，不对称导电间隔物214的高度朝源区212方向更薄，如图2所示。不对称导电间隔物214的形状经设计以促进沟道区218的形成，该沟道区218的长度比现有技术LDMOS晶体管的长度短很多。当在不对称导电间隔物214上执行离子注入时，形成沟道区218。根据本发明的实施例，整个沟道区218处于不对称导电间隔物214的下面。将结合图3来描述形成沟道区218的工艺和制造LDMOS晶体管200中涉及的所有步骤。
LDMOS晶体管200进一步包括具有N型导电性且通常具有与源区212相同的掺杂级的漏区220。
现将简要描述LDMOS晶体管200的操作，其中假设正的漏源电压和门极电压施加于LDMOS晶体管200。在本发明中，不对称导电间隔物214充当LDMOS晶体管200的门极，并且通过门极触点(未图示)将门极电压施加于不对称导电间隔物214。当预置正电压施加于不对称导电间隔物214时，电子从源区212通过沟道区218移动到漏区220。处于沟道区218与漏区220之间的区域称为漂移区，并且由于漏区与源区之间的电位差，所以电子借助于其所获得的“漂移”来通过此区域。
现将结合图3-图11来描述根据一个实施例制造LDMOS晶体管200的工艺。
图3是示出根据本发明的实施例的用于制造LDMOS晶体管200的方法的流程图。描述图3时，将结合图4-图11来说明形成LDMOS晶体管200的不同步骤。
在步骤302，于P型半导体衬底上方形成N型导电性的半导体层。如结合前述图示所阐释并且如图4所示的，所述半导体层是形成于P型衬底202上方的N型外延层206。根据本发明的实施例，通过N型埋层204将N型外延层206与P型衬底202分隔。
在步骤304，于N型外延层206上形成介电层216，如图5所示。通常，介电层216是薄氧化硅(SiO2)层。在步骤306，以使不对称导电间隔物214由介电层216(如图6所示)与N型外延层206分隔的方式，在N型外延层206上方形成不对称导电间隔物214。
根据本发明的实施例，不对称导电间隔物214是通过使用升离工艺来形成，即，通过使用氧化物或氮化物的牺牲层，该牺牲层在不对称导电间隔物214形成之后移除。使用牺牲材料来在半导体衬底上产生结构的工艺是本领域熟知的，本文将不再描述。本领域的普通技术人员可以了解，不对称导电间隔物214还可以在不脱离本发明的范围的情况下通过使用简单蚀刻工艺而非是如上文提及的升离工艺来形成。
如图6所示，不对称导电间隔物214将N型外延层206分成两个区域(第一区和第二区)，并且在步骤308，从第一区和第二区中蚀刻出介电层216，以便其保持仅位于不对称导电间隔物214下面(如图7所示)。
在步骤310，于N型外延层206上形成场氧化物层，并且在步骤312，蚀刻场氧化物层以界定LDMOS晶体管200的有源区。这在图8中示出，其中将经蚀刻场氧化物层绘示为场氧化物层208a、208b。用来制备场氧化物层208a、208b的典型工艺是首先在N型外延层206(包括不对称导电间隔物214)上形成厚氧化物层，然后从其中要形成LDMOS晶体管200的那些区域中蚀刻氧化物层。以此方式，场氧化物层208a、208b将围绕N型外延层206的、其中形成LDMOS晶体管200的区域，从而使LDMOS晶体管200与相同P型衬底202上形成的其他装置隔离。
在步骤314，执行第一注入以在N型外延层206的第一区中形成P阱210。根据本发明的实施例，第一注入的能量为50kv，并且剂量注入的范围为1012到1013/cm3。通常，用于注入的掺杂剂为硼。通常，通过使用掩模902来执行第一注入，掩模902掩盖N型外延层206上的所有区域，除了其中正在形成P阱210的区域(如图9所示)。
在步骤316，执行第二注入以形成LDMOS晶体管200的源区212和漏区220。图10展示用于形成源区212和漏区220的注入工艺。通常，注入的能量为50kv。在N型第二注入中使用砷掺杂剂或磷掺杂剂或这两种掺杂剂来形成源区和漏区。如图10所示，以使源区212由于间隔物的斜率原因而部分地位于不对称导电间隔物214下面并且部分地处于P阱210中的方式，形成源区212。
在步骤318，于不对称导电间隔物214上执行第三注入以形成LDMOS晶体管200的沟道区218。如图11中所绘示并且根据本发明的一个实施例，第三注入为晕轮(即，倾斜)离子注入(haloion-implantation)并且注入的能量为50kv。用于第三注入的掺杂剂类似于用于第一注入的掺杂剂，即，硼。然而，本领域的普通技术人员可以了解，沟道区218还可以通过使用诸如镓或铟的任何其他P型掺杂剂来形成。根据本发明的实施例，在LDMOS晶体管200的源区和漏区上形成氧化物层1102a、1102b之后执行晕轮离子注入。氧化物层1102a、1102b“掩盖”LDMOS晶体管200的源区和漏区，因此用于第三注入的离子不会渗透入这些区域。然而，离子渗透间隔物214的倾斜部分以便形成沟道区218。基本上，氧化物层1102a、1102b的形成消除了在沟道区218正在形成时对提供分隔掩模的需要。在形成沟道区218之后，蚀刻氧化物层1102a、1102b，从而产生图2中所示的LDMOS晶体管。
本领域的普通技术人员将了解，沟道区218还可以通过使用普通的离子注入(而非晕轮离子注入)来形成。在此情况下，氧化物层1102a、1102b的厚度经选择以使得离子渗透过不对称导电间隔物214的较薄区域，但不通过氧化物层1102a、1102b渗透源区和漏区。
因为不对称导电间隔物214的高度朝源区212方向更薄，所以形成的沟道区218的形状使其朝P阱210方向更厚并且其深度从P阱210处开始急剧地减小。这是由于实际上在注入工艺期间，离子朝不对称导电间隔物214的较薄的边缘渗透更深，因此，沟道区218的深度朝P阱210方向更深。因为不对称导电间隔物214的高度从源区212到漏区220增加，所以随着离子渗透减小，沟道区218的深度从源区212(和P阱210)处开始减小。此外，由于实际上离子注入是在不对称导电间隔物214上执行，所以形成的沟道区218基本上完全处于不对称导电间隔物214(其为LDMOS晶体管200的门极)的下面。
图12和图13分别示出根据本发明实施例的具有框架门极结构的功率FET 1200的顶视图和沿A-A′线所截得的横断面图。功率FET 1200包括形成于P型衬底1302上方的N型外延层1202。根据本发明的实施例，N型外延层1202通过N型埋层1304与P型衬底1302分隔，该N型埋层1304的掺杂程度比N型外延层1202更重。
功率FET 1200进一步包括多个源区1204和多个漏区1206。源区1204和漏区1206为N型导电性，并且是通过使用与结合图3所描述的用于LDMOS晶体管200的相同或类似的制造工艺来形成。功率FET1200还包括形成于N型外延层1202中的多个P阱1306。功率FET 1200中的多个P阱1306中的每个P阱均类似于LDMOS晶体管200的P阱210，并且是通过使用相同或类似的制造工艺来形成。类似于LDMOS晶体管200，功率FET 1200的每个源区均部分地位于P阱1306中(如图13所示)，并且均部分地处于多个不对称导电间隔物1208中的一或多个不对称导电间隔物的下面。多个不对称导电间隔物1208充当功率FET 1200的门极并且通过介电层1308(通常由SiO2制成)与N型外延层1202绝缘。类似于LDMOS晶体管200的不对称导电间隔物214，功率FET 1200的多个不对称导电间隔物1208中每一者的高度均从源区到漏区增加。
根据本发明的实施例，多个不对称导电间隔物1208成对地(如图12所示)连接成一行，并且每一对均在功率FET 1200的有源区外部形成框架结构1210。多个不对称导电间隔物1208成对地连接成一行以减小功率FET 1200的沟道的有效宽度“W”，从而减小功率FET 1200的寄生电容和沟道电阻。此外，每个不对称导电间隔物对通过处于功率FET的结构外部(即，N型外延层1202外部)的导电材料1214连接到其他的对。
本领域的普通技术人员将了解，当门极以框架结构连接或“折叠”时，沟道的有效宽度将除以折叠数量。举例而言，在图12所示的实施例中，有效沟道宽度为这些门极不折叠或不以框架结构连接时的四分之一。
导电材料1214可以由(例如)多晶硅或诸如WSix的任何金属制成。因为功率FET 1200的所有不对称导电间隔物均通过导电材料1214有效地彼此连接，所以可以在导电材料1214上提供功率FET 1200的门极触点(未图示)。
功率FET 1200还包括形成于多个不对称导电间隔物1208下面的多个沟道区1310。类似于LDMOS晶体管200的沟道区218，多个沟道区1310中的每个沟道区均为P型导电性并且均基本上完全处于功率FET 1200的不对称导电间隔物下方。如已结合图3所描述的，处于不对称导电间隔物下面的沟道区是通过在不对称导电间隔物上执行离子注入来形成，并且用于注入的掺杂剂类似于用于形成P阱的掺杂剂。
除上述部件以外，功率FET 1200还包括围绕其有源区的场氧化物层1312a和1312b，和当正门极电压施加于导电材料1214上时在多个沟道区1310与多个漏区1206之间形成的多个漂移区(未图示)。
本发明的各种实施例提供若干优点。根据本发明实施例的LDMOS晶体管的沟道区的长度“L”比现有技术LDMOS晶体管的沟道区的长度短很多。此产生更低的沟道电阻和寄生电容。此外，本发明的优选实施例涉及形成功率FET的不对称导电间隔物(充当门极)的“框架门极结构”。这使得沟道的宽度“W”减小，且因此进一步降低沟道电阻和寄生电容。
虽然已示出和描述了本发明的优选实施例，但应明白的是本发明并不仅限于这些实施例。在不脱离如权利要求书中所描述的本发明范围和精神的情况下，许多修改、改变、变型、代替和等效物对本领域的技术人员而言将是显而易见的

Claims (16)

1.一种用于制造横向扩散金属氧化物半导体晶体管的方法，所述方法包含：
在半导体衬底上方形成第一导电型的半导体层；
在半导体层上方形成不对称导电间隔物，所述不对称导电间隔物充当所述横向扩散金属氧化物半导体晶体管的门极并且通过介电层与所述半导体层绝缘，其中所述不对称导电间隔物将所述半导体层分成第一区和第二区，并且其中接近第一区的所述不对称导电间隔物的高度小于位于接近所述第二区的高度；
通过使用第二导电型的第一类型掺杂剂在所述半导体层的所述第一区上执行第一注入，以在所述半导体层的所述第一区中形成所述第二导电型的阱，所述第一注入是通过使用第一注入能量来执行；
通过使用所述第一导电型的第二类型掺杂剂来执行第二注入，以形成所述横向扩散金属氧化物半导体晶体管的源区和漏区，其中所述源区形成于所述第一区中且所述漏区形成于所述第二区中，并且其中所述源区部分地位于所述第二导电型的所述阱中且部分地处于所述不对称导电间隔物下方；和
通过使用所述第二导电型的第三类型掺杂剂在所述不对称导电间隔物上执行第三注入，以形成所述横向扩散金属氧化物半导体晶体管的沟道区，所述沟道区形成于所述半导体层中并且基本上完全处于所述不对称导电间隔物下方，其中所述第三注入是通过使用第二注入能量来执行。
2.根据权利要求1所述的方法，其中，当门极电压施加于所述横向扩散金属氧化物半导体装置时，在所述沟道区与所述漏区之间形成第一导电型的漂移区。
3.根据权利要求1所述的方法，其进一步包含：
在形成所述第一导电型的所述半导体层之后，在所述半导体层上形成所述介电层，其中所述介电层是在形成所述不对称导电间隔物之前形成；和
在形成所述不对称导电间隔物之后，蚀刻所述介电层，其中执行蚀刻以在所述第一区和所述第二区中移除所述介电层。
4.根据权利要求3所述的方法，其进一步包含：
在执行了形成所述不对称导电间隔物和蚀刻所述介电层的步骤之后，在所述半导体层上形成场氧化物层；和
蚀刻所述场氧化物层以界定所述半导体层的用来制造所述横向扩散金属氧化物半导体晶体管的区域，其中执行所述场氧化物层的蚀刻以使得所述场氧化物层围绕所述半导体层的所述区域。
5.根据权利要求1所述的方法，其中所述半导体层是所述第一导电型的外延层。
6.根据权利要求1所述的方法，其中所述第一导电型为N型并且所述第二导电型为P型。
7.根据权利要求1所述的方法，其中所述第一类型掺杂剂和所述第二类型掺杂剂选自由硼、镓和铟组成的群组，并且所述第三类型掺杂剂选自由砷和磷组成的群组。
8.一种横向扩散金属氧化物半导体晶体管，包含：
形成于半导体衬底上方的第一导电型的半导体层；
形成于所述半导体层上的不对称导电间隔物，所述不对称导电间隔物充当所述横向扩散金属氧化物半导体晶体管的门极并且通过介电层与所述半导体层绝缘，其中所述不对称导电间隔物将所述半导体层分成第一区和第二区，并且其中接近第一区的所述不对称导电间隔物的高度小于位于接近所述第二区的高度；
形成于所述第一区中的第二导电型的阱；
形成于所述第一区中的所述第一导电型的源区，所述源区部分地位于所述第二导电型的所述阱中并且部分地处于所述不对称导电间隔物的下面；
形成于所述第二区中的所述第一导电型的漏区；和
形成于所述半导体层中的所述第二导电型的沟道区，所述沟道区基本上完全处于所述不对称导电间隔物下方。
9.根据权利要求8所述的的横向扩散金属氧化物半导体晶体管，其中所述沟道区和所述漏区通过第一导电型的漂移区来分隔。
10.根据权利要求8所述的横向扩散金属氧化物半导体晶体管，其进一步包含围绕其中制造所述横向扩散金属氧化物半导体晶体管的所述半导体层区域的场氧化物层。
11.根据权利要求8所述的的横向扩散金属氧化物半导体晶体管，其中所述半导体层是所述第一导电型的外延层。
12.根据权利要求8所述的的横向扩散金属氧化物半导体晶体管，其中所述第一导电型为N型并且所述第二导电型为P型。
13.一种功率场效应晶体管，包含：
形成于半导体衬底上方的第一导电型的半导体层；
形成于所述半导体层上方的多个不对称导电间隔物，所述多个不对称导电间隔物充当所述功率场效应晶体管的门极并且通过介电层与所述半导体层绝缘；
形成于所述半导体层中的第二导电型的多个阱；
所述第一导电型的多个源区，其中所述功率场效应晶体管的源区部分地位于所述第二导电型的阱中并且部分地处于所述多个不对称导电间隔物中的一或多个不对称导电间隔物的下面；
形成于所述半导体层中的所述第一导电型的多个漏区，其中所述多个不对称导电间隔物中每个不对称导电间隔物接近源区的高度小于接近漏区的高度；
形成于所述半导体层中的、对应于所述多个不对称导电间隔物的所述第二导电型的多个沟道区，所述多个沟道区中的每个沟道区均基本上完全处于所述功率场效应晶体管的不对称导电间隔物下方，
其中所述多个不对称导电间隔物中的邻近不对称导电间隔物经成对地连接以形成多个不对称导电间隔物对，所述多个不对称导电间隔物对中的每个不对称导电间隔物对均在所述功率场效应晶体管的有源区外部形成框架结构，并且其中所述不对称导电间隔物对通过处于所述半导体层外部的导电材料彼此连接。
14.根据权利要求13所述的功率场效应晶体管，其中所述多个沟道区和所述多个漏区通过第一导电型的多个漂移区来分隔。
15.根据权利要求13所述的功率场效应晶体管，其进一步包含围绕所述功率场效应晶体管的有源区域的场氧化物层。
16.根据权利要求13所述的功率场效应晶体管，其中所述第一导电型为N型并且所述第二导电型为P型。
CN 201010549067 2009-11-18 2010-11-18 Ldmos晶体管及其制造方法和功率场效应晶体管 Expired - Fee Related CN102064110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/592,011 US8525257B2 (en) 2009-11-18 2009-11-18 LDMOS transistor with asymmetric spacer as gate
US12/592,011 2009-11-18

Publications (2)

Publication Number Publication Date
CN102064110A CN102064110A (zh) 2011-05-18
CN102064110B true CN102064110B (zh) 2013-01-23

Family

ID=43638796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010549067 Expired - Fee Related CN102064110B (zh) 2009-11-18 2010-11-18 Ldmos晶体管及其制造方法和功率场效应晶体管

Country Status (6)

Country Link
US (2) US8525257B2 (zh)
EP (1) EP2325892A3 (zh)
JP (1) JP5315324B2 (zh)
KR (1) KR101212476B1 (zh)
CN (1) CN102064110B (zh)
TW (1) TWI421951B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035842A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
EP2765610B1 (en) 2011-09-08 2018-12-26 Tamura Corporation Ga2o3 semiconductor element
CN102412126B (zh) * 2011-11-04 2013-12-18 上海华虹Nec电子有限公司 超高压ldmos的工艺制作方法
US9059276B2 (en) * 2013-05-24 2015-06-16 International Business Machines Corporation High voltage laterally diffused metal oxide semiconductor
US9240463B2 (en) 2013-05-24 2016-01-19 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9184278B2 (en) 2013-12-09 2015-11-10 Micrel, Inc. Planar vertical DMOS transistor with a conductive spacer structure as gate
US9178054B2 (en) 2013-12-09 2015-11-03 Micrel, Inc. Planar vertical DMOS transistor with reduced gate charge
CN111968974A (zh) * 2020-08-28 2020-11-20 电子科技大学 一种可集成功率半导体器件及制造方法
US11502193B2 (en) 2020-09-14 2022-11-15 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer
US11877456B2 (en) * 2020-09-15 2024-01-16 Ememory Technology Inc. Memory cell of non-volatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419298A (zh) * 2001-11-13 2003-05-21 联华电子股份有限公司 非对称高电压金属氧化物半导体元件
CN101178537A (zh) * 2006-11-07 2008-05-14 中芯国际集成电路制造(上海)有限公司 不对称高压mos器件栅氧化层保护方法及其应用

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404576A (en) 1980-06-09 1983-09-13 Xerox Corporation All implanted MOS transistor
JPH02102542A (ja) * 1988-10-12 1990-04-16 Hitachi Ltd 半導体装置及びその製造方法
EP0623962A1 (en) 1993-05-05 1994-11-09 Texas Instruments Deutschland Gmbh Gate electrode of power MOS field effect transistor
DE69434937D1 (de) * 1994-06-23 2007-04-19 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
JPH10125906A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 半導体装置及びその製造方法
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
JP4527814B2 (ja) * 1997-06-11 2010-08-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US6051456A (en) * 1998-12-21 2000-04-18 Motorola, Inc. Semiconductor component and method of manufacture
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
US6835627B1 (en) * 2000-01-10 2004-12-28 Analog Devices, Inc. Method for forming a DMOS device and a DMOS device
JP2001352070A (ja) * 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
JP2003168796A (ja) * 2001-11-30 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
US7045414B2 (en) * 2003-11-26 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high voltage transistor
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
KR100629605B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 엘디모스 채널 형성 방법
US8247870B2 (en) 2006-09-26 2012-08-21 O2Micro, Inc. Power MOSFET integration
JP4970185B2 (ja) 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法
US9330979B2 (en) * 2008-10-29 2016-05-03 Tower Semiconductor Ltd. LDMOS transistor having elevated field oxide bumps and method of making same
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1419298A (zh) * 2001-11-13 2003-05-21 联华电子股份有限公司 非对称高电压金属氧化物半导体元件
CN101178537A (zh) * 2006-11-07 2008-05-14 中芯国际集成电路制造(上海)有限公司 不对称高压mos器件栅氧化层保护方法及其应用

Also Published As

Publication number Publication date
CN102064110A (zh) 2011-05-18
US8889518B2 (en) 2014-11-18
JP5315324B2 (ja) 2013-10-16
US20110115017A1 (en) 2011-05-19
EP2325892A2 (en) 2011-05-25
EP2325892A3 (en) 2014-01-15
TWI421951B (zh) 2014-01-01
US8525257B2 (en) 2013-09-03
KR101212476B1 (ko) 2013-01-21
TW201126616A (en) 2011-08-01
US20130316508A1 (en) 2013-11-28
KR20110055459A (ko) 2011-05-25
JP2011109100A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
CN102064110B (zh) Ldmos晶体管及其制造方法和功率场效应晶体管
US9640635B2 (en) Reliability in mergeable semiconductor devices
KR100968182B1 (ko) 고이동도 벌크 실리콘 ｐｆｅｔ
US9082846B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures
KR101099907B1 (ko) 금속 산화물 반도체 장치와 그의 형성 방법 및 집적 회로
CN102169903B (zh) Ldmos器件
CN103035726B (zh) 双栅极vdmos器件
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
CN102301484A (zh) 非对称结型场效应晶体管及其制造方法
CN103904116B (zh) 金属氧化物半导体器件和制作方法
CN102893380A (zh) 不对称外延生长及其应用
CN108242467B (zh) Ldmos器件及其制作方法
US10566423B2 (en) Semiconductor switch device and a method of making a semiconductor switch device
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN102456688B (zh) 具有不同器件外延层的集成电路技术
CN101165863A (zh) 具有深槽电荷补偿区的半导体器件及方法
CN103681850B (zh) 功率mosfet及其形成方法
EP3961722A1 (en) Apparatus for extension of operation voltage
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
KR20050058242A (ko) 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법
US7808037B2 (en) High voltage device
US7488638B2 (en) Method for fabricating a voltage-stable PMOSFET semiconductor structure
CN104810383B (zh) 半导体元件及其制造方法
CN109390409B (zh) 一种阈值可调式高压金属氧化物半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20181118

CF01 Termination of patent right due to non-payment of annual fee