CN102054535B - 一种临界电压调降方法及程序化方法 - Google Patents
一种临界电压调降方法及程序化方法 Download PDFInfo
- Publication number
- CN102054535B CN102054535B CN201010506434.0A CN201010506434A CN102054535B CN 102054535 B CN102054535 B CN 102054535B CN 201010506434 A CN201010506434 A CN 201010506434A CN 102054535 B CN102054535 B CN 102054535B
- Authority
- CN
- China
- Prior art keywords
- voltage
- nvm unit
- critical voltage
- critical
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000009966 trimming Methods 0.000 title abstract 2
- 230000009467 reduction Effects 0.000 claims abstract description 32
- 238000003860 storage Methods 0.000 claims abstract description 23
- 238000012163 sequencing technique Methods 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 13
- 230000005641 tunneling Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 2
- 239000011232 storage material Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 7
- 238000007667 floating Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Abstract
本发明实施例公开了一种临界电压调降方法及程序化方法，应用于一过度程序化场效晶体管式非易失性存储单元，该方法包含以下步骤：(a)分别施加一第一电压及一第二电压至该过度程序化场效晶体管式非易失性存储单元的控制栅极及基体；(b)在一预设时间内，施加一信号至该过度程序化场效晶体管式非易失性存储单元的漏极，以产生一有限临界电压减少量；其中，该第一电压及该第二电压的极性相反于该信号的极性。因此，储存材料中的电荷配置可以精确地控制在一特定电荷状态的小范围内，进而达到较高数字储存密度。
Description
技术领域
本发明涉及多阶储存单元(multi-level cell，MLC)的非易失性快闪存储单元(non-volatile flash memory cell)，尤指一种多阶储存单元场效晶体管式(fieldeffect transistor，FET)非易失性存储单元(non-volatile memory cell，NVM cell)的临界电压(threshold voltage)调降方法。
背景技术
电子可抹除可编程只读存储器(electrical-erasable-programmable read-onlymemory，EEPROM)是一种具有非易失性存储器特性的半导体元件，可以被电性程序化(programmed)及电性抹除(erased)。EEPROM NVM单元包含一个具有电荷储存材料(charge storing material)的FET，该电荷储存材料用以改变FET的临界电压。一旦电力切断时，上述非易失性存储器特性使得该装置可以继续保留储存信息，而该信息是以电荷(charge)的形式储存于该储存材料中，如图1A及图2A所示。此外，目前业界采用许多种EEPROM储存技术，如图1B～图1E及图2B～图2E所示。快闪EEPROM是一种NVM元件，在一次程序化或抹除操作(program/erase operation)时，可以程序化或抹除大量的存储单元。
通过设定该NVM单元为一写入状态(programmed state)及重置(reset)该NVM单元为一抹除状态(erased state)的方式，来将数据以二位格式(binaryformat)储存于NVM单元。通常利用穿隧效应(tunneling)或热载子注入(hotcarrier injection)将电荷储存于该储存材料的方式来完成程序化NVM单元的操作，而通常利用穿隧效应将电荷从该储存材料中移除的方式来完成抹除NVM单元的操作。
对于单阶(single-bit)储存的NVM单元，抹除状态及写入状态分别被指定为二位码(binary code)“1”及“0”，反之亦可。NVM单元所储存的位信息以写入状态及抹除状态的临界电压位阶(level)来表示。对于N阶储存的NVM单元，需要2N阶的临界电压位阶来表示N位二位码的状态。例如，二位储存的存储单元需要四阶的临界电压位阶来表示一个抹除状态及三个写入状态；四位储存的存储单元需要十六阶的临界电压位阶来表示一个抹除状态及十五个写入状态，以下以此类推。
MLC储存技术的目标是在单一EEPROM单元(single EEPROM cell)中可以进行多阶(multiple)临界电压的操作。取决于该储存材料中电荷的储存数量，来改变NVM单元的临界电压。就多位储存(multi-bit storage)技术而言，正确电荷配置(charge placement)与感应(sensing)的基本技术面对下列三项挑战。
·精确的电荷配置：若要正确地控制快闪存储器单元的程序化过程，需要详细了解程序化的物理意义及施加于存储器单元的电压的掌控与时序。
·精确的电荷感应：MLC存储器的读取动作基本上相当于将储存于存储体单元的模拟电荷转换为数字数据的一个模拟至数字转换动作，对存储器元件而言，是一种新概念。
·稳定的电荷储存：要达到数据保存的目标，储存电荷及泄漏率(leakagerate)(每天少于一个电子(electron))之间需维持稳定。
通常通过注入某定量的热载子至该储存材料或将电荷穿隧至该储存材料方式，将MLC程序化至一预期(desired)临界电压位阶。一存储器阵列(memoryarray)的多个NVM单元在进行程序化的过程中，注入电荷的总数随着一特定目标临界电压位阶(specific targeted threshold)的分布(distribution)范围而改变。而上述特定目标临界电压位阶的分布由不同的物理机制(physical mechanism)所造成，例如程序化偏压(programming voltage bias)的施压颤动(fluctuation)，及NVM单元在制造过程中的不一致性(non-uniformity)。就一特定电压位阶而言，NVM单元的临界电压分布，对临界电压位阶之间的可解析性(resolvability)产生一定程度的限制。为缩小临界电压分布范围，在现有程序化MLC操作过程中，业界已提出一种下限(lower bound)临界电压的写入验证(programming-verification)方法：重复地写入及验证(verify)多个NVM单元的临界电压，直到所有目标NVM单元的电压位阶都大于一特定临界电压位阶的下限临界电压。然而，因为该特定临界电压位阶没有上限(high bound)临界电压限制的缘故，对该特定临界电压位阶过度程序化的存储单元，其电压可能会超过邻近较高临界电压位阶的下限临界电压，而导致储存位信息的读取错误(misreading)。为避免MLC操作过程中的读取错误，临界电压位阶之间的间距(separation)必须增加，然而，当间距增加到一定程度后会导致在一有效临界电压范围中临界电压位阶阶数的减少。
为了划分为更多临界电压位阶且达到读取可解析性以在单一存储单元中储存更多位，设定一上限临界电压以限制过度程序化(over-programmed)的NVM单元的临界电压。图3显示的是4位多阶储存单元操作(4-bit MLCoperation)的一个例子，对一特定临界电压位阶，将NVM单元的临界电压均调整在其上限临界电压及下限临界电压的电压带(band)范围内。图3中，Li、Hi分别表示下限临界电压及上限临界电压，而Si(i＝0，...，14)表示施加于NVM栅极的电压，用以探测(probing)十六个临界电压位阶。该发明所属技术领域中具有通常知识者已知的是，当施加于一NVM单元栅极(gate)的电压超过其临界电压时，该NVM单元会导通(on)。如图3所示，该NVM单元的临界电压位在电压位阶i的电压带范围内，当施加于栅极的电压从Si-1变成Si时，该NVM单元将从截止(off)状态转变为导通(on)状态。因此，NVM单元截止至导通的过渡时期(transition)可作为以四个数字位表示的储存数据的数字特征(digital signature)(24＝16个可区分的临界电压带)。
一般是利用对NVM单元进行一些现有的程序化及调降方法，来达到程序化NVM单元及调降NVM临界电压至位阶i的临界电压带的目的。一般现有的程序化方法，无论是穿隧效应或热载子注入，皆倾向于通过增加程序化脉冲(programming pulse shots)的数目来增加NVM单元的临界电压。临界电压的增加量会随着脉冲数目的增加而越来越小。对下限临界电压调整而言，现有的程序化方法已足够。然而，因为过度程序化的NVM单元需要被调降至特定位阶i的临界电压带范围内，临界电压每次的减少量必须小于位阶i的临界电压带宽度，避免过度调降NVM的临界电压而导致NVM的临界电压低于该临界电压带的下界限。
从储存材料中移除储存电荷可达到降低已程序化(programmed)NVM单元的临界电压的目的，现有移除储存电荷的方法为穿隧释放储存电荷或注入相反电荷的热载子。但是，上述现有方法会降低已程序化NVM单元的临界电压，而过度远离写入状态。通常，在进行数次现有抹除操作后，临界电压会回到抹除状态。现有移除电荷的方法无法利用足够小的临界电压减少量来调降已程序化NVM单元的临界电压。在以下说明书中，将介绍本发明临界电压调降方法，利用极少的临界电压减少量来降低已程序化NVM单元的临界电压。临界电压减少量可以调整至非常小，保证已程序化MLC NVM单元的临界电压一定会落在一特定位阶所预期的临界电压带范围内。
发明内容
本发明的目的之一是提出一种临界电压调降方法，应用于多阶储存单元场效晶体管式非易失性存储单元。利用本发明的临界电压调降方法将临界电压调降至上限临界电压以下、及利用现有程序化方法将临界电压调升至下限临界电压以上，NVM单元的储存材料中的电荷配置可以精确地控制在一特定电荷状态的小范围内，进而达到较高数字储存密度(单位：位/存储器单元(multi-bits/cell))。
现有FET NVM单元包含：第一导电型(conductivity type)的一基体(body)端、第二导电型(该第二导电型相反于该第一导电型)的一源极(source)端及一漏极(drain)端、具电性隔离(isolated)及电荷保存(retention)特性的一电荷储存材料、及一控制栅极(control gate)端，该控制栅极端被电性隔离开该电荷储存材料，同时被构建为电性耦合至该电荷储存材料。
本发明临界电压调降方法，应用于以N型场效晶体管(NFET)为主的EEPROM，上述EEPROM的电荷储存材料中储存电子，该方法包含以下步骤：
1.对该控制栅极端及该基体端，分别施加二个负偏压(negative voltagebias)Vgneg及Vbneg。
2.在一段时间区间Tpuls内，对该漏极端施加一具正电压振幅的电压脉冲Vdpos(请参考图5A)。
或者，
1.对该漏极端及该基体端，分别施加一正偏压Vdpos及一负偏压Vbneg。
2.在一段时间区间Tpuls内，对该控制栅极端施加一具负电压振幅的电压脉冲Vgneg(请参考图5B)。
本发明临界电压调降方法，应用于以P型场效晶体管(PFET)为主的EEPROM，上述EEPROM的电荷储存材料中储存电洞(hole)，该方法包含以下步骤：
1.对该控制栅极端及该基体端，分别施加二个正偏压Vgpos及Vbpos。
2.在一段时间区间Tpuls内，对该漏极端施加一具负电压振幅的电压脉冲Vdneg(请参考图6A)。
或者，
1.对该漏极端及该基体端，分别施加一负偏压Vdneg及一正偏压Vbpos。
2.在一段时间区间Tpuls内，对该控制栅极端施加一具正电压振幅的电压脉冲Vdpos(请参考图6B)。
根据以下三个步骤，决定控制栅极电压量Vg、漏极电压量Vd及基体电压量Vb：
1.将NVM单元程序化至最高临界电压位阶。亦即，对NFET而言，多数的电子存于储存材料中；而对PFET而言，多数的电洞存于储存材料中。
2.对于一已知漏极电压的极性相反于控制栅极电压及基体电压，基体电压大小随着一选定的控制栅极电压大小而调整，致使基体与漏极接面的反向偏压(reversed bias)产生能带穿隧效应(band to band tunneling)(如图7及图8)，以消灭(annihilate)储存电荷或从储存材料释放出(release)储存电荷，并进而导致NVM单元的临界电压在最短电压脉冲持续时间(shortest available pulseduration)内下降，从最高临界电压位阶下降到一预设的临界电压减少量。
3.在相同偏压及电压脉冲振幅条件下，当NVM单元的临界电压在较低的临界电压位阶时，若要达到相同的预设临界电压减少量，则需增加电压脉冲持续时间。
附图说明
图1A～1E显示不同架构的NFET EEPROM的剖面图；
图2A～2E显示不同架构的PFET EEPROM的剖面图；
图3为例示四位储存单元NVM的多阶储存单元窗口图。本发明临界电压调降方法用来将目标临界电压降低至各位阶的上界限临界电压以下；
图4A及图4B为显示N通道EEPROM与P通道EEPROM，及NFET与PFET的等效电路端；
图5显示利用下列方式的其一以调降NFET EPROM的临界电压：(a)对控制栅极端及基体端，分别施加二个负偏压，以及对漏极端施加一正电压脉冲；或者(b)对控制栅极端施加一负电压脉冲、对基体端施加一负偏压及对漏极端施加一正偏压；
图6显示利用下列方式的其一以调降PFET EPROM的临界电压：(a)对控制栅极端及基体端，分别施加二个正偏压，以及对漏极端施加一负电压脉冲；或者(b)对控制栅极端施加一正电压脉冲、对基体端施加一正偏压及对漏极端施加一负偏压；
图7显示调降NFET EPROM的过度程序化临界电压的电气过程的剖面图；
图8显示调降PFET EPROM的过度程序化临界电压的电气过程的剖面图；
图9为根据0.13μm制造工艺的N型浮动栅极FET NVM元件，显示量测临界电压及调降电压脉冲数目的关系图。其中，对所有临界电压位阶，各电压脉冲持续时间约在0.2μs至100μs范围内，而临界电压减少量大约是每次电压脉冲减少10mV。
附图标号：
Vd漏极电压
Vg栅极电压
Vb基体电压
Vs源极电压
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
本发明提供临界电压调降方法，以调降多阶储存单元场效晶体管式非易失性存储单元的过度程序化的临界电压。以下的说明将举出本发明的数个较佳的示范实施例，本领域技术人员应可理解，本发明可采用各种可能的方式实施，并不限于下列示范的实施例或实施例中的特征。
以下以0.13μm制造工艺的多浮动栅极(poly floating gate)NVM单元(如图4A及图4B)为例，详细说明本发明。请注意，本发明不受限于NVM单元的型态(type)、制造工艺世代、或电荷储存材料，如氮化物薄膜(nitride film)或纳米晶体层(nano-crystal layer)。首先，利用一程序化方法将N型NVM单元程序化至最高临界电压位阶，约9V。接着，对N型NVM单元的设定如图5A所示：漏极电压振幅与控制栅极偏压分别设定为2.7V与-6V、电压脉冲持续时间设定为0.2μs。实验显示，当基体偏压设定为-4V时，NVM的临界电压减少量约每次电压脉冲降低10mV(10mV per pulse shot)，如图9所示。在相同偏压及电压脉冲振幅条件下，当NVM的临界电压在较低的临界电压位阶时，调整电压脉冲持续时间以达到每次电压脉冲均降低NVM的临界电压约10mV的目标，直到电压脉冲持续时间增加到100μs为止，接近NVM单元的内在(intrinsic)临界电压位阶，亦即，浮动栅极没有储存电荷(电洞或电子)时的NVM临界电压。
在另一实施例中，利用程序化方法将N型NVM单元程序化至最高临界电压位阶，约9V。接着，对N型NVM单元的设定如图5B所示：漏极偏压与基体偏压分别设定为2.7V与-4V、电压脉冲持续时间设定为0.2μs。实验显示，当控制栅极脉冲振幅设定为-6V时，NVM的临界电压减少量约每次电压脉冲降低10mV，如图9所示。在相同偏压及电压脉冲振幅条件下，当NVM的临界电压在较低的临界电压位阶时，调整电压脉冲持续时间以达到每次电压脉冲均降低NVM的临界电压约10mV的目标，直到电压脉冲持续时间增加到100μs为止，接近NVM单元内在(intrinsic)临界电压位阶，亦即，浮动栅极没有储存电荷(电洞或电子)时的NVM临界电压。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，本领域技术人员可进行各种变形或变更。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (33)
1.一种临界电压调降方法，其特征在于，应用于一过度程序化的FETNVM单元上，所述方法包含以下步骤：
分别施加一第一电压及一第二电压至所述过度程序化FET NVM单元的控制栅极及基体；以及
以每次降低一有限临界电压减少量的方式，降低临界电压，其中在一预设时间内，施加一信号至所述过度程序化FET NVM单元的漏极，以产生所述有限临界电压减少量；
其中，所述第一电压的极性相反于所述信号的极性；
且所述第二电压的极性相反于所述信号的极性或者所述第二电压为一接地电压，且所述基体的所述第二电压的大小随着所述控制栅极的所述第一电压的大小调整，致使所述基体与所述漏极接面的反向偏压产生能带穿隧效应。
2.如权利要求1所述的调降方法，其特征在于，所述信号是一电压脉冲。
3.如权利要求1所述的调降方法，其特征在于，所述信号是一电压脉冲，且所述第二电压为和所述第一电压具相同极性的一电压。
4.如权利要求1所述的调降方法，其特征在于，所述FET NVM单元具有多个存储器状态，且各所述存储器状态对应一临界电压位阶；以及，其中各所述临界电压位阶具有一第一界限及一第二界限，而且，所述有限临界电压减少量小于一临界电压位阶的所述第一界限及所述第二界限间的电压差，而所述临界电压位阶对应于一选定的存储器状态。
5.如权利要求1所述的调降方法，其特征在于，当所述过度程序化FETNVM单元为以N型场效晶体管为主的NVM单元时，所述第一电压及所述第二电压为负极性。
6.如权利要求1所述的调降方法，其特征在于，当所述过度程序化FETNVM单元为以P型场效晶体管为主的NVM单元时，所述第一电压及所述第二电压为正极性。
7.如权利要求1所述的调降方法，其特征在于，所述有限临界电压减少量根据所述预设时间长度或所述第一电压、所述第二电压及所述信号的振幅来调整。
8.如权利要求1所述的调降方法，其特征在于，当所述有限临界电压减少量与所述第一电压、所述第二电压及所述信号的振幅都固定时，所述预设时间长度与所述过度程序化FET NVM单元的临界电压大小有关。
9.一种临界电压调降方法，其特征在于，应用于一过度程序化的FETNVM单元上，所述方法包含以下步骤：
分别施加一第一电压及一第二电压至所述过度程序化FET NVM单元的漏极及基体；以及
以每次降低一有限临界电压减少量的方式，降低临界电压，其中在一预设时间内，施加一信号至所述过度程序化FET NVM单元的控制栅极，以产生所述有限临界电压减少量；
其中，所述信号的极性相反于所述第一电压的极性；
且所述第二电压的极性相反于所述第一电压的极性或者所述第二电压为一接地电压，且所述基体的所述第二电压的大小随着所述信号的电压的大小调整，致使所述基体与所述漏极接面的反向偏压产生能带穿隧效应。
10.如权利要求9所述的调降方法，其特征在于，所述信号是一电压脉冲。
11.如权利要求9所述的调降方法，其特征在于，所述信号是一电压脉冲，且所述第二电压和所述信号具相同极性的一电压。
12.如权利要求9所述的调降方法，其特征在于，所述FET NVM单元具有多个存储器状态，且各所述存储器状态对应一临界电压位阶；以及，其中各临界电压位阶具有一第一界限及一第二界限，而且，所述有限临界电压减少量小于一临界电压位阶的所述第一界限及所述第二界限间的电压差，而所述临界电压位阶对应于一选定的存储器状态。
13.如权利要求9所述的调降方法，其特征在于，当所述过度程序化FETNVM单元为以N型场效晶体管为主的NVM单元时，所述第一电压为正极性。
14.如权利要求9所述的调降方法，其特征在于，当所述过度程序化FETNVM单元为以P型场效晶体管为主的NVM单元时，所述第一电压为负极性。
15.如权利要求9所述的调降方法，其特征在于，所述有限临界电压减少量根据所述预设时间长度或所述第一电压、所述第二电压及所述信号的振幅来调整。
16.如权利要求9所述的调降方法，其特征在于，当所述有限临界电压减少量与所述第一电压、所述第二电压及所述信号的振幅都固定时，所述预设时间长度与所述过度程序化FET NVM单元的临界电压大小有关。
17.一种程序化方法，其特征在于，应用于一过度程序化的FET NVM单元上，所述FET NVM单元具有多个存储器状态，各所述存储器状态对应一临界电压位阶，所述方法包含以下步骤：
施加至少一第一信号以增加所述FET NVM单元的临界电压；
比较所述FET NVM单元的临界电压与一预设电压位阶；以及
当所述FET NVM单元的临界电压大于所述预设电压位阶时，施加一第一电压、一第二电压及一第二信号至所述FET NVM单元，以产生一有限临界电压减少量；
其中，所述施加所述第一电压、所述第二电压及所述第二信号的步骤包含：
分别施加所述第一电压及所述第二电压至所述FET NVM单元的控制栅极及基体；以及
以所述FET NVM单元的每次降低一有限临界电压减少量的方式，降低临界电压，其中在一预设时间内，施加所述第二信号至所述过度程序化FETNVM单元的漏极，以产生所述有限临界电压减少量；
其中，所述第一电压的极性相反于所述第二信号的极性；且所述第二电压的极性相反于所述第二信号的极性或者所述第二电压为一接地电压，且所述基体的所述第二电压的大小随着所述控制栅极的所述第一电压的大小调整，致使所述基体与所述漏极接面的反向偏压产生能带穿隧效应。
18.如权利要求17所述的程序化方法，其特征在于，各所述临界电压位阶具有一第一界限及一第二界限，且所述第二界限的电压大于所述第一界限的电压；其中，所述有限临界电压减少量小于所述第一界限及所述第二界限间的电压差。
19.如权利要求18所述的程序化方法，其特征在于，所述预设电压位阶为对应于一选定的存储器状态的临界电压位阶的第二界限。
20.如权利要求17所述的程序化方法，其特征在于，所述第二信号是一电压脉冲，且所述第二电压为和所述第一电压具相同极性的一电压。
21.如权利要求17所述的程序化方法，其特征在于，所述第二信号是一电压脉冲。
22.如权利要求17所述的程序化方法，其特征在于，所述第二信号是一电压脉冲，且所述第二电压为所述接地电压。
23.如权利要求17所述的程序化方法，其特征在于，当所述过度程序化FET NVM单元为以N型场效晶体管为主的NVM单元时，所述第一电压及所述第二电压为负极性。
24.如权利要求17所述的程序化方法，其特征在于，当所述过度程序化FET NVM单元为以P型场效晶体管为主的NVM单元时，所述第一电压及所述第二电压为正极性。
25.如权利要求17所述的程序化方法，其特征在于，所述有限临界电压减少量根据所述预设时间长度或所述第一电压、所述第二电压及所述第二信号的振幅来调整。
26.如权利要求17所述的程序化方法，其特征在于，当所述有限临界电压减少量与所述第一电压、所述第二电压及所述第二信号的振幅都固定时，所述预设时间长度与所述过度程序化FET NVM单元的临界电压大小有关。
27.一种程序化方法，应用于一过度程序化的场效电晶体管非挥发性存储单元上，所述FET NVM单元具有多个存储器状态，各所述存储器状态对应一临界电压位阶，所述方法包含以下步骤：
施加至少一第一信号以增加所述FET NVM单元的临界电压；
比较所述FET NVM单元的临界电压与一预设电压位阶；以及
当所述FET NVM单元的临界电压大于所述预设电压位阶时，施加一第一电压、一第二电压及一第二信号至所述FET NVM单元，以产生一有限临界电压减少量；
所述施加所述第一电压、所述第二电压及所述第二信号的步骤包含：
分别施加所述第一电压及所述第二电压至所述FET NVM单元的漏极及基体；以及
以每次降低一有限临界电压减少量的方式，降低临界电压，其中在一预设时间内，施加所述第二信号至所述过度程序化FET NVM单元的控制栅极，以产生所述有限临界电压减少量；
其中，所述第二信号的极性相反于所述第一电压的极性；
且所述第二电压的极性相反于所述第一电压的极性或者所述第二电压为一接地电压，且所述基体的所述第二电压的大小随着所述第二信号的电压的大小调整，致使所述基体与所述漏极接面的反向偏压产生能带穿隧效应。
28.如权利要求27所述的程序化方法，其特征在于，所述第二信号是一电压脉冲。
29.如权利要求27所述的程序化方法，其特征在于，所述第二信号是一电压脉冲，且第二电压为和所述第一电压具相反极性的一电压。
30.如权利要求27所述的程序化方法，其特征在于，当所述FET NVM单元为NFT NVM单元时，所述第一电压为正极性。
31.如权利要求27所述的程序化方法，其特征在于，当所述FET NVM单元为以PFET NVM单元时，所述第一电压为负极性。
32.如权利要求27所述的程序化方法，其特征在于，所述有限临界电压减少量根据所述预设时间长度或所述第一电压、所述第二电压及所述第二信号的振幅来调整。
33.如权利要求27所述的程序化方法，其特征在于，当所述有限临界电压减少量与所述第一电压、所述第二电压及所述第二信号的振幅都固定时，所述预设时间长度与所述过度程序化FET NVM单元的临界电压大小有关。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/613,124 US7957188B2 (en) | 2009-11-05 | 2009-11-05 | Structures and methods of trimming threshold voltage of a flash EEPROM memory |
| US12/613,124 | 2009-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054535A CN102054535A (zh) | 2011-05-11 |
| CN102054535B true CN102054535B (zh) | 2014-09-24 |
Family
ID=43925289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010506434.0A Active CN102054535B (zh) | 2009-11-05 | 2010-10-12 | 一种临界电压调降方法及程序化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7957188B2 (zh) |
| JP (1) | JP5341858B2 (zh) |
| KR (1) | KR101168125B1 (zh) |
| CN (1) | CN102054535B (zh) |
| TW (1) | TWI441183B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7957188B2 (en) | 2009-11-05 | 2011-06-07 | Fs Semiconductor Corp., Ltd. | Structures and methods of trimming threshold voltage of a flash EEPROM memory |
| US9548107B1 (en) * | 2015-07-09 | 2017-01-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969993A (en) * | 1997-06-20 | 1999-10-19 | Nec Corporation | Method of restoring data in non-volatile semiconductor memory |
| US5991203A (en) * | 1997-12-06 | 1999-11-23 | Samsung Electronics Co., Ltd. | Circuit and method of erasing a nonvolatile semiconductor memory |
| US6519184B2 (en) * | 2001-04-19 | 2003-02-11 | Hitachi, Ltd. | Non-volatile memory device with plurality of threshold voltage distributions |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01146370A (ja) * | 1987-12-02 | 1989-06-08 | Fujitsu Ltd | フローティングゲートを有するｆｅｔの閾値電圧調整方法 |
| US5142496A (en) * | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
| JP3410747B2 (ja) * | 1992-07-06 | 2003-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH06325582A (ja) * | 1993-05-12 | 1994-11-25 | Rohm Co Ltd | 不揮発性記憶装置 |
| JPH07287989A (ja) * | 1994-04-20 | 1995-10-31 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JPH07320487A (ja) * | 1994-05-20 | 1995-12-08 | Sony Corp | 半導体不揮発性記憶装置 |
| JP3400130B2 (ja) * | 1994-08-31 | 2003-04-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3199989B2 (ja) * | 1994-09-30 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置とその過書込み救済方法 |
| TW365001B (en) * | 1996-10-17 | 1999-07-21 | Hitachi Ltd | Non-volatile semiconductor memory apparatus and the operation method |
| US5771346A (en) * | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
| US5978276A (en) * | 1997-04-11 | 1999-11-02 | Programmable Silicon Solutions | Electrically erasable nonvolatile memory |
| JPH1187658A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | メモリセルおよびそれを備える不揮発性半導体記憶装置 |
| JP3246420B2 (ja) * | 1997-11-06 | 2002-01-15 | 日本電気株式会社 | 電気的書込可能な半導体記憶装置 |
| US6212103B1 (en) * | 1999-07-28 | 2001-04-03 | Xilinx, Inc. | Method for operating flash memory |
| JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| JP4114607B2 (ja) * | 2001-09-25 | 2008-07-09 | ソニー株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
| KR100525910B1 (ko) * | 2003-03-31 | 2005-11-02 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법 |
| US7345920B2 (en) * | 2004-09-09 | 2008-03-18 | Macronix International Co., Ltd. | Method and apparatus for sensing in charge trapping non-volatile memory |
| JP2006190820A (ja) * | 2005-01-06 | 2006-07-20 | Sony Corp | 不揮発性メモリデバイスの電荷注入方法 |
| ATE460735T1 (de) * | 2005-06-03 | 2010-03-15 | Imec | Verfahren zur steuerung einen nichtflüchtigen ladungshaftstellen-speicheranordnungen und verfahren zur bestimmung der programmier- /löschparameter |
| JP2007013197A (ja) * | 2006-08-24 | 2007-01-18 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| US7957188B2 (en) | 2009-11-05 | 2011-06-07 | Fs Semiconductor Corp., Ltd. | Structures and methods of trimming threshold voltage of a flash EEPROM memory |
-
2009
- 2009-11-05 US US12/613,124 patent/US7957188B2/en active Active
-
2010
- 2010-09-10 KR KR1020100088777A patent/KR101168125B1/ko active IP Right Grant
- 2010-09-13 TW TW099130808A patent/TWI441183B/zh not_active IP Right Cessation
- 2010-10-06 JP JP2010226319A patent/JP5341858B2/ja active Active
- 2010-10-12 CN CN201010506434.0A patent/CN102054535B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969993A (en) * | 1997-06-20 | 1999-10-19 | Nec Corporation | Method of restoring data in non-volatile semiconductor memory |
| US5991203A (en) * | 1997-12-06 | 1999-11-23 | Samsung Electronics Co., Ltd. | Circuit and method of erasing a nonvolatile semiconductor memory |
| US6519184B2 (en) * | 2001-04-19 | 2003-02-11 | Hitachi, Ltd. | Non-volatile memory device with plurality of threshold voltage distributions |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11-144477A 1999.05.28 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7957188B2 (en) | 2011-06-07 |
| KR101168125B1 (ko) | 2012-07-24 |
| CN102054535A (zh) | 2011-05-11 |
| JP5341858B2 (ja) | 2013-11-13 |
| TW201117214A (en) | 2011-05-16 |
| JP2011100533A (ja) | 2011-05-19 |
| KR20110049657A (ko) | 2011-05-12 |
| US20110103144A1 (en) | 2011-05-05 |
| TWI441183B (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8036044B2 (en) | Dynamically adjustable erase and program levels for non-volatile memory | |
| US6944063B2 (en) | Non-volatile semiconductor memory with large erase blocks storing cycle counts | |
| US8811091B2 (en) | Non-volatile memory and method with improved first pass programming | |
| US20150071008A1 (en) | Systems And Methods For Read Disturb Management In Non-Volatile Memory | |
| TWI536389B (zh) | 非依電性記憶體規劃演算法則裝置及方法 | |
| TWI521520B (zh) | Nonvolatile semiconductor memory device and its reading method | |
| KR20090011249A (ko) | 비휘발성 메모리 셀 프로그래밍 방법 | |
| KR20090092099A (ko) | 비휘발성 메모리 장치에서의 프로그래밍 방법 | |
| US6011722A (en) | Method for erasing and programming memory devices | |
| US20180301195A1 (en) | Memory cell programming | |
| JP2022519866A (ja) | フラッシュメモリデバイス | |
| JP2012517070A (ja) | Ｎａｎｄベースｎｏｒ型フラッシュメモリにおける過消去管理 | |
| JP2012119019A (ja) | 不揮発性半導体記憶装置 | |
| CN102054535B (zh) | 一种临界电压调降方法及程序化方法 | |
| KR19990066130A (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| US8462556B1 (en) | Method for operating a high density multi-level cell non-volatile flash memory device | |
| US8848452B1 (en) | Erase verification circuitry for simultaneously and consecutively verifying a plurality of odd and even-numbered flash memory transistors and method thereof | |
| JP2011065704A (ja) | 不揮発性半導体記憶装置 | |
| US9576649B2 (en) | Charge loss compensation through augmentation of accumulated charge in a memory cell | |
| CN104952475B (zh) | 快闪存储器及其编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151015 Address after: Beijing City, Chaoyang District Wangjing four district 100102 Building No. 7 East 22 2205-1 room Patentee after: Zhongtian Hongjun Semiconductor Co.,Ltd. Address before: Hsinchu City, Taiwan, China Patentee before: FS Semiconductor Corp.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee after: PEGASUS SEMICONDUCTOR (BEIJING) CO.,LTD. Address before: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee before: Zhongtian Hongjun Semiconductor Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201306 C, 888, west two road, Nanhui new town, Pudong New Area, Shanghai Patentee after: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. Address before: Room 2205-1, 22 floors, Building 7, Wangjing Dongyuan District 4, Chaoyang District, Beijing 100102 Patentee before: PEGASUS SEMICONDUCTOR (BEIJING) CO.,LTD. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191113 Address after: 201203 Room 201 and 202, 2 / F, zhangrun Building 1, Lane 61, shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Zhongtian Hongyu integrated circuit Co.,Ltd. Address before: The new town of Pudong New Area Nanhui lake west two road 201306 Shanghai City No. 888 building C Patentee before: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220620 Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: ZHONGTIAN HONGJUN SEMICONDUCTOR (SHANGHAI) Co.,Ltd. Address before: 201203 rooms 201 and 202, 2 / F, No.1 zhangrun building, Lane 61, shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee before: Zhongtian Hongyu integrated circuit Co.,Ltd. |