CN104952475B - 快闪存储器及其编程方法 - Google Patents

Abstract

本发明提供一种快闪存储器及其编程方法，可抑制存储器单元的临界值的变动。本发明的快闪存储器的编程方法的步骤包括：根据编程数据将位线设置为编程用的电压或编程禁止用的电压、施加编程脉冲至所选择的页面、及对所选择页面的编程进行验证。此外，其步骤还包括：当验证结果为具有从合格变为不合格的一不合格偏移存储器单元时，将所述不合格偏移存储器单元的所述位线电压设定为一缓和电压以缓和下一个编程脉冲的电压。通过本发明可减少由随机电报噪声或源极反弹等造成的存储器单元临界值的变化。

Description

快闪存储器及其编程方法

技术领域

本发明主要关于一种半导体存储装置，特别是关于NADN型快闪存储器及其编程方法。

背景技术

快闪记忆广泛的用于数码相机、智能手机等电子机器中作为存储装置。在这样的市场下对于快闪存储器有体积小、容量大的需求，更有高速、低电源消耗的需求。再者，快闪存储器更有一定的数据可覆写次数及数据维持特性的需求。

典型的快闪存储器以N型MOS结构的存储器单元所构成。电子累积于存储器单元的电荷累积层中，存储器单元的临界值往正方向偏移，举例来说，此状态作为“0”。另一方面，电子从存储器单元的电荷累积层放出，存储器单元的临界值往负方向偏移，举例来说，此状态作为“1”。图1显示存储器单元内“0”与“1”的临界值分布范围，存储器单元的临界值在此分布范围内作写入控制。

由于存在工艺的参数变动与时间的变化等变动的要素，各存储器的通道氧化膜与电荷累积层，并不一定在所有存储器单元中都是均匀的。换句话说，有些存储器单元容易注入电子，有些存储器单元不容易注入电子，施加相同的写入电压至二者，两者的临界值的偏移量(变动量)也相对地不同。因此，举例来说，在进行写入页面时，有些存储器单元累积了充分的电子而可达到“0”的临界值的分布范围内，然而有些存储器单元累积了不充分的电子而无法达到“0”的临界值的分布范围内。一般来说，通过写入的验证可再次施加写入电压至电子注入不充分的存储器单元，以达到“0”的临界值分布范围内。

日本专利第3626221号公报揭露了可缩小存储器单元的临界值分布范围，以及可进行高速电子注入的快闪存储器。该快闪存储器将写入电压分为多个脉冲，并且施加到存储器单元的栅极。如图2A所示，施加至控制栅的最初的Vpp脉冲电压为Vcgo，写入脉冲仅仅缓慢上升ΔVpp。脉冲宽度为一既定时间Δt，而用于一次电子注入操作的存储器单元临界值的最大变化量ΔVth等于ΔVpp。此外，如图2B所示的写入脉冲，各Vpp脉冲维持一定的dVpp/dt，仅连续上升ΔVpp。因此，注入电子期间的浮动栅极电位可以大致固定，抑制通道氧化膜的劣化到最小。

在快闪存储器中，区块内的页面在编程完成后，有几个要素会造成存储器临界值的分布范围变动。临界值变动的主要原因包括，背景图案相依度(Background PatternDependency；BPD)、浮动栅的电容耦合、验证对读取的补偿等。图3A用以说明通过此寄生影响造成存储器单元临界值变动的实施例。理想的存储器单元中在编程完成后相对的临界值的范围在0.15V的范围内，而验证对读取的补偿、背景图案相依度、浮动栅的电容耦合(FGcoupling)相对的临界值分布范围较广。

此外，随着电路线缩小，由于随机电报噪声(Random Telegraph Noise；RTN)晶体管的临界值产生变化为已知。再者，页面编程的验证降低用于减少删除状态的存储器单元的电流，亦即源极的反弹下降，此存储器单元的临界值有变动的可能性。通过随机电报噪声与源极的次要影响(源极的浮动/反弹)，编程的验证中原先应该无法“PASS(合格)”的位元被表示为“PASS”。该位元在编程结束的后，如图3B所示，临界值分布于区域Q而无法到达临界值分布范围。

发明内容

为了解决上述现有的问题，本发明提供一种快闪存储器及其编程方法以抑制存储器单元临界值的变动。

本发明解决问题的技术方案为：

本发明提供一种快闪存储器，具有多个NAND型存储器单元所构成的一存储器阵列，包括：一选择元件，选择所述存储器阵列的一页面；一设定元件，设定对一位线编程或编程禁止的一位线电压；一施加元件，施加一编程脉冲至所选择的页面；一验证元件，判断编程是否合格；一判断元件，根据验证结果辨识从合格变为不合格的一不合格偏移存储器单元，其中，当具有所述不合格偏移存储器单元时，所述设定元件将所述不合格偏移存储器单元的所述位线电压设定为一缓和电压以缓和下一个编程脉冲的电压。

较佳的所述缓和电压为二编程脉冲之间的步进电压。

较佳的所述缓和电压于编程用的电压与编程禁止用的电压之间。

较佳的所述判断元件通过比较编程脉冲施加的前后的验证结果，判断是否具有所述不合格偏移存储器单元。

较佳的所述判断元件具有一存储元件用以存储所述验证元件所产生的验证结果，所存储的验证结果用于辨识所述不合格偏移存储器单元。

本发明另提供一种编程方法，适用于具有多个NAND型存储器单元所构成的一存储器阵列的一快闪存储器，所述编程方法包括：根据编程数据将位线设置为编程用的电压或编程禁止用的电压；施加编程脉冲至所选择的页面；对所选择页面的编程进行验证；以及当验证结果为具有从合格变为不合格的一不合格偏移存储器单元时，将所述不合格偏移存储器单元的所述位线电压设定为一缓和电压以缓和下一个编程脉冲的电压。

较佳的所述缓和电压为二编程脉冲之间的步进电压。

较佳的实施例中，通过比较编程脉冲施加的前后的验证结果，辨识所述不合格偏移存储器单元。

通过本发明可减少由随机电报噪声或源极反弹等造成的存储器单元临界值的变化。

附图说明

图1为显示快闪存储器的删除状态以及写入状态的临界值的示意图；

图2A、2B为显示一实施的传统的快闪存储器的存储器单元施加写入的脉冲的说明图；

图3A为存储器单元的临界值分布的变化的要素的说明图；

图3B为传统的快闪存储器单元的编程的问题的说明图；

图4为根据本发明一实施例的快闪存储器的组成的方块图；

图5为根据本发明一实施例的存储器阵列的NAND串的组成的电路图；

图6为显示根据本发明一实施例的快闪存储器的编程时施加至各单元的电压；

图7为显示根据本发明的一实施例快闪存储器的编程操作的流程图；

图8为显示施加编程脉冲时的临界值的偏移的示意图；

图9为显示施加编程脉冲时的验证结果与位元线电压之间的关系的示意图。

符号说明：

100～快闪存储器

110～存储器阵列

120～输入输出缓冲器

130～地址暂存器

140～数据暂存器

150～控制器

152～验证存储器

160～字线选择电路

170～页面缓冲器/感测电路

180～行选择电路

190～内部电压产生电路

Ax～列地址信息

Ay～行地址信息

C1、C2、C3～控制信号

GBL0、GBL1、GBLn-1、GBLn～位线

MC0、MC1、MC2、MC31～存储器单元

NU～单元组

P1、P2、P3、P4、P5～编程脉冲

Q～区域

SGD、SGS～选择栅极线

SL～共同源极线

TD、TS～选择晶体管

Vers～删除电压

Vfy～验证电压

Vpass～通过电压

Vpgm～编程电压

Vread～读出电压

Vcc、Vcgo、Vdd、ΔVpgm、ΔVpp～电压Vt～临界值

WL0、WL1、WL2、WL31～字线

具体实施方式

接着，配合所附图式对本发明的实施例作详细说明如下。在本发明较佳的实施型态中，以NAND型的快闪存储器作为例子。此外，为了方便辨别，在图式中会强调各个部分，需注意的是图式的比例与实际装置并不一定要相同。

图4为显示根据本发明一实施例的快闪存储器组成的方块图。然而，所示的快闪存储器的组成仅为举例，本发明并非限制于此。

本发明的快闪存储器100包括存储器阵列110以行列状排列的多个存储器单元所构成、输入输出缓冲器120，暂存外部输入输出端I/O所连接的输入输出数据、地址暂存器130，接收输入输出缓冲器120的地址数据、数据暂存器140，暂存输入输出的数据、控制器150，接收来自输入输出数据缓冲器120的命令数据，以及根据外部控制信号(图示中未显示的芯片使能信号或地址闩锁使能信号等)提供控制信号C1、C2、C3以控制各单元、验证存储器152，存储编程验证的结果、字线选择电路160，根据解码来自地址暂存器130的列地址信息Ax的解码结果，进行区块选择以及字线选择、页面缓冲器/感测电路170，暂存字线选择电路160选取的页面读取出的数据，暂存选取的页面写入的数据、行选择电路180，根据解码来自地址暂存器130的行地址信息Ay解码结果，进行位线选择、以及内部电压产生电路190产生数据的读取、编程、以及删除所必需的电压(编程电压Vpgm、通过电压Vpass、读出电压Vread、删除电压Vers等等)。

本发明的一实施例的存储器阵列110，具有以行方向配置的多个区块BLK(0)、BLK(1)、...、BLK(m)区块一侧的端点设置页面缓冲器/感测电路170。然而，页面缓冲器/感测电路170亦可设置于另一侧的端点，或者是设置于两侧的端点。

在一个存储器区块中，如图5所示，形成多个NAND单元组，其中NAND单元组NU为多个串联的存储器单元，一个存储器区块内有n+1个单元组NU以列方向配置。每个单元组NU，包括由串联的多个存储器单元MCi(i=0、1、...、31)、在其中一端耦接至存储器单元MC31的漏极侧的选择晶体管TD以及另一端耦接至存储器单元MC0的源极侧的选择晶体管TS所组成。选择晶体管TD的漏极耦接至对应的位线GBL，而选择晶体管TS的源极则耦接至共同源极线SL。

存储器单元MCi的控制栅极分别耦接至对应的字线WLi，选择晶体管TD、TS的栅极分别耦接至与字线WL平行的选择栅极线SGD、SGS。字线选择电路160，在根据列地址Ax作区块选择时，通过该区块的选择栅极信号SGS、SGD选择性地驱动选择晶体管TD以及TS。另外，虽图5显示一种典型的单元组结构，然而单元组亦可包括虚拟单元。

典型的存储器单元具有一MOS构造，其包括在P型阱内形成的N型扩散区域的源极/漏极，形成于源极/漏极之间的通道上的通道氧化膜(Tunnel oxide film)，形成于通道氧化膜上的浮动栅极(电荷蓄积层)，通过浮动栅极上的介质膜形成的控制栅极。当没有电荷蓄积于浮动栅极时，即写入数据为“1”时，临界值为负的状态，存储器单元一般为导通。当有电荷蓄积于浮动栅极时，即写入数据为“0”时，临界值为正的状态，存储器单元一般为不导通。

图6为显示根据一实施例的快闪存储器在各操作下时所被施加的偏压电压的一表格图。在读取操作中，既定正电压施加至位线，既定电压(例如，0V)施加至选择的字线，通过电压Vpass(例如，4.5V)施加至未选择的字线，正电压(例如，4.5V)施加至选择栅极线SGD、SGS，导通位线选择晶体管TD以及源极线选择晶体管TS，以及施加0V至共同源极线。在编程(写入)的操作中，高电压的编程电压Vpgm(15～20V)施加至选择的字线，中间电位(例如10V)施加至未选择的字线，导通位线选择晶体管TD，不导通源极线选择晶体管TS，对应于“0”或“1”的数据的电位提供至位线GBL。在删除操作中，0V施加至区块内选择的字线，高电压(例如20V)施加至P型阱中，在基板将浮动栅极的电子拉出，以区块为单位删除数据。

接着，说明关于本发明实施例的快闪存储器的编程操作。输入输出缓冲器120接收来自外部控制器的命令与编程数据及地址，外部控制信号在输入端子接收。控制器150对所接收到的命令解码并执行编程，控制写入的操作。页面缓冲器/感测电路170通过数据暂存器140暂存所接收到的编程数据，而字线选择电路160根据所接收到的地址选择页面。

字线选择电路160根据列地址数据Ax施加编程脉冲至所选择的页面。编程脉冲Vpgm通过如图4所示的的内部电压产生电路190来产生，对应验证的结果产生如第2A、2B所示的步进电压递增的编程脉冲。施加大约15～20V的范围的编程脉冲Vpgm至所选择的页面，而施加10V的通过电压Vpass至未选择的页面，施加Vcc至选择晶体管SGD，施加0V至选择栅极SGS。此外，施加0V至欲编程为“0”的位线，施加Vdd或Vcc至“1”即写入禁止的位线。

图7为根据本发明的一实施例的编程操作的说明流程图。如上所述，步骤S100中，页面缓冲器/感测电路170根据所接收到的编程数据将编程的存储器单元的位线BL设定为0V，将写入禁止的存储器单元的位线BL设置为Vdd。

接着，步骤S102中，控制器150根据页面编程的验证结果以辨识在页面编程前后由合格(Pass)变为不合格(Fail)的存储器单元(以下称作“不合格偏移存储器单元”)。施加一个编程脉冲后进行的验证结果存储于验证存储器152中，用以比较施加下一个编程脉冲后进行的验证结果。亦即，通过比较施加编程脉冲前后的验证结果来判断是否有不合格偏移存储器单元。因此，事实上此判断通过二次的编程脉冲施加后的验证来获得。

接着，步骤S104中，在判断有不合格偏移存储器单元的情况下，将不合格偏移存储器单元的位线BL设定为+ΔVpgm，缓慢地校正下一次施加的编程脉冲的编程电压。判断是否具有不合格偏移存储器单元，由于第二次施加编程脉冲后的验证，对不合格偏移存储器单元的编程电压校正，事实上，第三次以后为施加编程脉冲的目标。

接着，步骤S106中，字线选择电路160施加编程脉冲至所选择的页面，选择的页面则执行编程。接着，步骤S108中，进行判断编程是否合格的验证。换句话说，验证为判断所选择的页面的存储器单元的临界值是否达到“0”的分布范围。在验证中，验证电压(或读取电压)施加至所选择的页面，通过缓冲器/感测电路170检测位线的电位或是电流，并根据检测的结果，所选择的存储器单元可导通的话则判定为编程不充分(不合格)，所选择的存储器单元不可导通的话则判定为数据编程正常(合格)。步骤S110中，控制器150存储此验证结果至验证存储器152中。

步骤S112中，控制器150根据所选择页面的验证结果判断所选择的页面是否所有的存储器单元皆合格。若所有存储器单元合格，则所选择页面的编程完成。

步骤S114中，若所选择的存储器单元并非全部合格的情况下，增加步进电压ΔVpgm于前一编程脉冲以产生编程脉冲，并以此施加至所选择的页面。与此并行地，通过验证判定为合格的存储器单元的位线BL设定为编程禁止的Vdd，仍属于不合格的存储器单元的位线BL则继续设定为0V。

以此步骤S100到步骤S114为回圈重复进行。第二次以后的编程脉冲施加后，控制器150比较验证存储器152所记忆的验证结果，借以辨识先前判定为合格但此次判定为不合格的存储器单元(对应步骤S102)。这样的事件下，所述存储器的超小型化所伴随的随机电报噪声造成的临界值急剧变化，以及源极反弹所造成的临界值变动会发生，如图3所示，结果临界值分布于区域Q而无法到达临界值“0”的分布范围。

发现此不合格偏移存储器单元的情况下，在控制器150的控制下，虽将不合格偏移存储器单元的位线BL设置为可再编程的电压，但通常并非为编程的电压(0V)，而是更为略大的电压，较佳设定为编程脉冲再加上步进电压ΔVpgm。其理由在于，位线BL的电压设定为0V时，施加只大于合格时编程脉冲2×ΔVpgm的电压至不合格偏移存储器单元，提供至不合格偏移存储器单元的编程电压太强，会有过编程(Overprogram)的风险。因此，为了缓和2×ΔVpgm的电压，将ΔVpgm施加至位线BL以其作为阶差补偿。此外，不合格偏移存储器单元的位线所设定的电压，并非限制于ΔVpgm，亦可设置为大于编程电压(0V)而小于编程禁止电压(Vdd)的电压。较佳的实施例中，设定不合格偏移存储器单元的位线的电压通过缓冲器/感测电路170来执行。此外，在设定不合格偏移存储器单元的位线于ΔVpgm的情况，缓冲器/感测电路170亦可通过内部电压产生电路190产生的ΔVpgm来提供至位线。

图8显示施加编程脉冲P1、P2、P3、P4、P5时的编程存储器单元(数据“0”)的临界值分布范围。编程脉冲P2中的为较验证电压大的临界值Vt所偏移的存储器单元，亦即不存在验证下合格的存储器单元，但在施加编程脉冲P3时，一部分的存储器单元较验证电压Vfy大并判定为合格。在施加编程脉冲P4后的验证，前次验证为合格的部分存储器单元，分布于小于分布下限值的区域Q中，而判定为不合格。换句话说，产生了不合格偏移存储器单元。接着，施加编程脉冲P5时，对区域Q中的不合格偏移存储器单元进行缓和地编程，不合格偏移存储器单元的临界值被偏移至数据0的分布范围内。

图9对应图8，显示施加编程脉冲P1、P2、P3、P4、P5时的验证结果与位线电压的关系。编程脉冲的步进电压为ΔVpgm，理想的存储器单元ΔVth对应于ΔVpgm偏移。

在施加编程脉冲P3后判定为验证合格的存储器单元中，将位线电压设定为Vdd或Vcc以禁止编程。接着，施加编程脉冲P4，并在编程脉冲P4施加后的验证中，发现先前判定为验证合格但此次判定为验证不合格的存储器单元的状况下，施加编程脉冲P5至该不合格偏移存储器单元。相较于编程脉冲P3，编程脉冲P5仅大2×ΔVpgm的电压，预定偏移2×ΔVth，但可能造成过度编程。因此，位线由0V设定为ΔVpgm。借此，不合格偏移存储器单元的通道电位由0V上升至ΔVpgm，而与编程脉冲P5的电压的差异可缓和为ΔVpgm。因此，随机电报噪声或源极反弹等产生的临界值变化借此校正，且可使临界值包括在目标的分布范围内。

所述实施例为一个存储器单元存储二值数据作为例子，然而亦可适用于存储多值数据的存储器单元的快闪存储器。再者，具有通常技术者可使用公知的电路技术简单地完成编程脉冲的产生，此外，编程脉冲的数量，脉冲电压，脉冲宽度时间可根据快闪存储器的设计对应的作适当的设定。

虽然已详述本发明较佳的实施例的型态，但是本发明并非限定于特别指定的实施形态，在专利申请范围所记载的本发明要点的范围内，可做各种的变形或改变。

Claims (6)

1.一种快闪存储器，具有多个NAND型存储器单元所构成的一存储器阵列，其特征在于，所述快闪存储器包括：

一选择元件，选择所述存储器阵列的一页面；

一设定元件，设定对一位线编程或编程禁止的一位线电压；

一施加元件，施加一编程脉冲至所选择的页面；

一验证元件，判断编程是否合格；以及

一判断元件，根据验证结果辨识从合格变为不合格的一不合格偏移存储器单元；

其中，当所述判断元件辨识有所述不合格偏移存储器单元时，所述设定元件将所述不合格偏移存储器单元的所述位线电压设定为一缓和电压以缓和下一个编程脉冲的电压；以及

其中，所述缓和电压为二编程脉冲之间的步进电压。

2.如权利要求1所述的快闪存储器，其特征在于，所述缓和电压于编程用的电压与编程禁止用的电压之间。

3.如权利要求1所述的快闪存储器，其特征在于，所述判断元件通过比较编程脉冲施加的前后的验证结果，辨识所述不合格偏移存储器单元。

4.如权利要求1所述的快闪存储器，其特征在于，所述判断元件具有一存储元件用以存储所述验证元件所产生的验证结果，所存储的验证结果用于辨识所述不合格偏移存储器单元。

5.一种编程方法，适用于具有多个NAND型存储器单元所构成的一存储器阵列的一快闪存储器，其特征在于，所述编程方法包括：

根据编程数据将位线设置为编程用的电压或编程禁止用的电压；

施加编程脉冲至所选择的页面；

对所选择页面的编程进行验证；以及

当验证结果为具有从合格变为不合格的一不合格偏移存储器单元时，将所述不合格偏移存储器单元的所述位线电压设定为一缓和电压以缓和下一个编程脉冲的电压；以及

其中，所述缓和电压为二编程脉冲之间的步进电压。

6.如权利要求5的编程方法，其特征在于，所述编程方法还包括：通过比较编程脉冲施加的前后的验证结果，辨识所述不合格偏移存储器单元。