CN102043737A - 电源控制设备、图像形成装置及控制电源的方法 - Google Patents

电源控制设备、图像形成装置及控制电源的方法 Download PDF

Info

Publication number
CN102043737A
CN102043737A CN2010105160761A CN201010516076A CN102043737A CN 102043737 A CN102043737 A CN 102043737A CN 2010105160761 A CN2010105160761 A CN 2010105160761A CN 201010516076 A CN201010516076 A CN 201010516076A CN 102043737 A CN102043737 A CN 102043737A
Authority
CN
China
Prior art keywords
electric energy
voltage
control module
nonvolatile memory
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105160761A
Other languages
English (en)
Inventor
北川岳寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN102043737A publication Critical patent/CN102043737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及电源控制设备、图像形成装置及控制电源的方法。电源控制设备包括：电能生成单元，生成电能并且将生成的电能提供给具有非易失性存储器和控制单元的电子设备；切换单元，监视提供给电子设备的电能电压，并且切换使得当该电压小于预定阈值时，提供给控制单元的电能不提供给非易失性存储器；以及电容，当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。

Description

电源控制设备、图像形成装置及控制电源的方法
相关申请的交叉引用
本申请主张2009年10月19日提交的日本专利申请No.2009-240431以及2010年6月14日提交的日本专利申请No.2010-135385的优先权，并通过引用将上述两件申请的整体内容包括于此。
技术领域
本发明涉及电源控制设备、图像形成装置及控制电源的方法。
背景技术
例如电源控制设备和图像形成装置的电子设备由具有各种设备的系统以及由软件构成，该各种设备包括CPU、RAM和非易失性存储介质，该软件例如存储在非易失性存储介质中的操作系统(OS)。
硬盘驱动器(HDD)或闪存能够用作构成系统的一部分的非易失性存储介质。然而，当使用闪存时，在某些情况下，由于在写数据期间突然的电源中断会导致毁坏闪存中的特定块，这成为问题。
相应地，如果使用闪存，已知在突然电源中断情况下使用备用电源的方法。
然而，通过使用这样的备用电源的方法，由备用电源保护整个系统；因此，存在需要大容量电源作为备用电源的问题，并且存在小容量电源不能保护整个系统的问题。另外，通过使用这样的备用电源的方法，由于备用电源通常由软件控制，它例如在激活软件之后不能立即有效地执行，这也是个问题。
相应地，已经提出了在例如日本专利申请No.2005-327210中揭示的设备。通过日本专利申请No.2005-327210的设备，即使当在对作为非易失性存储器的闪存写入数据时电池电压(电源)下降时，为了防止毁坏闪存的数据，如果在向闪存写入数据期间电池电压下降到等于或低于预定水平的水平，也从电容器(condenser)向闪存提供电能。
然而，即使当使用日本专利申请No.2005-327210中描述的设备时，即使当在向闪存写入数据期间电源中断，也可以防止闪存的块的毁坏；然而，需要大容量电容器。
发明内容
本发明的目的是至少部分解决现有技术中的问题。
根据本发明的方面，提供了一种电源控制设备，包括：电能生成单元，生成电能并且将生成的电能提供给具有非易失性存储器和控制单元的电子设备；切换单元，监视提供给电子设备的电能电压，并且切换使得当该电压小于预定阈值时，提供给控制单元的电能不提供给非易失性存储器；以及电容，当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
根据本发明的另一方面，提供了一种图像形成装置，包括：非易失性存储器；控制单元，执行图像形成装置的整体控制；电能生单元，生成电能并且将生成的电能提供给非易失性存储器和控制单元；切换单元，监视提供给控制单元的电能电压，并且切换使得当该电压下降到小于预定阈值时，电能被提供给控制单元而不提供给非易失性存储器；以及电容，当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
根据本发明的另一方面，提供了一种由电源控制设备执行的控制电源的方法，所述方法包括：生成电能并且将生成的电能提供给具有非易失性存储器和控制单元的电子设备；监视提供给电子设备的电能电压；当该电压小于预定阈值时，切换使得提供给控制单元的电能不提供给非易失性存储器；以及当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
当结合附图考虑时，通过阅读本发明的当前优选实施例的下述详细描述，将更好地理解本发明的上述和其它目的、特征、优势以及技术和工业的重要性。
附图说明
图1是说明根据本发明实施例的装配有电源控制设备的图像形成装置的硬件配置的框图；
图2是说明根据该实施例的图像形成装置的电源配置的框图；
图3是说明根据该实施例的电源控制电路的配置的电路图；
图4是说明根据该实施例的电源控制电路的操作序列的示例的示意图；
图5是说明根据该实施例的NAND-闪存的内部配置的框图；
图6是说明当接通电源开关时根据该实施例的电源控制电路的操作流的示例的流程图；以及
图7时说明断开根据该实施例的电源开关的操作流的示例的流程图。
具体实施方式
下面，参考附图特别描述根据本发明的优选实施例。
在实施例中，作为非易失性存储器的闪存的电源的配置特征如下。当检测到电源中断时，在用于从闪存的缓冲器中向ROM写入数据所需的时间周期中仅将施加到闪存的电压保持在写入数据所需的电压。因而，可以避免当在写入数据期间电源中断时毁坏闪存的块。下面将详细描述闪存的电源的特征。
图1是说明根据实施例的装配有电源控制设备的图像形成装置的硬件配置的框图。
作为电子设备的图像形成装置100包括CPU1、操作单元2、引擎接口(下文中也称为“I/F”)3、HDD(硬盘驱动器)4、外部I/F 5、NAND-CTL 6、作为非易失性存储器的NAND-闪存7和8、作为非易失性存储器的NOR-闪存9、随机访问存储器(RAM)10、特定用途集成电路(ASIC)11、电源控制电路12等。
CPU 1、操作单元2、引擎I/F 3、HDD 4、外部I/F 5、NAND-CTL 6、NOR-闪存9、RAM 10以及ASIC 11构成执行图像形成装置100的总体控制的控制单元21(见图2)。NAND-闪存7和8构成NAND-闪存单元22(见图2)，这将在后面描述。
CPU 1是控制设备(图像形成装置100)的所有部件的中央处理单元。CPU1在RAM 10中展开NAND-闪存7和8中存储的程序或NOR-闪存9中的程序并且激活(实施)程序以控制设备，从而实施各种功能。
操作单元2是用于操作设备的操作员(用户)的用户接口。操作单元2包括用于执行各种信息输入或指令(请求)的各种操作键(也称为操作开关或操作按钮)并且包括显示各种信息的显示器。
引擎I/F 3是连接到引擎并且执行通信的通信单元。引擎包括图像扫描单元，例如扫描原始图像的扫描单元。引擎也包括图像形成单元，例如在例如纸张的打印介质上将已经由图像扫描单元扫描的图像数据或已经从例如PC(未示出)的外部设备经由外部I/F 5接收到的打印数据打印(图像形成)作为可视图像的打印单元。如果从外部设备接收的打印数据不是用于打印的图像数据而是字符代码或绘图数据，则CPU 1和ASIC 11将这样的数据转换为用于打印的图像数据。
HDD 4是硬盘驱动器，用作非易失性存储介质并且在其中存储各种数据，例如各种程序。
外部I/F 5是连接到外部设备用于通信的网络接口或USB标准接口或IEEE 1394标准接口(直接接口)。
NAND-CTL 6是控制对于NAND-闪存7和8写入/读取数据的存储器控制单元。
NAND-闪存7和8是NAND类型闪存，用作非易失性存储介质并且在其中存储各种数据，例如各种程序。
NOR-闪存9是NOR类型闪存，用作非易失性存储介质并且在其中存储各种数据，例如各种程序。
RAM 10是用作存储各种程序的程序存储器或当CPU 1执行对数据的处理时使用的工作存储器的存储器。
ASIC 11允许由CPU 1控制的设备被共享并且从架构的视点支持例如应用程序的有效开发。
电源控制电路12对应于电源控制设备。电源控制电路12包括电能生成单元，电能生成单元使用来自商业电源(AC电源)的电能(电源)生成提供给控制单元21的电能(DC电源)，这将在后面描述，并且向包括上述CPU 1和NAND-闪存7和8的单元提供电能(施加电压)。
在这个阶段，CPU 1经由NAND-CTL 6向NAND-闪存7和8写入数据，或者经由NAND-CTL 6从NAND-闪存7和8读取数据以在RAM 10中展开数据。另外，NOR-闪存9能够直接从CPU 1写入数据。
图2是说明图1所示的图像形成装置100的电源的配置的框图。在图像形成装置100中，电源控制电路12使用从商业电源提供的电能生成提供给控制单元21的电能并且将电能直接提供给构成控制单元21的单元，例如CPU 1、操作单元2和NAND-CTL 6。然而，电源控制电路12经由场效应晶体管将电能提供给构成NAND-闪存单元22的NAND-闪存7和8。经由场效应晶体管提供给NAND-闪存7和8的电能用作提供给NAND-闪存的电能。下面，参考图3描述生成提供给控制单元21的电能以及提供给NAND-闪存单元22(NAND-闪存7和8)的电能的电源控制电路12。
图3是说明图2中示出的电源控制电路12的配置的电路图。电源控制电路12包括电能生成单元35、场效应传感器(下文中称为“FET”)31、重置IC(重置电路)32、电容器33以及电压输出端子12a和12b。FET 31和重置IC 32对应于切换单元，并且电容器33对应于电容。
电能生成单元35生成电能并将生成的电能提供给控制单元21。FET 31是P型FET或N型FET并且具有切换功能，从而提供给控制单元21并由电能生成单元35生成的电能或者被提供给NAND-闪存7和8，或者不提供给NAND-闪存7和8(即，NAND-闪存7和8与至控制单元21的电源分离)。相应地，在FET 31中，将电源电压输出至控制单元21的电压输出端子12a与漏极端子D相连；将电源电压输出至NAND-闪存单元22(NAND-闪存7和8)的电压输出端子12b以及电容器33的一个端子与源极端子S相连；并且用于重置IC 32的输出端子与栅极端子G相连。如图3所示，电压输出端子12a连接至控制单元21，并且电压输出端子12b连接至NAND-闪存单元22。
另外，即使当FET 31不处于导通状态时，以将电压从电压输出端子12b施加到NAND-闪存7和8的方式将寄生二极管31a插入在漏极端子D和源极端子S之间，从而减少电容器33的充电时间。
重置IC 32监视至控制单元21的电源电压。如果监视的电压等于或大于预定值(在该例中是“2.9V”)，则重置IC 32通过使输出至FET 31的栅极端子G的信号为高电平“H”来允许FET 31处于导通状态。如此，控制单元21的电源变得与NAND-闪存7和8相同。换句话说，提供给控制单元21的电能也由重置IC 32和FET 31提供给NAND-闪存7和8。相应地，至NAND-闪存7和8的电源电压(从电压输出端子12b施加(输出)到NAND-闪存7和8的电压)是从NAND-闪存7和8读取数据和向NAND-闪存7和8写入数据所需的电压。
另外，如果由重置IC 32监视的电压小于2.9V，则重置IC 32通过使输出至FET 31的栅极端子G的信号为低电平“L”来允许FET 31处于非导通状态。如此，由于至NAND-闪存7和8的电源电压降低，NAND-闪存7和8与至控制单元21的电源分离。换句话说，重置IC 32和FET 31切换电能从而提供给控制单元21的电能不提供给NAND-闪存7和8。
如果NAND-闪存7和8与至控制单元21的电源分离，即，如果重置IC 32和FET 31切换电能从而提供给控制单元21的电能不提供给NAND-闪存7和8，则电容器33具有将施加到NAND-闪存7和8的电压保持在从NAND-闪存7和8中的缓冲器向ROM写入数据所需的时间周期内写入数据所需的电压。
能够基于ROM中最大电能消耗、从缓冲器至ROM的最大写入时间、控制单元21的电压以及ROM中的最小操作电压来设置电容器33的电容量。更详细地，能够使用下述等式来设置电容器33的电容量：
I × T ( V 1 - V 2 ) = C ,
其中I是ROM中的最大电能消耗(与数目成正比增加)，T是从缓冲器至ROM的最大写入时间，V1是由重置IC 32检测到的电压，V2是ROM中的最小操作电压，并且C是电容量。
电容器33具有根据NAND-闪存7和8的数目(在该例中是2)的容量。相应地，如果NAND-闪存的数目是1个或者3个或更多，电容器33被优选地配置使得电容器33具有根据NAND-闪存的数目的容量。
另外，通过将电容器33的容量改变为可用于NOR-闪存9，上述电源控制电路12也能够用于NOR-闪存9。
另外，电容量是可变容量的电容器能够用于电容器33。
如果监视的电压小于2.9V，重置IC 32重置CPU 1或NAND-CTL 6。
如果重置了CPU 1或NAND-CTL 6，则不下发对NAND-闪存7和8或NOR-闪存9的写命令。详细地，当至控制单元21的电源小于2.9V时，如果在NAND-闪存7和8或NOR-闪存9根据截止目前下发的写命令完成在ROM中的数据写入的时间段内写入数据所需的电压降低，则NAND-闪存7和8或NOR-闪存的块不会毁坏。
图4是说明图3所示的电源控制电路12的操作序列的示例的示意图。如图4所示，如果图像形成装置100的电源开关(电源SW)(未示出)接通，则至控制单元21的电源电压升高，如图4(b)所示。此时，至NAND-闪存7和8的电源电压以经由FET 31中的寄生二极管31a的很小延迟升高，如图4(d)所示(周期A的说明)。
如图4(b)所示，如果至控制单元21的电源电压升高到2.9V，则重置IC32的输出改变为“H”，如图4(c)所示。相应地，FET 31进入导通状态并且因而至NAND-闪存7和8的电源电压变得与至控制单元21的电源电压相同，如图4(d)所示(周期B的说明)。
然后，控制单元21在至控制单元21的电源电压和至NAND-闪存7和8的电源电压都升高的状态下开始其操作(周期C的说明)。
此后，如图4(a)所示，如果电源开关断开，则FET 31处于导通状态，直到至控制单元21的电源电压降低到2.9V，如图4(b)所示。相应地，至NAND-闪存7和8的电源电压也降低到2.9V，如图4(d)所示(周期D的说明)。
如果至控制单元21的电源降低到小于2.9V，则来自重置IC 32的输出改变为“L”，如图4(c)所示。相应地，FET 31进入非导通状态，从而NAND-闪存7和8与至控制单元21的电源分离。详细地，至控制单元21的电源以及至NAND-闪存7和8的电源分离。
连接至电压输出端子12b的电容器33能够在预定时间周期内(在该例中是“700μsec”)保持至NAND-闪存7和8的电源电压(施加到NAND-闪存7和8的电压)直到电压降低到2.7V。
相应地，即使当在NAND-CTL 6执行的对NAND-闪存7和8写入数据期间电源开关断开时(即使当电源中断时)，如图4(d)所示，如果至NAND-闪存7和8的电源电压被保持700μsec，在该时间内电压降低到2.7V，则可以完成从NAND-闪存7和8中的缓冲器至ROM的数据写入(周期E的说明)。
相应地，即使在对NAND-闪存7和8写入数据期间电源中断，NAND-闪存7和8的块也不会毁坏。
图5是说明图2所示的NAND-闪存7和8的内部配置的框图。NAND-闪存7和8每个包括缓冲器51和ROM 52。
NAND-闪存7和8中的缓冲器15临时存储从NAND-CTL 6接收的写数据。存储在缓冲器51中的数据以页为单位写入ROM 52。
在对ROM 52写入数据完成之前，NAND-CTL 6不发送后续写数据；因而，即使在写入数据的过程中电源中断，也期望完成数据写入。
对于当前在市场上可用的NAND-闪存，从缓冲器至ROM写入数据所需的最大时间是700μsec。
相应地，在实施例中，即使当在由NAND-CTL 6执行的对NAND-闪存7和8写入数据期间电源中断，电源也被保持700μsec直到NAND-闪存7和8的电源电压降低到2.7V。
图6是当电源开关接通时图3所示的电源控制电路12的操作流的示例的流程图。图7是当电源开关断开时电源控制电路12的操作流的示例的流程图。
如图6所示，如果电源开关接通，则FET 31的寄生二极管31a向NAND-闪存7和8提供电能，直到至控制单元21的电源电压升高到2.9V。如此，电容器33被逐渐充电，并且因而至NAND-闪存7和8的电源电压升高。
如果至控制单元21的电源等于或大于2.9V，则重置IC 32检测该状态并且FET 31进入导通状态，从而至控制单元21的电源电压变得与至NAND-闪存7和8的相同。在此阶段，当电源开关接通时执行的操作完成，这时控制单元21开始自己的操作。
如图7所示，如果电源开关断开，则FET 31处于导通状态直到至控制单元21的电源电压升高到2.9V。相应地，至NAND-闪存7和8的电源电压降低到2.9V。
然后，如果重置IC 32检测到至控制单元21的电源电压降低到小于2.9V的水平，则重置IC 32允许FET 31处于非导通状态。
如果FET 31进入非导通状态，则至控制单元21的电源与至NAND-闪存7和8的电源分离。换句话说，重置IC 32和FET 31切换提供给控制单元21的电能从而提供电能不提供给NAND-闪存7和8。
施加到NAND-闪存7和8的电源的负载仅是用于NAND-闪存7和8。相应地，即使在对NAND-闪存7和8写入数据期间，连接到NAND-闪存7和8的电容器33将写入数据所需的电压保持700μsec或更多直到电压下降到2.7V。
如果电容器33具有将电压保持700μsec的容量，在该700μsec内向NAND-闪存7和8写入数据所需的电压下降到2.7V，则NAND-闪存7和8的块不会毁坏；因而，对NAND-闪存7和8写入数据可靠地完成。另外，如果电容器33具有对于每个NAND-闪存250μF的容量，则写入数据所需的电压通常被保持。
在保持电压之后，即在对NAND-闪存7和8写入数据完成之后，由于自放电，至NAND-闪存7和8的电源电压变为0V，从而当电源开关断开时完成执行的操作。
如上所述，根据实施例，在电源中断时不保护控制单元21的整体。相反，施加到闪存的电压被保持在向闪存(NAND-闪存和NOR-闪存)写入数据所需的时间周期内写入数据所需的电压。相应地，当在写入数据期间电源中断而没有布置大容量备用电源或电容器时，可以避免闪存的块的毁坏。另外，与本发明相关的所有功能能够使用硬件构造。相应地，没有软件依赖性，因而总是能够保护闪存。
另外，在实施例中，重置IC监视由商业电源提供的电能生成的至控制单元21的电源电压；然而，配置不限于此。例如，重置IC可以配置用于监视施加到NAND-闪存7和8的电压。当电压变得小于预定值时，NAND-闪存7和8可以与至控制单元21的电源分离，即提供给控制单元21的电能被配置为不提供给NAND-闪存7和8。
如上所述，根据实施例的电源控制设备，当电源突然中断时可以避免毁坏闪存的块并且提升对闪存的保护，而不需要布置保护电子设备的整个控制单元21的大容量备用电源或大容量电容器。相应地，可以提供低成本电源控制设备和电子设备。
另外，在实施例中，描述了一个例子作为示例，其中FET 31切换使得提供给控制单元21的电能或者提供给NAND-闪存7和8或者不提供给NAND-闪存7和8；然而，切换单元不限于FET 31。例如，替代FET 31，也能够使用双极晶体管。然而，当使用FET 31时，比起当使用双极晶体管时，切换速度更快。
另外，在实施例中，如图5所示，描述了每个都包括缓冲器51和ROM 52的NAND-闪存7和8作为示例；然而，配置不限于此。不包括缓冲器的非易失性存储器也可以应用于实施例中用于提供电能。在这样的情况下，当设置电容器33的电容时，从缓冲器至ROM的最大写时间(写完成时间)是从NAND-CTL 6至非易失性存储器的最大写时间(写完成时间)。
根据本发明的方面，可以避免当电源突然中断时毁坏闪存的块并且提升对闪存的保护，而不需要布置大容量备用电源或电容器。
尽管关于特定实施例完整和清楚地描述了本发明，所附权利要求并不因而限于此，而是应当被理解为体现在这里揭示的基本教示下对于本领域技术人员可见的所有变型和替代构造。

Claims (11)

1.一种电源控制设备，包括：
电能生成单元，生成电能并且将生成的电能提供给具有非易失性存储器和控制单元的电子设备；
切换单元，监视提供给电子设备的电能电压，并且切换使得当该电压小于预定阈值时，提供给控制单元的电能不提供给非易失性存储器；以及
电容，当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
2.根据权利要求1所述的电源控制设备，其中
电能生成单元将生成的电能提供给控制单元，以及
切换单元监视提供给控制单元的电能电压，切换使得当该电压等于或大于该阈值时，提供给控制单元的电能也提供给非易失性存储器，并且切换使得当该电压下降到低于该阈值时，提供给控制单元的电能不提供给非易失性存储器。
3.根据权利要求2所述的电源控制设备，其中
电容包括电容器，
切换单元包括连接到控制单元用于监视提供给控制单元的电能电压的重置电路以及连接到控制单元和非易失性存储器的晶体管；以及
当电压等于或大于该阈值时，通过控制晶体管处于导通状态，重置电路将提供给控制单元的电能提供给非易失性存储器，并且当电压下降到小于该阈值时，通过控制晶体管处于非导通状态，重置电路不将提供给控制单元的电能提供给非易失性存储器。
4.根据权利要求3所述的电源控制设备，其中
晶体管是场效应晶体管；以及
在场效应晶体管中，输出控制单元的电源电压的端子被连接至漏极端子，用于将电压施加到非易失性存储器和电容器端子的端子被连接至源极端子，并且重置电路的输出端子连接至栅极端子。
5.根据权利要求4所述的电源控制设备，其中寄生二极管插入在场效应晶体管的漏极端子和源极端子之间。
6.根据权利要求1所述的电源控制设备，其中
非易失性存储器包括缓冲器和ROM，以及
当电能被切换以提供给控制单元时，电容在能够完成从缓冲器向ROM写入数据的时间周期内保持施加到非易失性存储器的电压。
7.根据权利要求6所述的电源控制设备，其中基于ROM的最大电能消耗、从缓冲器至ROM的最大写入时间、控制单元的电压以及ROM的最小操作电压来设置电容器的电容量。
8.根据权利要求7所述的电源控制设备，其中电容器的电容量是通过用最大电能消耗和最大写入时间的乘积值除以控制单元的电压和最小操作电压之间的差值计算得到的值。
9.根据权利要求7所述的电源控制设备，其中根据非易失性存储器的数目来设置电容器的电容量。
10.一种图像形成装置，包括：
非易失性存储器；
控制单元，执行图像形成装置的整体控制；
电能生成单元，生成电能并且将生成的电能提供给非易失性存储器和控制单元；
切换单元，监视提供给控制单元的电能电压，并且切换使得当该电压下降到小于预定阈值时，电能被提供给控制单元而不提供给非易失性存储器；以及
电容，当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
11.一种由电源控制设备执行的控制电源的方法，所述方法包括：
生成电能并且将生成的电能提供给具有非易失性存储器和控制单元的电子设备；
监视提供给电子设备的电能电压；
当该电压小于预定阈值时，切换使得提供给控制单元的电能不提供给非易失性存储器；以及
当电能被切换以提供给控制单元时，在能够完成向非易失性存储器写入数据的时间周期内保持施加到非易失性存储器的电压。
CN2010105160761A 2009-10-19 2010-10-18 电源控制设备、图像形成装置及控制电源的方法 Pending CN102043737A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-240431 2009-10-19
JP2009240431 2009-10-19
JP2010135385A JP5556405B2 (ja) 2009-10-19 2010-06-14 電源制御装置、画像形成装置および電源制御方法
JP2010-135385 2010-06-14

Publications (1)

Publication Number Publication Date
CN102043737A true CN102043737A (zh) 2011-05-04

Family

ID=43502947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105160761A Pending CN102043737A (zh) 2009-10-19 2010-10-18 电源控制设备、图像形成装置及控制电源的方法

Country Status (4)

Country Link
US (1) US8874278B2 (zh)
EP (1) EP2312419A1 (zh)
JP (1) JP5556405B2 (zh)
CN (1) CN102043737A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235111A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5903922B2 (ja) 2012-02-16 2016-04-13 株式会社リコー 機器管理システム、機器管理方法、画像形成装置、機器管理プログラム
KR20140066858A (ko) 2012-11-13 2014-06-03 삼성전자주식회사 보조 기억 장치 및 그를 채용한 전자 시스템
US20150052390A1 (en) * 2013-08-13 2015-02-19 Breakaway Systems Apparatus and Method for Microprocessor File System Protection
US9921916B2 (en) * 2015-12-18 2018-03-20 Intel Corporation Management of power loss in a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060015683A1 (en) * 2004-06-21 2006-01-19 Dot Hill Systems Corporation Raid controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage
US20090254772A1 (en) * 2008-04-08 2009-10-08 International Business Machines Corporation Extending and Scavenging Super-Capacitor Capacity

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3225557C2 (de) * 1982-07-08 1985-08-14 Telefunken electronic GmbH, 7100 Heilbronn Schaltung für eine Computer-Blitzsteuerung
US4584623A (en) * 1983-11-07 1986-04-22 Watsco, Inc. Electrical load protection device
JPH07248977A (ja) 1994-03-10 1995-09-26 Fuji Electric Co Ltd 不揮発性メモリ回路
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
JP2004110334A (ja) * 2002-09-18 2004-04-08 Fuji Xerox Co Ltd メモリ制御装置
US7660998B2 (en) * 2002-12-02 2010-02-09 Silverbrook Research Pty Ltd Relatively unique ID in integrated circuit
JP2004272309A (ja) * 2003-03-04 2004-09-30 Ricoh Co Ltd 不揮発性メモリデータ保護装置
JP2005327210A (ja) * 2004-05-17 2005-11-24 Denso Corp 電子装置
US7395452B2 (en) 2004-09-24 2008-07-01 Microsoft Corporation Method and system for improved reliability in storage devices
US7180782B2 (en) * 2005-06-10 2007-02-20 Macronix International Co., Ltd. Read source line compensation in a non-volatile memory
JP2007156864A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd データ保持装置
JP4915551B2 (ja) * 2006-03-16 2012-04-11 パナソニック株式会社 タイムスイッチ
US8024508B2 (en) * 2006-03-21 2011-09-20 Lg Electronics Inc. Computer storage control
JP4750747B2 (ja) 2007-04-09 2011-08-17 キヤノン株式会社 記憶装置、記憶装置の制御方法及び制御装置
US8001419B2 (en) * 2007-11-13 2011-08-16 Rockwell Automation Technologies, Inc. Energy storage module
JP5458507B2 (ja) 2008-05-27 2014-04-02 株式会社リコー 画像処理装置、画像形成装置及びデータ保護方法
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060015683A1 (en) * 2004-06-21 2006-01-19 Dot Hill Systems Corporation Raid controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage
US20090254772A1 (en) * 2008-04-08 2009-10-08 International Business Machines Corporation Extending and Scavenging Super-Capacitor Capacity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235111A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 电子设备和管理闪存的读取电平的方法
US11016705B2 (en) 2019-04-30 2021-05-25 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory
US11567701B2 (en) 2019-04-30 2023-01-31 Yangtze Memory Technologies Co., Ltd. Electronic apparatus and method of managing read levels of flash memory

Also Published As

Publication number Publication date
EP2312419A1 (en) 2011-04-20
JP5556405B2 (ja) 2014-07-23
JP2011108219A (ja) 2011-06-02
US20110089922A1 (en) 2011-04-21
US8874278B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
TWI711046B (zh) 用於非揮發性記憶體裝置之具有快速開啟的低待機電源
CN102043737A (zh) 电源控制设备、图像形成装置及控制电源的方法
CN100570742C (zh) 用于待机操作的低功率管理器
CN102859837A (zh) 电化学电池单元平衡电路和方法
CN106257592A (zh) 用于存储器装置的驱动器电路
TW201113880A (en) DRAM positive wordline voltage compensation device for array device threshold voltage and method thereof
CN103562999A (zh) 包含启用电路的装置及系统
US20200285299A1 (en) Information processing apparatus having volatile memory used to cache write data to nonvolatile memory, power supply method therefor, and storage medium storing program therefor
CN103794248B (zh) 多栅极存储器的控制栅极字线驱动器电路
US7203128B2 (en) Ferroelectric memory device and electronic apparatus
US6862236B2 (en) Ferroelectric memory device with an equalization circuit connected between word voltage supply lines and bit voltage supply lines
CN106782266B (zh) 一种显示屏驱动控制方法、装置和显示屏驱动控制电路
CN112581894B (zh) 显示设备及其供电方法
CN103000221B (zh) 半导体装置
JPWO2011092750A1 (ja) メモリ性液晶の駆動回路
CN109599049A (zh) 一种显示面板的测试系统和测试方法
US11495290B2 (en) Memory system and power supply circuit with power loss protection capability
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
US20060023487A1 (en) Method of operating dynamic random access memory
CN110083268B (zh) 电路控制方法及控制装置，显示模组及显示装置
JP6838123B1 (ja) 情報処理装置、及び電源制御方法
JP2006185530A (ja) 不揮発性半導体メモリ装置
CN206148142U (zh) 铁电随机存取存储器的电源时序控制电路
KR100550645B1 (ko) 전압 드라이빙 회로를 구비하는 반도체 메모리 소자
CN202395500U (zh) 充电控制电路、耗材芯片及成像系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110504