CN102035960A

CN102035960A - 节电处理装置、节电处理方法和图像形成装置

Info

Publication number: CN102035960A
Application number: CN2010101366638A
Authority: CN
Inventors: 中港努; 堀川毅
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2009-09-29
Filing date: 2010-03-11
Publication date: 2011-04-27
Anticipated expiration: 2030-03-11
Also published as: JP5359742B2; CN102035960B; JP2011073176A; US8351805B2; US20110076038A1

Abstract

本发明涉及节电处理装置、节电处理方法和图像形成装置。节电处理装置包括处理单元、输出单元和转换单元。处理单元被构成为从供电的第一状态转换到限制供电的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行这样的转换所需要的第一处理，并且在执行了所述第一处理之后执行输出第一信号的第二处理。输出单元在接收到从所述处理单元输出的所述第一信号之后输出第二信号，并且，当在所述第一处理开始之后的预定时间之后的预定时间段内没有接收到从所述处理单元输出的所述第一信号时，该输出单元输出所述第二信号。转换单元在接收到从所述输出单元输出的所述第二信号之后，将所述处理单元转换到所述第二状态。

Description

节电处理装置、节电处理方法和图像形成装置

技术领域

本发明涉及节电处理装置、节电处理方法和图像形成装置。

背景技术

日本特开平(JP-A)11-53207号公报公开了一种车辆控制装置。如果在相互监视异常的第一CPU或第二CPU的任何一个中出现异常，则该车辆控制装置复位(重新启动)出现异常的CPU，并从另一CPU向该CPU发送用于恢复正常操作的设置值。

日本特开(JP-A)2008-182580号公报公开了一种节能控制装置。在当通过节能模式转换功能而将模式转换到节能模式时模式转换失败并且不能进行电力控制的情况下，在经过了设置到系统重新启动控制器的开/关计时器的时间之后，节能控制装置重新启动系统。

发明内容

本发明的目的是提供一种节电处理装置、节电处理方法和图像形成装置，其中，即使在处理单元从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态的情况下出现异常，处理单元也可以在比重新启动处理单元更短的时间内转换到第二状态。

本发明的第一方面提供一种节电处理装置，该节电处理装置包括：处理单元，其被构成为从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行这样的转换所需要的第一处理，并且在执行了所述第一处理之后执行输出第一信号的第二处理；输出单元，其在接收到从所述处理单元输出的所述第一信号之后输出第二信号，并且，当在所述第一处理开始之后的预定时间之后的预定时间段内没有接收到从所述处理单元输出的所述第一信号时，该输出单元输出所述第二信号；以及转换单元，其在接收到从所述输出单元输出的所述第二信号之后，将所述处理单元转换到所述第二状态。

本发明的第二方面提供本发明第一方面的节电处理装置，该节电处理装置还包括：检测单元，其检测在从所述第一处理开始时直到所述处理单元完全转换到所述第二状态时的时间段中出现的异常；以及控制器，其根据所述检测单元检测到的异常出现的时间来执行预定控制。

本发明的第三方面提供本发明第二方面的节电处理装置，其中，所述控制器进行控制，使得当在所述第一处理的执行过程中检测到异常时，所述处理单元和所述转换单元重新启动。

本发明的第四方面提供本发明第二方面的节电处理装置，其中，根据本发明的第四方面，所述控制器进行控制，使得当在从所述第一处理结束时直到所述处理单元完全转换到第二状态时的时间段中检测到异常时，所述处理单元转换到所述第二状态。

本发明的第五方面提供本发明第一方面的节电处理装置，其中：所述处理单元还被构成为从所述第二状态转换到所述第一状态，并在从所述第二状态转换到所述第一状态之后执行必要的第三处理；所述转换单元还在所述处理单元处于所述第二状态并且出现预定事件时将所述处理单元从所述第二状态转换到所述第一状态；并且，所述节电处理装置还包括：检测单元，其检测在从所述第一处理开始时直到所述处理单元完全转换到所述第二状态时的时间段内、以及在从所述第三处理开始时直到所述第三处理结束时的时间段内出现的异常；以及控制器，其根据所述检测单元检测到的异常出现的时间来执行预定控制。

本发明的第六方面提供本发明第五方面的节电处理装置，其中，所述控制器进行控制，使得当在所述第三处理的执行过程中检测到出现异常时，所述处理单元和所述转换单元重新启动。

本发明的第七方面是提供一种节电处理装置，该节电处理装置包括：处理单元，其被构成为从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行这样的转换所需要的第一处理，并且在执行了所述第一处理之后执行输出第一信号的第二处理；输出单元，当在所述第一处理开始之后的预定时间之后经过了预定时间段时，该输出单元输出第二信号；以及转换单元，其在接收到从所述处理单元输出的所述第一信号和从所述输出单元输出的所述第二信号中的一个之后，将所述处理单元转换到所述第二状态。

本发明的第八方面提供一种图像形成装置，该图像形成装置包括：图像形成单元，其转换到下述的图像形成操作使能状态和图像形成操作禁止状态，在所述图像形成操作使能状态中供电并且能够进行图像形成操作，在图像形成操作禁止状态中限制供电并且不能进行图像形成操作，并且，当所述图像形成单元处于图像形成操作使能状态时，所述图像形成单元基于图像的信息而形成图像；以及根据本发明第一方面所述的节电处理装置。在本发明的第八方面中，处理单元执行将所述图像形成单元从所述图像形成操作使能状态转换到所述图像形成操作禁止状态的第一处理，在执行所述第一处理之后在从所述第一状态到所述第二状态的转换之前执行所述转换所需要的第二处理，并且在执行所述第二处理后执行输出第一信号的第三处理。

本发明的第九方面提供一种图像形成装置，该图像形成装置包括：图像形成单元，其转换到下述的图像形成操作使能状态和图像形成操作禁止状态，在所述图像形成操作使能状态中供电并且能够进行图像形成操作，在图像形成操作禁止状态中限制供电并且不能进行图像形成操作，并且，当所述图像形成单元处于图像形成操作使能状态时，所述图像形成单元基于图像的信息而形成图像；以及根据本发明第七方面所述的节电处理装置。在本发明的第九方面中，处理单元执行将所述图像形成单元从所述图像形成操作使能状态转换到所述图像形成操作禁止状态的第一处理，在执行所述第一处理之后在从所述第一状态到所述第二状态的转换之前执行所述转换所需要的第二处理，并且在执行所述第二处理后执行输出第一信号的第三处理。

本发明的第十方面提供一种节电处理方法。在本发明的第十方面中，处理单元被构成为从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行所述转换所需要的第一处理，并在执行了所述第一处理之后执行输出第一信号的第二处理，并且，转换单元在接收到从所述处理单元输出的第二信号之后，将所述处理单元转换到所述第二状态。所述节电处理方法包括以下步骤：在接收到从所述处理单元输出的所述第一信号之后，向所述转换单元输出所述第二信号；并且，当在所述第一处理开始之后的预定时间之后的预定时间段内没有接收到从所述处理单元输出的所述第一信号时，输出所述第二信号。

根据本发明的第一方面，当处理单元从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态时，即使出现异常，处理单元也可以在比处理单元重新启动时所需要的时间更短的时间内转换到第二状态。

根据本发明的第二方面，可以根据异常出现的时间段来执行控制。

根据本发明的第三方面，即使出现了异常并且停止了处理单元的操作，该状态也可以复位。

根据本发明的第四方面，即使转换单元发生故障，处理单元也可以转换到第二状态。

根据本发明的第五方面，可以根据异常出现的时间段来执行控制。

根据本发明的第六方面，即使出现了异常并且停止了处理单元的操作，该状态也可以复位。

根据本发明的第七至第十方面，当处理单元从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态时，即使出现异常，处理单元也可以在比处理单元重新启动时所需要的时间更短的时间内转换到第二状态。

附图说明

基于附图，详细地描述本发明的示例性实施方式，在附图中：

图1是例示根据本发明第一至第五示例性实施方式的图像形成装置的结构的图；

图2是例示根据第一示例性实施方式的控制器的结构的图；

图3是例示根据第一至第三示例性实施方式的计时器IC的功能结构的图；

图4是例示根据第二示例性实施方式的控制器的结构的图；

图5是例示根据第三示例性实施方式的控制器的结构的图；

图6是例示根据第四示例性实施方式的控制器的结构的图；

图7是例示当第二CPU执行根据第一示例性实施方式的计时器IC的功能时的处理例程的流程图；

图8是例示当第二CPU执行根据第三示例性实施方式的计时器IC的功能时的处理例程的流程图；

图9是例示根据第五示例性实施方式的控制器的结构的图；

图10是例示根据第五示例性实施方式的计时器IC的功能结构的图；以及

图11是例示当第二CPU执行根据第五示例性实施方式的计时器IC的功能时的处理例程的流程图。

具体实施方式

下面，将参考附图来详细地描述本发明的示例性实施方式。

[第一实施方式]

图1例示根据第一示例性实施方式的图像形成装置10的结构。

如在图1中所示，图像形成装置10包括控制器12、图像读取单元14、图像形成单元16、用户接口(UI)单元18、电源控制器20和通信接口(IF)21。

图像读取单元14由扫描仪构成，其读取原稿图像，并获取表示原稿图像的图像信息。

图像形成单元16基于图像信息而形成图像。根据第一示例性实施方式的图像形成单元16是如下的电子照相系统的图像形成单元：其使感光体带电，基于图像信息对感光体进行曝光，使用调色剂对曝光产生的静电潜像进行显影，将显影图像直接转印到记录介质或者通过中间转印体将显影图像转印到记录介质，并且使用定影器对转印的图像定影。图像形成单元16不限于此，也可以是喷墨系统的图像形成单元。

UI单元18包括其中触摸板叠置于显示器的触摸板显示器、以及操作按钮，UI单元18显示各种信息，根据来自用户的操作而设置各种信息并且/或者指定命令。操作按钮包括用于解除下面要详细描述的第一到第三节电状态的解除按钮。

电源控制器20从电源向控制器12、图像读取单元14、图像形成单元16、UI单元18和通信IF 21中的每一个供电，并且根据来自控制器12的控制信号而限制向图像读取单元14、图像形成单元16和UI单元18的供电。在图1中，虚线指示供电线。

通信IF 21是用于与连接到通信单元(如互联网、局域网(LAN)或公共电路)的外部装置进行通信的接口。

控制器12控制图像形成装置10的操作。例如，控制器12从通过通信IF 21连接的主计算机接收图像信息，并控制图像形成单元16，使得基于接收的图像信息而形成图像。控制器12控制图像读取单元14，读取原稿图像，并且控制图像形成单元16，使得基于由读取而获得的图像信息来形成图像。如上所述，控制器12控制电源控制器20，从而还控制供电。

根据第一示例性实施方式的图像形成装置10被构成为转换到耗电不同的多个节电状态，如下所详述。

第一节电状态：将对图像形成单元16的定影器的供电限制为小于预定的通常电力(在第一示例性实施方式中停止供电)，并且向其他部件持续提供使其能够进行操作的电力。

第二节电状态：向控制器12和通信IF 21提供使其能够进行操作的电力，将对图像读取单元14、图像形成单元16和UI单元18的供电限制为小于预定的通常电力(在第一示例性实施方式中停止供电)。

第三节电状态：将对控制器12中的中央处理单元(CPU)30(后面详细描述)以及图像读取单元14、图像形成单元16和UI单元18的供电限制为小于使CPU 30能够进行操作的预定的通常电力(在第一示例性实施方式中停止供电)。但是，持续向下述部件供电，所述部件例如在下面详细描述的ASIC(专用集成电路)34或计时器IC(集成电路)38，其执行控制操作，以使得即使在对CPU 30的供电停止并且CPU 30的操作不能进行的时间段内，当在控制器12的外部产生了预定事件(例如，按下了用于解除节电状态的解除按钮、给出访问以通过通信IF 21从外部装置接收打印信息)时，也重新启动对CPU 30的供电。在下文中，将在控制器12的外部产生的预定事件称为外部事件。

除了第一至第三节电状态之外的状态称为非节电状态。

耗电量按照非节电状态＞第一节电状态＞第二节电状态＞第三节电状态的顺序而增大。

图2例示了控制器12的结构。控制器12包括CPU 30、场效应晶体管(FET)32、ASIC 34、复位集成电路(IC)36和计时器IC 38。

CPU 30通过系统总线44连接到只读存储器(ROM)40和随机存取存储器(RAM)42。ROM 40存储CPU 30执行的程序或CPU 30使用的参数。RAM 42例如由DRAM构成，用作CPU 30的工作存储器并且在必要时存储各种数据。

存储在ROM 40中的程序也包括用于控制向节电状态的转换的程序。在第一示例性实施方式中，当控制器12的CPU 30执行该程序时，电源控制器20被控制为，在其中不进行对于UI单元18的操作、图像形成操作和图像读取操作的等待状态持续达预定时间t1的情况下，转换到第一节电状态。当在第一节电状态开始之后等待状态持续达预定时间t2时，CPU 30控制电源控制器20以转换到第二节电状态。当在CPU 30转换到第二节电状态后等待状态持续达预定时间t3时，CPU 30控制ASIC34等以转换到第三节电状态。

CPU 30通过电力线50连接到FET 32。当FET 32导通时，通过电力线50向CPU 30供电，而当FET 32截止时，停止向CPU 30的供电。FET32和ASIC 34通过控制线52相连接，ASIC 34通过控制线52向FET 32输出控制信号，由此控制FET 32的导通/截止。

即，通过ASIC 34和FET 32，使得CPU 30转换到供电并且能够进行操作的第一状态、以及限制供电(即，供电小于在第一状态中的供电)并且不能进行操作的第二状态。当CPU 30转换到第二状态时，图像形成装置10转换到第三节电状态。

在第一示例性实施方式中，例示了这样的情况：停止向CPU 30的供电，使CPU 30转换到第二状态。但是，本发明不限于此，供电可以小于在第一状态中的供电，并且可以禁止操作。

尽管在图中未示出，但是，即使CPU 30处于第二状态，也继续向RAM 42供电。当RAM 42为DRAM时，在CPU 30转换到第二状态之前将模式切换为自刷新模式。

CPU 30通过总线(该示例性实施方式中为PCI总线)46连接到ASIC

34，通过PCI总线46与ASIC 34通信。如果ASIC 34与PCI总线46隔离(电绝缘)，则CPU 30和ASIC 34不能彼此通信。

对CPU 30供电的电力线50连接到电力监视线54的一端，而电力监视线54的另一端连接到复位IC 36。复位信号线56连接到复位IC 36。复位信号线56在分支点25分支为复位信号线56A和复位信号线56B。复位信号线56A的一端连接到CPU 30，而复位信号线56B的一端连接到ASIC 34。

复位IC 36监视电力监视线54，并且检测是否对CPU 30供电。当复位IC 36检测到向CPU 30的供电停止时，复位IC 36向复位信号线56输出复位信号。输出的复位信号通过复位信号线56A发送给CPU 30，通过复位信号线56B发送给ASIC 34。当CPU 30和ASIC 34接收到该复位信号时，CPU 30和ASIC 34复位(重新启动)。

在复位信号线56B中，设置有缓冲器48。缓冲器48的栅极和ASIC34通过掩蔽线(mask line)58相连接。根据来自CPU 30的控制信号，ASIC 34通过掩蔽线58向缓冲器48输出掩蔽信号。如果将掩蔽信号输入到缓冲器48，则即使复位信号输出到复位信号线56B，也不向ASIC 34输出复位信号。

CPU 30通过计时器启动信号线60和节电转换通知信号线62连接到计时器IC 38。CPU 30通过计时器启动信号线60向计时器IC 38输出计时器启动信号，通过节电转换通知信号线62向计时器IC 38输出节电转换通知信号(例如，在负逻辑(低电平有效)的情况下，为L电平的具有预定脉冲宽度α的脉冲信号)。以下，将从CPU 30输出的节电转换通知信号称为第一信号。

图3例示计时器IC 38的功能结构。计时器IC 38包括信号接收单元22、计时器26和信号输出单元28。

信号接收单元22检测并接收从CPU 30通过计时器启动信号线60输出的计时器启动信号，或者从CPU 30通过节电转换通知信号线62输出的第一信号。

计时器26在从开始CPU 30从第一状态转换到第二状态所需要的处理起经过了预定时间段之后开始计数操作。在第一示例性实施方式中，当信号接收单元22接收(检测到)计时器启动信号时，计时器26设置预定时间T1，并开始计数操作。以下，将CPU 30从第一状态转换到第二状态所需要的处理(下面在第一示例性实施方式中详细描述的从(1)至(4)的处理)称为预处理。

当经过了预定时间T1并且计时器26超时时，信号输出单元28生成第二信号以将CPU 30转换到第二状态，并通过节电转换通知信号线64将第二信号输出到ASIC 34。在第一示例性实施方式中，假设生成具有与第一信号的波形相同的波形的信号(节电转换通知信号)，作为第二信号。

如果ASIC 34接收到来自计时器IC 38的第二信号，则ASIC 34使FET 32截止并且停止向CPU 30的供电。由此，CPU 30从第一状态转换到第二状态，图像形成单元10从第二节电状态转换到第三节电状态。

当信号接收单元22即使在计时器26超时之前就接收到从CPU 30输出的第一信号时，信号输出单元28生成第二信号，并通过节电转换通知信号线64将第二信号输出到ASIC 34。在第一示例性实施方式中，当从CPU 30接收到第一信号并且输出了第二信号时，计时器26的计数操作将停止。即使在计时器26的计数操作不停止并且由于计时器26超时而再次输出第二信号的结构中，ASIC 34也不导通FET 32，从而不会影响CPU 30的状态。

ASIC 34具有中断功能：在出现外部事件时，向CPU 30通知出现外部事件。在出现外部事件并且CPU 30处于第二状态时，ASIC 34重新启动供电以将CPU 30转换到第一状态，接着通知出现外部事件。

将描述当根据第一示例性实施方式的CPU 30从第一状态转换到第二状态时的控制流程。顺序地执行将CPU 30转换到第二状态所需要的下文中描述的(1)至(4)中描述的预处理。

(1)即使对CPU 30的供电停止并且CPU 30转换到第二状态，CPU30也在RAM 42中保存(存储)当供电重新启动并且CPU 30转换到第一状态时将CPU 30恢复为CPU 30转换到第二状态之前的状态所需要的数据。例如，存储的数据包括指示图像形成装置10的当前状态的数据(例如，当UI单元18是可以从图像形成装置10拆卸的元件时，指示当前连接的UI单元18的种类的数据)，以及指示图像形成装置10当前是否累积了打印信息的数据。以下，上述数据称为状态数据。

当图像形成装置10启动或复位(重新启动时)，CPU 30执行初始化处理，并执行用于获取状态数据并设置状态的工作。同时，当CPU 30处于第二状态并且出现外部事件时，CPU 30不复位并且从第二状态转换到第一状态。但是，如上所述，由于CPU 30保存了在转换到第二状态之前的状态数据，所以忽略在初始化之后获取状态数据的工作。

(2)CPU 30通过PCI总线46向ASIC 34输出控制信号，改变ASIC34的设置，并且改变在出现外部事件时的中断工作的方式。

ASIC 34需要根据CPU 30的状态来执行中断工作。具体来说，当CPU 30处于第一状态并且出现外部事件时，ASIC 34通过PCI总线46通知外部事件的出现(第一中断工作)。但是，当CPU 30处于第二状态并且出现外部事件时，ASIC 34重新启动对CPU 30的供电并将CPU 30转换到第一状态。ASIC 34解除与PCI总线46的隔离，并通过PCI总线46通知外部事件的出现(第二中断工作)。

因此，CPU 30在从第一状态转换到第二状态之前，重写在ASIC 34中设置的用于限定中断工作的寄存器的值，并改变设置以使得执行第二中断工作。

(3)CPU 30通过PCI总线46向ASIC 34输出控制信号，并改变ASIC 34的设置以使得从ASIC 34输出掩蔽信号。

如上所述，在第一示例性实施方式中，如果停止对CPU 30的供电，则从复位IC 36输出复位信号，并且ASIC 34复位(重新启动)。如果ASIC34复位，则ASIC 34返回到初始状态。因此，CPU 30重写设置在ASIC 34中的限定掩蔽信号输出的寄存器的值，并且改变设置以使得从ASIC 34向缓冲器48输出掩蔽信号。由此，ASIC 34开始向缓冲器48输出掩蔽信号。

(4)CPU 30通过PCI总线46向ASIC 34输出控制信号，并改变ASIC 34的设置以使得ASIC 34与PCI总线46隔离。

这是为了防止供应到ASIC 34的电力通过PCI总线46而传输到CPU 30，因为即使停止对CPU 30的供电，也继续向ASIC 34供电。如果ASIC 34接收到该控制信号，则将ASIC 34到PCI总线46的接口的状态设置为高阻抗状态。由此，ASIC 34与PCI总线46隔离。

当从(1)至(4)的预处理结束时，CPU 30执行在下面(5)中示出的处理。

(5)CPU 30向预先设置在CPU 30中的寄存器(以下称为休眠寄存器)写入指示即使停止供电也不会产生问题的状态(休眠状态)的数据，并将其状态设置为休眠状态。当CPU 30的状态设置为休眠状态时，从CPU 30输出第一信号。

另外，CPU 30在预处理开始后的预定时间段向计时器IC 38输出计时器启动信号。在第一示例性实施方式中，在处理(4)结束之后的处理中将CPU 30的状态设置为休眠状态之前，将计时器启动信号输出到计时器IC 38。当计时器IC 38的信号接收单元22接收到来自CPU 30的计时器启动信号时，计时器26的计数操作开始，如上所述。

当计时器IC 38的信号接收单元22接收到从CPU 30输出的第一信号(在处理(5)中)时，如上所述，信号输出单元28生成第二信号，并将第二信号输出到ASIC 34。当ASIC 34接收到第二信号时，ASIC 34使得FET 32截止并停止对CPU 30的供电。由此，CPU 30从第一状态转换到第二状态。

同时，在上述处理(5)中，在CPU 30的状态设置为休眠状态后，当在CPU 30中出现将CPU 30的状态从休眠状态恢复的事件(以下称为内部事件)时，CPU 30的状态从休眠状态恢复，所述事件例如是CPU 30的状态改变、CPU 30的内部计时器的计数操作造成的内部中断、CPU 30中的内部错误的出现。具体来说，即使在第一信号的输出过程中，CPU 30也将休眠寄存器的状态返回初始状态，并解除休眠状态。

如果在第一信号的输出过程中解除休眠状态，则第一信号的输出可以在中途停止。由于该原因，第一信号的脉冲过短，计时器IC 38不能检测到第一信号。假设一旦开始从CPU 30输出第一信号CPU 30就已经完成输出第一信号，CPU 30不再输出第一信号。

除了内部事件，如果在输出第一信号的过程中在CPU 30或者节电转换通知信号线62中产生问题，则中断第一信号的输出。由于该原因，计时器IC 38不能检测到第一信号，类似于上述情况。

但是，在第一示例性实施方式中，从CPU 30向计时器IC 38输出计时器启动信号，计时器26接收计时器启动信号并开始计数操作。当计时器26超时时，信号输出单元28生成并输出第二信号。由此，ASIC 34从计时器IC 38接收第二信号，使FET 32截止并且停止向CPU 30供电。

当CPU 30转换到第二状态时，即使在CPU 30中出现内部事件或问题，将CPU 30从第一状态转换到第二状态所需要的一系列处理已经完成。因此，即使CPU 30不复位并且转换到第二状态，也不会出现问题。因此，如上所述，CPU 30向第二状态的转换继续进行。

在不设置计时器IC 38并且直接从CPU 30向ASIC 34输出节电转换通知信号的结构中，即使在对应时刻出现异常，节电转换通知信号的脉冲过短，ASIC 34不能检测到该信号。由于ASIC 34与PCI总线46隔离，所以不能从CPU 30访问ASIC 34，并且CPU 30不能改变ASIC 34的设置。ASIC 34被设计为按照预定顺序操作。例如，在处理(4)中ASIC 34与PCI总线46隔离后，只有当ASIC 34接收到节电转换通知信号并且将CPU 30转换到第二状态时，ASIC 34才可以执行下面的操作。由于该原因，ASIC 34继续等待接收节电转换通知信号，并且控制器12可以转换到挂起状态。

但是，如在第一示例性实施方式中的情况，因为提供了计时器IC 38，即使在ASIC 34与PCI总线46隔离后在CPU 30中出现异常，CPU 30也从第一状态转换到第二状态，防止了挂起。

例示了将第一信号和第二信号生成为具有相同波形的信号(节电转换通知信号)的情况。但是，如果ASIC 34被构成为在接收到第二信号时使FET 32截止，则第一信号和第二信号可以是不同的信号。

将描述在CPU 30处于第二状态的情况下出现外部事件时的处理。

ASIC 34将FET 32截止，重新启动对CPU 30的供电，并将CPU 30转换到第一状态。在CPU 30转换到第一状态后，执行在转换之后所需要的处理(6)至(9)。在下文中，将在转换之后所需要的处理(6)至(9)称为后处理。

(6)ASIC 34解除与PCI总线46的隔离，并可以通过PCI总线46与CPU 30进行通信。当ASIC 34解除了隔离时，ASIC 34通过PCI总线46向CPU 30通知隔离的解除。接着，CPU 30初始化其状态。

(7)CPU 30读取保存在RAM 42中的状态数据，将状态数据存储在例如内部寄存器中，以设置状态。

(8)CPU 30通过PCI总线46向ASIC 34输出控制信号，重写在ASIC 34中设置的用于限定掩蔽信号输出的寄存器的值，以使得不从ASIC 34输出掩蔽信号，并且改变ASIC 34的设置。

(9)CPU 30通过PCI总线46向ASIC 34输出控制信号，重写在ASIC 34中设置的用于限定中断工作的寄存器的值，以使得执行第一中断工作，并且改变设置。

在后处理之后，ASIC 34通过PCI总线46向CPU 30通知外部事件的出现。根据通知的外部事件，CPU 30将图像形成装置10从第二节电状态转换到第一节电状态，或者将图像形成装置10转换到非节电状态，并根据外部事件执行处理。

在设置了CPU 30的休眠状态后，如果出现异常并且CPU 30和ASIC

34复位，则需要时间来在初始化之后进行用于获取状态数据并设置状态的工作，并重复上述处理(1)以下的处理，以将CPU 30从第一状态转换到第二状态。但是，如在第一示例性实施方式中描述的，由于CPU 30不复位地从第一状态转换到第二状态，因此与CPU 30复位的情况相比，减少了转换所需要的时间。

[第二实施方式]

在第一示例性实施方式中，使用计时器启动信号作为使计时器IC 38的计时器26开始计数操作所需要的信号。但是，在第二示例性实施方式中，例示了使用掩蔽信号代替计时器启动信号来启动计时器26的情况。由于除了控制器12的结构之外，根据第二示例性实施方式的图像形成装置10具有与根据第一示例性实施方式的图像形成装置10的结构相同的结构，所以略去对其的详细描述。为了对根据第二示例性实施方式的控制器与根据第一示例性实施方式的控制器12进行区分，通过将符号A添加到标号12的尾部而将根据第二示例性实施方式的控制器称为控制器12A。

图4例示根据第二示例性实施方式的控制器12A的结构。在图4中，与图2的部件等同或等效的部件用相同的标号来表示，并略去对其的描述。

在根据第二示例性实施方式的控制器12A中，设置有掩蔽信号监视线66，而不是计时器启动信号线60。掩蔽信号监视线66的一端连接到掩蔽线58，而另一端连接到计时器IC 38。如果通过掩蔽线58从ASIC 34向缓冲器48输出掩蔽信号，则该掩蔽信号也传送到连接到掩蔽线58的掩蔽信号监视线66。

在第二示例性实施方式中，当信号接收单元22接收(检测)到来自掩蔽信号监视线66的掩蔽信号时，计时器26设置预定时间T2以开始计数操作。当在输出第一示例性实施方式中描述的计时器启动信号之前输出了掩蔽信号时，将时间T2设置得比时间T1长。

除了不输出计时器启动信号并且在通过处理(3)从ASIC 34输出掩蔽信号时启动计时器26的计数操作，根据第二示例性实施方式的CPU 30从第一状态转换到第二状态的控制流程与第一示例性实施方式的情况相同。因此，略去对其的详细描述。

[第三示例性实施方式]

在第三示例性实施方式中，例示了这样的情况：输出第一信号的信号线和输出第二信号的信号线通过有线OR连接而联结，并且向ASIC 34输出节电转换通知信号。由于除了控制器12的结构之外，根据第三示例性实施方式的图像形成装置10具有与根据第一示例性实施方式的图像形成装置10的结构相同的结构，所以略去对其的详细描述。为了对根据第三示例性实施方式的控制器与根据第一示例性实施方式的控制器12进行区分，通过将符号B添加到标号12的尾部而将根据第三示例性实施方式的控制器称为控制器12B。

图5例示根据第三示例性实施方式的控制器12B的结构。在图5中，与图2的部件等同或等效的部件用相同的标号来表示，并略去对其的描述。

在根据第三示例性实施方式的控制器12B中，设置有节电转换通知信号线68，而不是节电转换通知信号线62。节电转换通知信号线68的一端连接到CPU 30，而另一端连接到节电转换通知信号线64的触点69。

由计时器IC 38生成的第二信号通过节电转换通知信号线64输出到ASIC 34。但是，CPU 30生成的第一信号输出到节电转换通知信号线68并到达触点69。接着，第一信号通过节电转换通知信号线64输出到ASIC34。

如上所述，由于将第一信号和第二信号生成为具有相同波形的信号(节电转换通知信号)并且输出，所以当ASIC 34接收到第一信号或第二信号中的任何一个时，FET 32都截止。

例如，当ASIC 34按负逻辑(低电平有效)操作并且被构成为检测脉冲信号的下降沿而接收信号时，第一信号和第二信号都是具有下降沿并且具有ASIC 34检测该沿所需要的足够脉冲宽度的脉冲信号，这些信号可以具有不同的脉冲宽度。当ASIC 34按负逻辑(低电平有效)操作并且被构成为仅仅当检测到脉冲信号的下降沿并检测到该沿之后的预定长度的L电平时才接收信号，第一信号和第二信号都是具有下降沿并且具有ASIC 34检测该沿所需要的L电平的足够脉冲宽度的脉冲信号，这些信号可以具有不同的脉冲宽度。

在第三示例性实施方式中，即使在触点69输出并合成第一信号和第二信号并且信号的脉冲宽度增加，如果在ASIC 34中检测到到达脉冲信号的下降沿(或者如果检测到下降沿以及预定长度或更长的L电平)，则ASIC 34根据该信号将FET 32截止。因此，ASIC 34进行操作，而不引起问题。

类似于上述情况，当ASIC 34按正逻辑(高电平有效)操作并且被构成为检测脉冲信号的上升沿而接收信号时，第一信号和第二信号都是具有上升沿并且具有ASIC 34检测该沿所需要的足够脉冲宽度的脉冲信号，这些信号可以具有不同的脉冲宽度。即使ASIC 34按正逻辑(高电平有效)操作并且被构成为仅仅当检测到脉冲信号的上升沿并检测到该沿之后的预定长度的H电平时才接收信号，第一信号和第二信号都是具有上升沿并且具有ASIC 34检测该沿所需要的H电平的足够脉冲宽度的脉冲信号，这些信号可以具有不同的脉冲宽度。

除了CPU 30使用输出第一信号的信号线作为第一示例性实施方式中的节电转换通知信号线68之外，根据第三示例性实施方式的CPU 30从第一状态转换到第二状态的控制流程与第一示例性实施方式的情况相同，。因此，略去对其的详细描述。

在根据第三示例性实施方式的控制器12B中，可以设置第二示例性实施方式中描述的掩蔽信号监视线66，来替代计时器启动信号线60。即，如同在第三示例性实施方式中，在信号线通过有线OR连接而联结的结构中，可以使用掩蔽信号作为启动计时器IC 38的计时器26的触发。

节电转换通知信号线68的一端可以连接到CPU 30，而其另一端可以连接到ASIC 34，节电转换通知信号线68和节电转换通知信号线64可以不彼此连接，它们可以分别连接到ASIC 34。

当ASIC 34从节电转换通知信号线68接收到第一信号或者从节电转换通知信号线64接收到第二信号时，ASIC 34将FET 32截止。在ASIC 34从这些节电转换通知信号线中的任一个接收到信号并且将FET 32截止后，当ASIC 34还从另一个节电转换通知信号线接收到信号时，ASIC 34可以被构成为不再次执行将FET 32截止的控制操作。

[第四示例性实施方式]

在第一至第三示例性实施方式中，描述了通过硬件来设置并控制计时器IC 38的结构。但是，该结构可以通过软件控制。

具体地说，通过CPU 30执行程序来实现计时器IC 38的操作。例如，在图2、4和5中，提供了不同于CPU 30的CPU(以下称为第二CPU)来代替计时器IC 38，存储器连接到第二CPU，在存储器中预先存储有第二CPU执行的程序。

图6例示由第二CPU 31代替图2中的控制器12的计时器IC 38的情况下的结构。类似于计时器IC 38，第二CPU 31通过计时器启动信号线60和节电转换通知信号线62连接到CPU 30，并通过节电转换通知信号线64连接到ASIC 34。ROM 41和RAM 43通过系统总线45连接到第二CPU 31。ROM 41存储由CPU 31执行的程序，而RAM 43用作CPU 31的工作存储器。存储由CPU 31执行的程序的存储介质不限于ROM，也可以是硬盘驱动器(HDD)或闪存。

图7是例示由第二CPU执行根据第一示例性实施方式的计时器IC38的功能时的处理例程的流程图。

在步骤100，确定是否从CPU 30接收到计时器启动信号。当确定了接收到计时器启动信号时，处理进行到步骤102，设置预定时间，并且设置在第二CPU中的计时器的计数操作开始。

在步骤104，确定是否从CPU 30接收到第一信号。当确定了接收到第一信号时，处理进行到步骤108，并将第二信号输出到ASIC 34。

同时，在步骤104，当确定了未从CPU 30接收到第一信号时，在步骤106确定计时器是否超时。当确定了计时器没有超时时，处理返回到步骤104。当确定了计时器超时时，处理进行到步骤108，并将第二信号输出到ASIC 34。

当由第二CPU执行根据第二示例性实施方式的计时器IC 38的功能时，确定在步骤100的处理中是否接收到掩蔽信号。当确定接收到掩蔽信号时，处理进行到步骤102。

图8是例示由第二CPU执行根据第三示例性实施方式的计时器IC38的功能时的处理例程的流程图。

在步骤200，确定是否从CPU 30接收到计时器启动信号。当确定了接收到计时器启动信号时，处理进行到步骤202，设置预定时间，并且设置在第二CPU中的计时器的计数操作开始。

在步骤204，确定计时器是否超时。继续等待，直到确定了计时器超时，接着处理进行到步骤206，将第二信号输出到ASIC 34。

当接收到掩蔽信号并且计时器启动时，确定在步骤200的处理中是否接收到掩蔽信号。当确定了接收到掩蔽信号时，处理进行到步骤202。

[第五示例性实施方式]

在第五示例性实施方式中，在从预处理开始到CPU完全转换到第二状态的时间段(以下称为时间段A)以及从后处理开始到后处理结束的时间段(以下称为时间段B)内，当出现异常时，计时器IC检测到异常并根据检测到异常的时间段来执行控制。将具体描述计时器IC。

由于除了控制器12的结构之外，根据第五示例性实施方式的图像形成装置10具有与根据第一示例性实施方式的图像形成装置10的结构相同的结构，所以略去对其的详细描述。为了对根据第五示例性实施方式的控制器与根据第一示例性实施方式的控制器12进行区分，通过将符号C添加到标号12的尾部而将根据第五示例性实施方式的控制器称为控制器12C。

图9例示根据第五示例性实施方式的控制器12C的结构。在图9中，用粗线示出的部分是新添加到图2的结构的部件。用相同的标号表示与图2的部件等同或等效的部件，并略去对其的描述。

在根据第五示例性实施方式的控制器12C中，设置有计时器IC 39来代替计时器IC 38。除了与根据第一示例性实施方式的计时器IC 38的功能相同的功能之外，计时器IC 39还检测在时间段A和B中出现的异常，并根据检测到异常的时间段来执行控制。

在控制器12C中，设置有状况传送线70。状况传送线70的一端连接到CPU 30，而另一端连接到计时器IC 39。CPU 30通过状况传送线70向计时器IC 39传送状况信号以传送处理进展状况。

在控制器12C中，设置有复位信号监视线72。复位信号监视线72的一端连接到复位信号线56，而另一端连接到计时器IC 39。在复位信号监视线72中，传送从复位IC 36输出的复位信号。计时器IC 39通过复位信号监视线72来监视是否从复位IC 36输出了复位信号。

在控制器12C中，设置有复位信号线74。复位信号线74的一端连接到CPU 30，而另一端连接到计时器IC 39。计时器IC 39通过复位信号线74向CPU 30输出复位信号以复位CPU 30。

在控制器12C中，设置有复位信号线76。复位信号线76的一端连接到ASIC 34，而另一端连接到计时器IC 39。计时器IC 39通过复位信号线76向ASIC 34输出复位信号以复位ASIC 34。

在控制器12C中，设置有控制线78。控制线78的一端连接到计时器IC 39，而另一端连接到控制线52。计时器IC 39通过控制线78和控制线52向FET 32输出控制信号以使得FET 32导通/截止。

图10例示计时器IC 39的功能结构。

计时器IC 39包括信号接收单元82、寄存器组84、计时器86、信号输出单元88和控制器90。

寄存器组84包括多个寄存器(存储区)。在第五示例性实施方式中设置有10个寄存器。这些寄存器按顺序称为寄存器R1、寄存器R2、…、和寄存器R10。每个寄存器的初始值设置为0。

信号接收单元82分别检测并接收从CPU 30通过计时器启动信号线60输出的计时器启动信号、从CPU 30通过节电转换通知信号线62输出的第一信号、从CPU 30通过状况传送线70输出的状况信号、和从复位IC 36通过复位信号监视线72输出的复位信号。信号接收单元82根据接收的信号重写寄存器组84的寄存器的值。当信号接收单元82从CPU 30接收到第一信号并且从复位IC 36接收到复位信号时，信号接收单元82向信号输出单元88通知接收了这些信号。

如果设置了超时时间，则计时器86开始计数操作。如果计时器86超时，则计时器86向信号输出单元88和控制器90通知超时。

信号输出单元88生成由控制器90设置的信号并输出该信号。

当对寄存器组84的值进行重写时，控制器90根据重写入的值向计时器86设置超时信号，启动计时器86的计数操作，并设置由信号输出单元88生成并输出的信号。当信号输出单元88输出复位信号时，控制器90初始化寄存器组84的每个寄存器的值并将该值设置为“0”。

以下将详细地描述根据第五示例性实施方式的控制器12C的功能。

在第五示例性实施方式中，将时间段A划分为6个时间段并监视异常的出现。下面描述的处理(1)至(5)对应于第一示例性实施方式中描述的处理(1)至(5)。

第一时间段：处理(1)开始的时刻与处理(1)结束的时刻之间的时间段

第二时间段：处理(2)开始的时刻与处理(2)结束的时刻之间的时间段

第三时间段：处理(3)开始的时刻与处理(3)结束的时刻之间的时间段

第四时间段：处理(4)开始的时刻与处理(4)结束的时刻之间的时间段

第五时间段：处理(5)开始的时刻与处理(5)结束的时刻之间的时间段

第六时间段：从计时器IC 39输出第二信号的时刻与通过复位信号监视线72检测到复位信号的时刻之间的时间段。

将时间段B划分为4个时间段并监视异常的出现。下面描述的处理(6)至(9)对应于第一示例性实施方式中描述的处理(6)至(9)。

第七时间段：在处理(6)中从ASIC 34接收到隔离解除的通知的时刻与处理(6)结束的时刻之间的时间段

第八时间段：处理(7)开始的时刻与处理(7)结束的时刻之间的时间段

第九时间段：处理(8)开始的时刻与处理(8)结束的时刻之间的时间段

第十时间段：处理(9)开始的时刻与处理(9)结束的时刻之间的时间段

将描述在时间段A内的操作。

在处理(1)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R1中写入“1”。如果在寄存器R1中写入了“1”，则控制器90对计时器86设置对应于第一时间段的超时时间Ta并启动计数操作。控制器90对信号输出单元88设置一信号(复位CPU 30和ASIC 34的复位信号)，在第一时间段内出现异常时输出该信号。

在处理(2)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R2中写入“1”。当在寄存器R2中写入了“1”时，控制器90对计时器86设置对应于第二时间段的超时时间Tb并启动计数操作。控制器90对信号输出单元88设置一信号(复位CPU 30和ASIC 34的复位信号)，在第二时间段内出现异常时输出该信号。

在处理(3)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R3中写入“1”。如果在寄存器R3中写入了“1”，则控制器90对计时器86设置对应于第三时间段的超时时间Tc并启动计数操作。控制器90对信号输出单元88设置一信号(复位CPU 30和ASIC 34的复位信号)，在第三时间段内出现异常时输出该信号。

在处理(4)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R4中写入“1”。当在寄存器R4中写入了“1”时，控制器90对计时器86设置对应于第四时间段的超时时间Td并启动计数操作。控制器90对信号输出单元88设置一信号(复位CPU 30和ASIC 34的复位信号)，在第四时间段内出现异常时输出该信号。

当在处理(5)中将CPU 30的状态设置为休眠状态时，从CPU 30通过计时器启动信号线60输出计时器启动信号。当信号接收单元82通过计时器启动信号线60从CPU 30接收到计时器启动信号时，信号接收单元82在寄存器R5中写入“1”。当在寄存器R5中写入了“1”时，控制器90对计时器86设置对应于第五时间段的超时时间Te并启动计数操作。控制器90对信号输出单元88设置一信号(第二信号)，在第五时间段内出现异常时、或者在从CPU 30输出了第一信号时，输出该信号。

当从计时器IC 39输出了第二信号时，控制器90在寄存器R6中写入“1”。当在寄存器R6中写入了“1”时，控制器90对计时器86设置对应于第六时间段的超时时间Tf并启动计数操作。控制器90对信号输出单元88设置当在第六时间段内出现异常时输出的信号(截止FET 32的控制信号)。

将各个超时时间设置为如下的时间：其为比当在第一至第六时间段中正常执行处理时所需要的时间长的预定时间。当需要比超时时间长的时间来执行每个时间段中的处理时，计时器86超时，并且确定出现了异常。

当计时器86超时时，将计时器超时的通知输出到信号输出单元88。当信号输出单元88接收到该通知时，信号输出单元88生成由控制器90设置的信号，并输出该信号。下面将具体地描述输出该信号的处理。

当在寄存器R1中写入了“1”之后、寄存器R2的值变为“1”之前计时器86超时时，这表示在第一时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R2中写入了“1”之后、寄存器R3的值变为“1”之前计时器86超时时，这表示在第二时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R3中写入了“1”之后、寄存器R4的值变为“1”之前计时器86超时时，这表示在第三时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R4中写入了“1”之后、寄存器R5的值变为“1”之前计时器86超时时，这表示在第四时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

这样，当在第一至第四时间段中检测到异常时，这表示在转换所需要的处理尚未完成的步骤中出现异常。因此，在第五示例性实施方式中，CPU 30不转换到第二状态，但是复位CPU 30和ASIC 34。如果复位CPU30和ASIC 34，则它们的状态可以相互匹配。

当从信号输出单元88输出了复位信号时，控制器90将寄存器组84的各个寄存器的值返回到初始值“0”。

在第一至第四时间段中，当各时间段的处理正常结束时，在计时器86超时之前，将下一时间段的超时时间段设置到计时器86，启动计数操作。因此，不从信号输出单元88输出复位信号。

当在寄存器R5中写入了“1”之后、寄存器R6的值变为“1”之前计时器86超时时，这表示在第五时间段内在CPU 30中出现异常，通过节电转换通知信号线64将第二信号输出到CPU 30。即使在超时之前信号接收单元82从CPU 30接收了第一信号，也输出第二信号。

在第五时间段内的控制对应于在第一至第四示例性实施方式中描述的控制。

当在寄存器R6中写入了“1”之后、信号接收单元82通过复位信号监视线72接收到复位信号之前计时器86超时时，这表示在第六时间段内在ASIC 34中出现异常，通过控制线78输出控制信号并将FET 32截止。即，当信号接收单元82没有接收到复位信号时，这表示即使输出了第二信号，对CPU 30的供电也没有停止。因此，将控制信号输出到FET 32，而不是ASIC 34，并且将FET 32截止。当在计时器86超时之前信号接收单元82接收到复位信号时，CPU 30的供电正常关断，并停止计时器86的计数操作。

将描述时间段B内的操作。

当在处理(6)中从ASIC 34接收到与PCI总线46的隔离解除的通知时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R7中写入“1”。如果在寄存器R7中写入了“1”，则控制器90对计时器86设置对应于第七时间段的超时时间Tg并启动计数操作。控制器90对信号输出单元88设置当在第七时间段内出现异常时输出的信号(复位CPU 30和ASIC 34的复位信号)。

当处理(7)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R8中写入“1”。当在寄存器R8中写入了“1”时，控制器90对计时器86设置对应于第八时间段的超时时间Th并启动计数操作。控制器90对信号输出单元88设置当在第八时间段内出现异常时输出的信号(复位CPU 30和ASIC 34的复位信号)。

当处理(8)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R9中写入“1”。如果在寄存器R9中写入了“1”，则控制器90对计时器86设置对应于第九时间段的超时时间Ti并启动计数操作。控制器90对信号输出单元88设置在第九时间段内出现异常时输出的信号(复位CPU 30和ASIC 34的复位信号)。

当处理(9)开始时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，信号接收单元82在寄存器R10中写入“1”。当在寄存器R10中写入了“1”时，控制器90对计时器86设置对应于第十时间段的超时时间Tj并启动计数操作。控制器90对信号输出单元88设置当在第十时间段内出现异常时输出的信号(复位CPU 30和ASIC 34的复位信号)。

当处理(9)结束时，CPU 30通过状况传送线70输出状况信号。当信号接收单元82通过状况传送线70从CPU 30接收到状况信号时，控制器90停止计时器86的计数操作。

将各个超时时间设置为如下的时间：其为比当在第七至第十时间段中正常执行处理时所需要的时间长的预定时间。当需要比超时时间长的时间来执行各个时间段中的处理时，计时器86超时，并且确定出现了异常。

当计时器86超时时，将计时器超时的通知输出到信号输出单元88。当信号输出单元88接收到该通知时，信号输出单元88生成由控制器90设置的信号，并输出该信号。下面将具体地描述在时间段B内信号输出单元88的处理。

当在寄存器R7中写入了“1”之后、寄存器R8的值变为“1”之前计时器86超时时，这表示在第七时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R8中写入了“1”之后、寄存器R9的值变为“1”之前计时器86超时时，这表示在第八时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R9中写入了“1”之后、寄存器R10的值变为“1”之前计时器86超时时，这表示在第九时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

当在寄存器R10中写入了“1”之后计时器86超时时，这表示在第十时间段内在CPU 30中出现异常，通过复位信号线74将复位信号输出到CPU 30，并通过复位信号线76将复位信号输出到ASIC 34。

从第七至第九时间段，当各个时间段的处理正常结束时，在计时器86超时之前，将下一时间段的超时时间段设置到计时器86，并且计数操作启动。因此，不从信号输出单元88输出复位信号。当在第十时间段中处理正常结束时，计时器86停止，不从信号输出单元88输出复位信号。

如上所述，在第五示例性实施方式中，如果在计时器86启动之后直到计时器86超时(直到经过了设置的时间)仍未接收到下一状况信号(或复位信号或第一信号)，则控制器确定在对应时间段出现了异常，并执行控制操作。控制内容取决于出现异常的时间段。

根据第二和第三示例性实施方式的计时器IC 38可以由根据第五示例性实施方式的计时器IC 39来替代，可以设置状况传送线70、复位信号监视线72、复位信号线74、复位信号线76和控制线78以构成控制器。

计时器IC 39的处理可以由软件执行。

具体地说，通过由CPU 30执行程序来实现计时器IC 39的操作。例如，类似于图6的结构，在图9中，设置了不同于CPU 30的CPU(以下称为第二CPU)来取代计时器IC 39，将存储器连接到第二CPU，预先在存储器中存储由第二CPU执行的程序。

图11是例示当由第二CPU执行根据第五示例性实施方式的计时器IC 39的功能时的处理例程的流程图。将描述第五时间段之外的时间段的控制的处理流程。

在步骤300，确定是否从CPU 30接收了状况信号。当确定了接收到状况信号时，处理进行到步骤302，设置根据对应时间段的超时时间，设置在第二CPU中的计时器的计数操作启动。

在步骤304，确定是否从CPU 30接收到下一状况信号。当确定了接收到下一状况信号时，处理返回到步骤302，设置对应于下一时间段的超时时间，设置在第二CPU中的内部计时器的计数操作启动。

同时，在步骤304，当确定了未接收到下一状况信号时，在步骤306确定计时器是否超时。当确定了计时器未超时时，处理返回到步骤304。当确定了计时器超时时，确定在对应时间段出现了异常，处理进行到步骤308，并执行按照出现异常的时间段的预定处理。具体地说，输出与出现异常的时间段对应的信号。

在第五示例性实施方式中，例示了检测并且处理在时间段A和B中出现异常的情况。但是，可以检测和处理在时间段B中出现的异常。

在第五示例性实施方式中，将时间段A划分为6个时间段来检测异常的，但本发明不限于此。例如，可以将时间段A划分为3个时间段，这3个时间段包括从处理(1)开始到处理(4)结束的时间段、从处理(5)开始到处理(5)结束的时间段、和从输出第二信号到关断对CPU 30的供电的时间段，并且可以检测异常。可以将时间段B设置为从时间段B开始到时间段B结束的一个时间段，并且可以检测异常。

可以不设置计时器启动信号线60，使用状况信号来取代计时器启动信号。例如，当处理(5)开始时，取代计时器启动信号，可以从CPU 30输出状况信号，并且计时器86可以被构成为根据状况信号而启动。在该情况下，当通过软件执行计时器IC 39的功能时，根据图11的流程图中示出的控制例程来执行第五时间段的控制。

已描述了第一至第五示例性实施方式，但本发明不限于此。例如，替代控制器12、12A、12B和12C的CPU 30，也可以提供可以转换到第一状态和第二状态的硬件。即，由ASIC 34和FET 32供电或限电的对象可以是CPU 30以外的硬件。例如，所述硬件可以是不同于ASIC 34的ASIC、以及现场可编程门阵列(FPGA)。

将CPU 30转换到第一状态和第二状态的单元不限于ASIC 34。例如，该单元可以是具有与第一至第五示例性实施方式中示出的ASIC 34的功能相同的功能的其他硬件。

替代允许或停止对CPU 30的供电的FET 32，可以提供其它开关。

预处理不限于在第一示例性实施方式中描述的处理(1)至(4)，并且处理内容可以根据电源控制器20和控制器12的结构和功能而改变。

后处理不限于在第一示例性实施方式中描述的处理(6)至(9)，并且处理内容可以根据电源控制器20和控制器12的结构和功能而改变。

图像形成装置10的结构是示例性的，并且图像形成装置10可以具有不设置图像读取单元14的结构。

Claims

1.一种节电处理装置，该节电处理装置包括：

处理单元，其被构成为从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行这样的转换所需要的第一处理，并且在执行了所述第一处理之后执行输出第一信号的第二处理；

输出单元，其在接收到从所述处理单元输出的所述第一信号之后输出第二信号，并且，当在所述第一处理开始之后的预定时间之后的预定时间段内没有接收到从所述处理单元输出的所述第一信号时，该输出单元输出所述第二信号；以及

转换单元，其在接收到从所述输出单元输出的所述第二信号之后，将所述处理单元转换到所述第二状态。

2.根据权利要求1所述的节电处理装置，该节电处理装置还包括：

检测单元，其检测在从所述第一处理开始直到所述处理单元完全转换到所述第二状态的时间段中出现的异常；以及

控制器，其根据所述检测单元检测到的所述异常出现的时间来执行预定控制。

3.根据权利要求2所述的节电处理装置，其中，所述控制器进行控制，使得当在所述第一处理的执行过程中检测到所述异常时，所述处理单元和所述转换单元重新启动。

4.根据权利要求2所述的节电处理装置，其中，所述控制器进行控制，使得当在从所述第一处理结束直到所述处理单元完全转换到所述第二状态的时间段中检测到所述异常时，所述处理单元转换到所述第二状态。

5.根据权利要求1所述的节电处理装置，其中：

所述处理单元还被构成为从所述第二状态转换到所述第一状态，并在从所述第二状态转换到所述第一状态之后执行必要的第三处理；

所述转换单元还在所述处理单元处于所述第二状态并且出现预定事件时，将所述处理单元从所述第二状态转换到所述第一状态；并且，

所述节电处理装置还包括：

检测单元，其检测在从所述第一处理开始直到所述处理单元完全转换到所述第二状态的时间段内、以及在从所述第三处理开始直到所述第三处理结束的时间段内出现的异常；以及

6.根据权利要求5所述的节电处理装置，其中，所述控制器进行控制，使得当在所述第三处理的执行过程中检测到出现所述异常时，所述处理单元和所述转换单元重新启动。

7.一种节电处理装置，该节电处理装置包括：

输出单元，当在所述第一处理开始之后的预定时间之后经过了预定时间段时，该输出单元输出第二信号；以及

转换单元，其在接收到从所述处理单元输出的所述第一信号和从所述输出单元输出的所述第二信号中的一个之后，将所述处理单元转换到所述第二状态。

8.一种图像形成装置，该图像形成装置包括：

图像形成单元，其转换到供电并且能够进行图像形成操作的图像形成操作使能状态、以及限制供电并且不能进行图像形成操作的图像形成操作禁止状态，并且，当所述图像形成单元处于所述图像形成操作使能状态时，所述图像形成单元基于图像的信息而形成图像；以及

根据权利要求1所述的节电处理装置，其中，

处理单元执行将所述图像形成单元从所述图像形成操作使能状态转换到所述图像形成操作禁止状态的第一处理，在执行所述第一处理之后在从所述第一状态到所述第二状态的转换之前，执行所述转换所需要的第二处理，并且在执行所述第二处理之后执行输出第一信号的第三处理。

9.一种图像形成装置，该图像形成装置包括：

根据权利要求7所述的节电处理装置，其中，

10.一种节电处理方法，其中：

处理单元被构成为从供电并且能够进行操作的第一状态转换到限制供电并且不能进行操作的第二状态，所述处理单元在从所述第一状态到所述第二状态的转换之前执行所述转换所需要的第一处理，并在执行了所述第一处理之后执行输出第一信号的第二处理，并且，

转换单元在接收到从所述处理单元输出的第二信号之后，将所述处理单元转换到所述第二状态，

所述节电处理方法包括以下步骤：

在接收到从所述处理单元输出的所述第一信号之后，向所述转换单元输出所述第二信号；以及

当在所述第一处理开始之后的预定时间之后的预定时间段内没有接收到从所述处理单元输出的所述第一信号时，输出所述第二信号。