CN106774784A - 电子电路的待机模式 - Google Patents
电子电路的待机模式 Download PDFInfo
- Publication number
- CN106774784A CN106774784A CN201610338478.4A CN201610338478A CN106774784A CN 106774784 A CN106774784 A CN 106774784A CN 201610338478 A CN201610338478 A CN 201610338478A CN 106774784 A CN106774784 A CN 106774784A
- Authority
- CN
- China
- Prior art keywords
- microcontroller
- unit
- circuit
- standby mode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/442—Shutdown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请涉及电子电路的待机模式。提供一种微控制器,包括:内核;用于管理内核的电源的单元,包括用于接收外部信号的至少一个输入,所述外部信号用于离开待机模式;以及用于拦截所述外部信号并将其以一延迟传送至所述管理单元的单元。
Description
相关申请的交叉引用
本申请要求2015年11月20日提交的申请号为15/61202的法国专利申请的优先权,此处通过引用将其内容以法律允许的最大范围完整地并入。
技术领域
本发明一般地涉及电子电路,更具体地涉及微控制器的待机模式。
背景技术
在许多应用中,当电子电路不被使用时,其电功耗期望被最小化。由此提供了能够减小电路功耗的待机机制。
在包括微控制器的电子电路中,微控制器通常集成待机功能,在其不被使用时的时段期间能够将其内核设置为待机模式。在这种待机时段期间,微控制器的其他电路监控微控制器的输入-输出,以检测唤醒内核的需要。
发明内容
期望减小包括在待机时段期间微控制器的残余功耗。
实施例克服了用于将微控制器设置为待机模式的常用电路的全部或部分缺点。
实施例提供了易于实现的解决方案。
因此,实施例提供了一种微控制器,包括:
内核;
用于管理内核电源的单元,包括用于接收外部信号的至少一个输入,所述外部信号用于离开待机模式;以及
拦截所述外部信号并将其以一延迟传送到所述管理单元的单元。
根据实施例,所述管理单元包括用于存储所述输入信号的逻辑功能。
根据实施例,所述逻辑单元由所述管理单元在所述延迟结束时复位。
根据实施例,所述单元接收所述逻辑功能的输出,并将其与表示所述微控制器的电源电压的数据相结合。
根据实施例,当所述电源电压的电平达到阈值时,所述单元触发中断。
在下面结合附图对特定实施例的非限制性描述中,将详细讨论前述和其他特征和优点。
附图说明
图1示意地示出了微控制器的实施例;
图2是示出了用于将微控制器设置为待机模式的电路的实施例的方框图;
图3是示出了用于唤醒微控制器的电路的实施例的方框图;以及
图4A、图4B和图4C以时序图的形式示出了图3的电路的操作。
具体实施方式
在不同附图中,相同元件被相同的附图标记所指定。尤其是,不同实施例共有的结构和/或功能元件可以使用相同的附图标记被指定,并且可以具有相同的结构、尺寸和材料上的特性。为了清楚,仅仅对于所述实施例有用的那些步骤和元件将被示出和详细描述。尤其是,没有详细描述在微控制器中所存在的控制其至待机模式的设置的元件,所述实施例与通常应用是可兼容的。当提及术语“大约”、“近似”或“量级”时,这意味着在10%内,优选在5%内。
图1示意地示出了微控制器1的实施例。在图1所示的实例中,微控制器包括内核2(内核)和用于重启或复位内核2的电源的电路4。
为了简便,未示出微控制器1内部的所有电路。仅示出了在对待机和唤醒的设置中所涉及的电路。尤其是,微控制器1包括未被示出的易失性和非易失性存储元件和各种协同处理器和输入-输出电路。而且,由下文可见,考虑电路重启功能,因为该功能可能成为问题。但是,电路4通常还包括其他电源控制功能。
在常用的方案中,当设置到待机模式时,微控制器的内核2的电源被停止。但是,电路4的等效电路依然被供电,从而能够通过解译微控制器的输入-输出5而检测对于重启的需要。
考虑到某个应用不需要监控其电源,所述实施例源自对微控制器需求的新的分析。
基于该分析,此后电源监控模块可以被关闭。但是,电源监控模块4通常不会被关闭的一个原因在于其必须能够检测由于电源电压下降后升高所引起的重启。在常用方案中,如果电源监控模块4被关闭,系统不能正确地被唤醒以重启微控制器。尤其是,当电源升高时,某个逻辑电路则处于不确定的状态。电源检测模块的启动则可以防止这种不确定状态。增加这一停止电源监控模块的能力的结果在于使得微控制器的启动不可预测(根据不确定状态的不可能启动)。
提供为微控制器、尤其是其用于复位电源监控电路4的模块增加停止/启动单元3(关断)。
为了实现这一功能,在电路4中,重启和复位电源(电源管理)以及由此重启和复位系统的功能42(PM复位)与检测功能42的停止/启动的逻辑功能44(SB逻辑)被区分开。
电路4的两个功能42和44分别与单元3单独通信。只有功能42与内核2通信以将其唤醒。功能44拦截来自微控制器2外部的唤醒请求,并且代替将其传送到电路42,而是将其传送到单元3,单元3提供用于控制电路4的电源复位或重启的信号,所述电路4管理产品(微控制器)的其他部分的电源。
由此,在待机时段期间,只有逻辑模块44和单元3保持激活,这明显减小了功耗。
图2示意地示出了在功能42、44和3之间的互连的实施例,强调了用于由单元3复位块42的逻辑信号的拦截。
在该实例中,逻辑功能44被实施,用于能够由触发器唤醒微控制器的每个外部资源,该触发器具有例如在上升沿上激活的时钟输入、接收(输入5)微控制器再激活数据(用于离开待机状态)。该触发器的输出S44由单元3处理,单元3具有通过块42激活电源复位(再激活)的输出。一旦块42重启,内核2再次被激活。电路3的功能是中断触发器44的输出信号,从而避免激活电路42的复位而引起触发器的复位(块42的输出和触发器的复位输入之间的连接46)。
触发器44的数量取决于微控制器1的可能唤醒输入5的数量。
在实践中,单元3仅仅根据电源的状态中断复位信号。换句话说,如果电源是激活的,电路3不改变复位信号,而是延迟唤醒。
图3是单元3的实施例的简化方框图。
根据该实施例,单元3包括用于检测微控制器的电源电压Vdd的块32(供电监控),由此检测电源功能42是否是激活的。作为特定实施例,检测器32包括由施加到微控制器的电压Vdd供电的逻辑反相器322(导轨Vdd和GND),并且具有连接到电阻器324和二极管326的联接点的输入。电阻324的值设定反相器322的开关阈值。
在被施加到AND型逻辑门36的第一输入之前,检测的结果S32通过计时器34(计时器)。门36的第二输入接收触发器44的输出信号S44。
在多个输入5以及由此多个触发器44的情况下,每个触发器与逻辑门(在所示实例中,第二门36’)相关联,该逻辑门具有接收计时器34的输出的第一输入和接收相关触发器的输出(例如44’)的第二输入。
在实践中,电路42还包括监控电源Vdd的功能。但是,该功能对于意味着严重功耗的微控制器的操作应该是准确的。如图3所示,由具有作为唯一功能隐蔽启动控制信号的状态的单元3所执行的检测不需要这种准确,而是可以非常简单(并且具有低功耗),该启动控制信号的状态在极低电压或者在供电初始时可能是未确定的。
图4A、图4B和图4C以时序图示出了图3的电路的操作。图4A示出了唤醒时的电压Vdd的变化的实例。图4B示出了信号S32的对应形状。图4C示出了门36的输出信号S36的对应形状。
假设其中电压Vdd为零、也就是电源停止(微控制器处于待机)的初始状态。
在时刻t1,在系统唤醒(信号5的切换,图2)的影响下,电压Vdd开始增加。当电压Vdd达到(时刻t2)由电阻器324和二极管326设定的阈值时,反相器322的输出S32复制电压Vdd的值。由电路34设定的延迟T导致在接下来的时刻t3,门36的输出S36切换至高状态。实际上,由于信号5被切换,触发器44的输出位于高状态。
选择延迟T使得电压Vdd的电平在时刻T结束时高于电路42的复位输入的触发阈值。由此,在延迟T结束时,当信号由电路34输出时,电压Vdd足够用于电路42立刻被激活。由此,微控制器电源管理电路42的启动正确地发生。一旦电压被电路42恢复,触发器44就被复位(图2),并且由此准备随后被重启。
所述实施例的优点在于,它们解决了当系统被唤醒时触发器44的未知输出状态的可能问题。
现在,可以将电源块4(除了逻辑功能44)设置到待机模式并且必要时将其唤醒。
另一个优点在于,在大多数情况下,设置到待机模式(关闭)的过程不需要被修改。实际上,复位系统仅需要具有启动/停止控制,其在实践中基本总是成立的。
所述实施例的另一个优点在于,它们仅引入低残余功耗。
已经描述了各种实施例。本领域技术人员将会作出各种更改、修改和改进。特别地,由电路3处理的输入的数量取决于微控制器唤醒输入5的数量。而且,检测阈值的选择还取决于该应用。最后,基于上文给出的功能说明,所描述实施例的实际实现在本领域技术人员的能力范围内。
这种更改、修改和改进将成为本发明的一部分,并将在本发明的精神和范围内。由此,前述说明仅用于示例,而不用于限制。本发明仅由下述权利要求及其等效方案而限定。
Claims (5)
1.一种微控制器(1),包括:
内核(2);
用于管理所述内核的电源的单元(4),包括用于接收外部信号(5)的至少一个输入,所述外部信号(5)用于离开待机模式;以及
用于拦截所述外部信号并将其以一延迟传送至所述管理单元的单元(3)。
2.根据权利要求1所述的微控制器,其中每个管理单元(4)包括用于存储所述输入信号(5)的逻辑功能(44)。
3.根据权利要求2所述的微控制器,其中所述逻辑功能(44)由所述管理单元(4)在所述延迟的结束时复位。
4.根据权利要求2所述的微控制器,其中所述单元(3)接收所述逻辑功能(44)的输出,并将其与表示所述微控制器的电源电压(Vdd)的数据相结合。
5.根据权利要求4所述的微控制器,其中当所述电源电压(Vdd)的电平达到阈值时,所述单元(3)触发中断。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1561202A FR3044120B1 (fr) | 2015-11-20 | 2015-11-20 | Mise en veille d'un circuit electronique |
FR1561202 | 2015-11-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106774784A true CN106774784A (zh) | 2017-05-31 |
CN106774784B CN106774784B (zh) | 2020-02-28 |
Family
ID=55073035
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610338478.4A Active CN106774784B (zh) | 2015-11-20 | 2016-04-22 | 电子电路的待机模式 |
CN201620465377.9U Active CN206058183U (zh) | 2015-11-20 | 2016-04-22 | 微控制器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620465377.9U Active CN206058183U (zh) | 2015-11-20 | 2016-04-22 | 微控制器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20170147362A1 (zh) |
EP (1) | EP3171244B1 (zh) |
CN (2) | CN106774784B (zh) |
FR (1) | FR3044120B1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3044120B1 (fr) * | 2015-11-20 | 2017-12-15 | Stmicroelectronics Rousset | Mise en veille d'un circuit electronique |
TWI672704B (zh) * | 2018-08-14 | 2019-09-21 | 華邦電子股份有限公司 | 記憶體裝置以及記憶體控制方法 |
FR3110442A1 (fr) | 2020-05-22 | 2021-11-26 | Laurent Berneman | Procédé de communication coordonné entre au moins deux capsules de stimulation sans fils pour un système de stimulation musculaire ou nerveuse |
FR3113746B1 (fr) * | 2020-08-27 | 2022-07-29 | St Microelectronics Rousset | Circuit intégré, procédé de réinitialisation et produit programme d’ordinateur |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201083993Y (zh) * | 2007-09-25 | 2008-07-09 | 上海海尔集成电路有限公司 | 一种微控制器 |
US20140089708A1 (en) * | 2012-09-21 | 2014-03-27 | Atmel Corporation | Delaying interrupts in a microcontroller system |
CN104143855A (zh) * | 2013-05-07 | 2014-11-12 | 冠捷投资有限公司 | 可实现零待机功耗的电源供应器 |
CN104730971A (zh) * | 2013-12-24 | 2015-06-24 | 黄冠雄 | 微功耗待机系统及设备 |
CN206058183U (zh) * | 2015-11-20 | 2017-03-29 | 意法半导体(鲁塞)公司 | 微控制器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0588793A (ja) * | 1991-09-30 | 1993-04-09 | Toshiba Corp | 拡張システム |
WO1993010493A1 (en) * | 1991-11-12 | 1993-05-27 | Microchip Technology Inc. | Microcontroller power-up delay |
US5675272A (en) * | 1995-12-11 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Power level sensing for mixed voltage chip design |
EP1102158B1 (fr) * | 1999-11-22 | 2012-08-08 | EM Microelectronic-Marin SA | Dispositif et procédé de contrôle de l'état de fonctionnement d'un système électronique en "zone grise" |
FR2857111B1 (fr) * | 2003-07-02 | 2005-10-07 | St Microelectronics Sa | Microcontroleur a protection logique contre les decharges electrostatiques |
US9189048B2 (en) * | 2008-09-10 | 2015-11-17 | Apple Inc. | Circuit having a low power mode |
US8415993B1 (en) * | 2011-10-26 | 2013-04-09 | Sand 9, Inc. | Power-on reset circuit and method |
US9312850B2 (en) * | 2014-08-20 | 2016-04-12 | Freescale Semiconductor, Inc. | Testable power-on-reset circuit |
-
2015
- 2015-11-20 FR FR1561202A patent/FR3044120B1/fr not_active Expired - Fee Related
-
2016
- 2016-03-29 EP EP16162519.9A patent/EP3171244B1/fr active Active
- 2016-04-22 CN CN201610338478.4A patent/CN106774784B/zh active Active
- 2016-04-22 CN CN201620465377.9U patent/CN206058183U/zh active Active
- 2016-05-12 US US15/153,118 patent/US20170147362A1/en not_active Abandoned
-
2018
- 2018-07-03 US US16/026,233 patent/US10719331B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201083993Y (zh) * | 2007-09-25 | 2008-07-09 | 上海海尔集成电路有限公司 | 一种微控制器 |
US20140089708A1 (en) * | 2012-09-21 | 2014-03-27 | Atmel Corporation | Delaying interrupts in a microcontroller system |
CN104143855A (zh) * | 2013-05-07 | 2014-11-12 | 冠捷投资有限公司 | 可实现零待机功耗的电源供应器 |
CN104730971A (zh) * | 2013-12-24 | 2015-06-24 | 黄冠雄 | 微功耗待机系统及设备 |
CN206058183U (zh) * | 2015-11-20 | 2017-03-29 | 意法半导体(鲁塞)公司 | 微控制器 |
Also Published As
Publication number | Publication date |
---|---|
US20180329721A1 (en) | 2018-11-15 |
EP3171244B1 (fr) | 2022-09-28 |
EP3171244A1 (fr) | 2017-05-24 |
CN106774784B (zh) | 2020-02-28 |
FR3044120A1 (fr) | 2017-05-26 |
US10719331B2 (en) | 2020-07-21 |
US20170147362A1 (en) | 2017-05-25 |
FR3044120B1 (fr) | 2017-12-15 |
CN206058183U (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11953969B2 (en) | Compute through power loss hardware approach for processing device having nonvolatile logic memory | |
CN206058183U (zh) | 微控制器 | |
US9189053B2 (en) | Performance based power management of a memory and a data storage system using the memory | |
TWI303022B (en) | Wake-up reset circuit | |
CN103105915B (zh) | 一种智能终端的复位方法及系统 | |
CN103677189B (zh) | 半导体装置 | |
TWI539271B (zh) | 用於在低電力睡眠模式中無須中央處理單元介入之外部裝置電力控制的電路裝置及方法 | |
CN107003707B (zh) | 具有用于逻辑和存储器的独立功率域和拆分式电源轨的集成系统 | |
WO2015014162A1 (zh) | 一种soc芯片的mcu唤醒装置和方法 | |
US20100125743A1 (en) | Electronic device for reducing power consumption during off of computer motherboard | |
US7032120B2 (en) | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data | |
CN102035960A (zh) | 节电处理装置、节电处理方法和图像形成装置 | |
TW515995B (en) | Method allowing to configure computer system as wake on LAN | |
US8010818B2 (en) | Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous I2C bus | |
CN106292987B (zh) | 一种处理器掉电时序控制系统及方法 | |
CN109799898A (zh) | 一种芯片的电源控制装置、芯片及其电源控制方法 | |
JPH05304722A (ja) | 電力保持型集積回路 | |
US6996732B2 (en) | Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes | |
KR101963262B1 (ko) | 전력량계 및 그 운영 방법 | |
US9007112B2 (en) | Low power SRPG cell | |
US6237090B1 (en) | Synchronous or asynchronous resetting circuit | |
CN111159962B (zh) | 一种内嵌nvm芯片的低功耗设计方法及系统 | |
US20140237285A1 (en) | Single-pin command technique for mode selection and internal data access | |
US10338664B2 (en) | Control module for data retention and method of operating control module | |
CN218675974U (zh) | 一种开关机电路和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |