CN102035526B - 信号输入电路及具有该电路的半导体装置 - Google Patents

信号输入电路及具有该电路的半导体装置 Download PDF

Info

Publication number
CN102035526B
CN102035526B CN201010294410.3A CN201010294410A CN102035526B CN 102035526 B CN102035526 B CN 102035526B CN 201010294410 A CN201010294410 A CN 201010294410A CN 102035526 B CN102035526 B CN 102035526B
Authority
CN
China
Prior art keywords
signal
input
node
circuit
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010294410.3A
Other languages
English (en)
Other versions
CN102035526A (zh
Inventor
具京会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102035526A publication Critical patent/CN102035526A/zh
Application granted granted Critical
Publication of CN102035526B publication Critical patent/CN102035526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种信号输入电路包括输入单元、第一补偿电路、第二补偿电路和使能电路。输入单元接收第一输入信号，以向输出节点输出输出信号。第一补偿电路连接至输出节点，响应于第二输入信号而对输出节点放电。第二补偿电路连接至输出节点，响应于第二输入信号而向输出节点提供电流。使能电路响应于至少一个工作模式选择信号来使能输入单元以及第一和第二补偿电路。

Description

信号输入电路及具有该电路的半导体装置
对相关申请的交叉引用
该美国非临时专利申请根据35U.S.C§119要求于2009年9月28日向韩国知识产权局递交的韩国专利申请No.10-2009-0091930的优先权，其全部内容一并于此用作参考。
技术领域
本发明涉及半导体装置中包括的信号输入电路。
背景技术
与装置的输入单元相连的信号输入电路可以根据需求以差分输入电路或单端输入电路来实现。单端输入电路是指仅通过电子电路中一对端口的一端来施加输入信号或输出输出信号的电路结构。差分输入电路的电路结构为通过一对端口的两端来施加输入信号或输出输出信号。差分输入电路可以被设计为具有放大并输出两个互补信号之间的电压差的方案，或者具有放大并输出输入信号与参考信号之差的方案。
根据用于传输数据信号的电路的传输方案，应当以差分输入信号和单端输入电路之一来配置信号输入电路。如果信号输入电路被设计为接收差分信号和单一信号，那么信号输入电路的应用范围可以变得更大。
发明内容
本公开提供了一种信号输入电路，该信号输入电路具有简单的电路配置，并能够接收差分信号和单一信号。
根据一个方面，本发明针对一种信号输入电路，包括：输入单元，接收第一输入信号，以向输出节点输出输出信号；第一补偿电路，连接至输出节点，响应于第二输入信号而对输出节点放电；第二补偿电路，连接至输出节点，响应于第二输入信号而向输出节点提供电流；以及使能电路，响应于至少一个工作模式选择信号来使能输入单元以及第一和第二补偿电路。
在一些实施例中，输入单元可以包括：PMOS晶体管，连接在电源电压端子与输出节点之间，并由第一输入信号控制；以及NMOS晶体管，连接在输出节点与使能电路之间，并由第一输入信号控制。
在一些实施例中，第一补偿电路可以包括：PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；第一NMOS晶体管，连接在第一节点与使能电路之间，并由第一节点的信号控制；以及第二NMOS晶体管，连接在输出节点与使能电路之间，并由第一节点的信号控制。
在一些实施例中，第二补偿电路可以包括：第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及NMOS晶体管，连接在第二节点与使能电路之间，并由第二输入信号控制。
在一些实施例中，第一和第二输入信号可以彼此反相。
在一些实施例中，使能电路可以接收第一和第二工作模式选择信号，响应于第一工作模式选择信号而使能第一和第二补偿电路，以及响应于第二工作模式选择信号而使能输入单元。
根据另一方面，本发明针对一种信号输入电路，包括：输入单元，接收第一输入信号，以向输出节点输出输出信号；第一补偿电路，连接至输出节点，响应于第二输入信号而对输出节点放电；第二补偿电路，连接至输出节点，响应于第二输入信号而向输出节点提供电流；以及开关电路，分别通过第一至第三连接节点连接至输入单元、第一补偿电路和第二补偿电路，响应于至少一个工作模式选择信号将第一至第三连接节点连接至地电压端子。
在一些实施例中，输入单元包括：PMOS晶体管，连接在电源电压端子与输出节点之间，并由第一输入信号控制；以及NMOS晶体管，连接在输出节点和开关电路之间，并由第一输入信号控制。
在一些实施例中，第一补偿电路包括：PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；第一NMOS晶体管，连接在第一节点与开关电路的第一连接节点之间，并由第一节点的信号控制；以及第二NMOS晶体管，连接在输出节点与开关电路的第一连接节点之间，并由第一节点的信号控制。
在一些实施例中，第二补偿电路包括：第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及NMOS晶体管，连接在第二节点与开关电路的第二连接节点之间，并由第二输入信号控制。
在一些实施例中，第一和第二输入信号彼此反相。
在一些实施例中，开关电路接收第一和第二工作模式选择信号，响应于第二工作模式选择信号将分别与第一和第二补偿电路相连的第二和第三连接节点连接至地电压端子，并将与输入单元相连的第一连接节点连接至地电压端子。
在一些实施例中，开关电路包括：第一NMOS晶体管，连接在地电压端子与连接至输入单元的第一连接节点之间，并由第一工作模式选择信号控制；第二NMOS晶体管，连接在地电压端子与连接至第一补偿电路的第二连接节点之间，并由第二工作模式选择信号控制；以及第三NMOS晶体管，连接在地电压端子与连接至第二补偿电路的第三连接节点之间，并由第二工作模式选择信号控制。
根据另一方面，本发明针对一种信号输入电路，包括：PMOS晶体管，连接在电源电压端子与输出节点之间，并由第一输入信号控制；NMOS晶体管，连接在输出节点与开关电路之间，并由第一输入信号控制；第一补偿电路，连接至输出节点，响应于第二输入信号补偿PMOS晶体管的工作延迟；第二补偿电路，连接至输出节点，响应于第二输入信号补偿NMOS晶体管的工作延迟；以及使能电路，响应于至少一个工作模式选择信号，使能PMOS晶体管、NMOS晶体管以及第一和第二补偿电路。
在一些实施例中，第一和第二输入信号可以彼此反相。
在一些实施例中，在第二输入信号具有第一电平时第一补偿电路对输出节点放电，在第二输入信号具有第二电平时第二补偿电路向输出节点提供电流。
根据另一方面，本发明针对一种半导体装置，包括：第一电路；和第二电路，接收来自第一电路的数据信号，并包括用于接收来自第一电路的数据信号的信号输入电路，其中，信号输入电路包括：输入单元，接收第一输入信号，以向输出节点输出输出信号；第一补偿电路，连接至输出节点，响应于第二输入信号而对输出节点放电；第二补偿电路，连接至输出节点，响应于第二输入信号而向输出节点提供电流；以及使能电路，响应于至少一个工作模式选择信号来使能输入单元以及第一和第二补偿电路。
在一些实施例中，第一和第二输入信号彼此反相，以及使能电路接收第一和第二工作模式选择信号，响应于第一工作模式选择信号而使能第一和第二补偿电路，响应于第二工作模式选择信号而使能输入单元。
在一些实施例中，第一补偿电路包括：PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；第一NMOS晶体管，连接在第一节点与开关电路的第一连接节点之间，并由第一节点的信号控制；以及第二NMOS晶体管，连接在输出节点与开关电路的第一连接节点之间，并由第一节点的信号控制。第二补偿电路包括：第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及NMOS晶体管，连接在第二节点与开关电路的第二连接节点之间，并由第二输入信号控制。
附图说明
附图旨在提供对本发明的进一步理解，并且结合在本说明书中构成本说明书的一部分。附图图示了本发明的示例性实施例，并且与说明书一起用来描述本发明。
图1是示出了根据本发明实施例的信号传输系统的图。
图2是示出了根据本发明实施例的存储器系统的方框图。
图3是示出了根据本发明实施例、可以包括在图1的接收装置以及图2的控制器中的信号输入装置的配置的图。
图4A和4B是输入到图3的信号输入电路中的第一和第二输入信号的图。
图5是示出了根据本发明另一实施例的信号输入电路的图。
图6A和6B是示出了当由于半导体制造工艺中的误差而使得图5中输入单元的PMOS晶体管和NMOS晶体管的响应时间彼此不同时，输出信号根据输入信号而改变的图。
图7A和7B是示出了当由于周围环境而使得图5中输入单元的PMOS晶体管和NMOS晶体管的响应时间彼此不同时，输出信号根据输入信号而改变的图。
具体实施方式
以下将参照附图更为详细地描述本发明的示例性实施例。但是，本发明可以按照不同形式来实施，并且不应解释为受限于在此所述的实施例。事实上，提供这些实施例来使得本说明书变得充分和完整，并向本领域技术人员充分传达本发明的思想。
后文，将参照附图详细描述本发明的示例性实施例。
图1是示出了根据本发明实施例的信号传输系统的图。
参照图1，根据本发明实施例的信号传输系统100包括发送装置110和接收装置120。从发送装置110发送至接收装置120的信号可以是差分信号或者单一或单端信号。当从发送装置110发送至接收装置120的信号为差分信号时，接收装置120接收从发送装置110发送的一对发送信号，读出这对发送信号之间的电压差，并工作于伪差分输入模式或差分输入模式以恢复接收的信号。当从发送装置110发送至接收装置120的信号为单一信号时，接收装置120工作于单一输入模式，以将从发送装置110发送的发送信号恢复为接收信号。这样，接收装置120包括信号输入电路122，该信号输入电路122接收差分信号和单一信号以将接收到的信号恢复为接收信号。
接收装置120的工作模式根据与接收装置120相连的发送装置110的信号发送模式来确定。例如，如果发送装置110工作于单一发送模式如移动双倍数据速率同步动态随机存取存储器(mDDR)或CMOS接口，则接收装置120被设置为单一输入模式。如果发送装置110工作于伪差分发送模式如双倍数据速率三同步DRAM(DDR3)，则接收装置120被设置为差分模式，并因此工作于伪差分模式。如果发送装置110工作于差分发送模式如低功率双倍数据速率同步DRAM(LPDDR2)、低压差分信令(LVDS)或串行高级技术附件(S-ATA)，则接收装置120被设置为差分模式。
图2是示出了根据本发明实施例的存储器系统的方框图。
参照图2，根据本发明实施例的存储器系统200包括存储器210和控制器220。控制器220连接至主机(未示出)和存储器210。控制器220响应于主机的请求而访问存储器210。例如，控制器220控制存储器210的读取、写入和擦除操作。控制器220提供存储器210与主机之间的接口。控制器220驱动用于控制存储器210的固件。控制器220包括用于执行主机与控制器220之间的数据交换的协议。例如，控制器220根据各种接口协议如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-高速(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行-ATA协议、小计算机小接口(SCSI)协议、增强小盘接口(ESDI)和集成驱动电子(IDE)协议中至少之一，与外部(例如，主机)进行通信。控制器220与存储器210相接口连接。控制器220包括信号输入电路222用于接收从存储器210发送的信号。根据本发明实施例的存储器系统200示出并描述了控制器220仅包括信号输入电路222来接收从存储器210发送的信号，但是控制器220也可以包括用于接收从主机发送的信号的信号输入电路。与图1中的信号输入电路122相同，信号输入电路222根据发送装置110的发送模式，工作于单一输入模式、差分输入模式和伪差分输入模式。将参照图3更为详细地描述根据本发明实施例的信号输入电路222。
存储器210包括存储数据的存储单元阵列、用于向存储单元阵列写入数据以及从存储单元阵列读取数据的读取和写入电路、解码外部地址以将解码地址传送至读取和写入电路的地址解码器、以及控制存储器210整体操作的控制逻辑(可以是非易失性存储器)。
图3是示出了根据本发明实施例、可以包括在图1的接收装置以及图2的控制器中的信号输入装置的配置的图。
参照图3，根据本发明实施例的信号输入电路300包括差分放大器310、反相器320和复用器330。差分放大器310接收第一输入信号A和第二输入信号AB以输出第一输出信号OUT1。反相器320接收第一输入信号A以输出第二输出信号OUT2。复用器330响应于模式选择信号C，输出来自差分放大器310的第一输出信号OUT1以及来自反相器320的第二输出信号OUT2之一，作为输出信号Y。
差分放大器310包括PMOS晶体管MP1和MP2、NMOS晶体管MN1至MN3、和偏置电路211。PMOS晶体管MP1具有与电源电压VDDH端子相连的源极，漏极以及栅极。该PMOS晶体管的漏极和栅极彼此连接。NMOS晶体管MN1具有与PMOS晶体管MP1的漏极相连的漏极，源极，以及接收第一输入信号A的栅极。PMOS晶体管MP2具有与电源电压VDDH端子相连的源极，漏极，以及与PMOS晶体管MP1的漏极相连的栅极。NMOS晶体管MN2具有与PMOS晶体管MP2的漏极相连的漏极，源极，以及接收第二输入信号AB的栅极。NMOS晶体管MN3具有与NMOS晶体管MN1和MN2的源极共同相连的漏极，与地电压端子相连的源极，以及与偏置电路211相连的栅极。偏置电路211输出用于控制流经NMOS晶体管MN3的电流的信号。具有上述配置的差分放大器310放大第一输入信号A与第二输入信号AB之差，以输出第一输出信号OUT1。
反相器320包括依次串联连接在电源电压VDDH端子和地电压端子之间的PMOS晶体管MP3和NMOS晶体管MN4。PMOS晶体管MP3的栅极以及NMOS晶体管MN4的栅极接收第一输入信号A。反相器320将第一输入信号A反相，以输出第二输出信号OUT2。
复用器330在模式选择信号C具有第一电平时输出来自差分放大器310的第一输出信号OUT1，作为输出信号Y，且在模式选择信号C具有第二电平时输出来自反相器320的第二输出信号OUT2，作为输出信号Y。
图4A和4B是输入到图3的信号输入电路中的第一和第二输入信号的图。
参照图4A，在差分模式下，第一和第二输入信号A和AB在彼此之间反转，即，它们是彼此的反相版本。差分放大器310放大第一和第二输入信号A和AB之差，以输出第一输出信号OUT1。
参照图4B，在伪差分模式下，第二输入信号AB是参考信号的电平。差分放大器310放大第一和第二输入信号A和AB之差，以输出第二输出信号OUT2。
因此，当模式选择信号C具有第一电平时，图3的信号输入电路300作为伪差分输入电路或差分输入电路来工作，其放大第一和第二输入信号A和AB之差，以输出输出信号Y。当模式选择信号C具有第二电平时，信号输入电路300可以作为单一输入电路来工作，其仅将第一输入信号A反相，以输出反相信号。
然而，根据图3的信号输入电路300，由于复用器330而使得工作速度变得较慢，且电路面积增加。此外，功耗增加，因为差分放大器310和反相器320总是处于各自的工作状态，而无论工作模式如何。
图5是示出了根据本发明另一实施例的信号输入电路的图。
参照图5，根据本发明另一实施例的信号输入电路500包括输入单元510、第一补偿电路520、第二补偿电路530和使能电路540。输入单元510包括PMOS晶体管MP11和NMOS晶体管MN12。PMOS晶体管MP11和NMOS晶体管MN12依次串联连接在电源电压VDDH端子和第一连接节点CN1之间。第一连接节点CN1是用于连接输入单元510和使能电路540的节点。PMOS晶体管MP11的栅极和NMOS晶体管MN12的栅极接收第一输入信号A。输出节点N3的信号被输出作为输出信号Y，其中输出节点N3是PMOS晶体管MP11和NMOS晶体管MN12之间的连接节点。
第一补偿电路520包括PMOS晶体管MP21以及NMOS晶体管MN21和MN22。PMOS晶体管MP21和NMOS晶体管MN21依次串联连接在电源电压VDDH端子和第二连接节点CN2之间。第二连接节点CN2是用于连接第一补偿电路520和使能电路540的节点。PMOS晶体管MP21的栅极接收第二输入信号AB，NMOS晶体管MN21的栅极连接至第一节点N1，其中第一节点N1是PMOS晶体管MP21和NMOS晶体管MN21之间的连接节点。NMOS晶体管MN22连接在输出节点N3和第二连接节点CN2之间，其栅极连接至第一节点N1。
第二补偿电路530包括PMOS晶体管MP31和MP32以及NMOS晶体管MN31。PMOS晶体管MP31和NMOS晶体管MN31依次串联连接在电源电压VDDH端子和第三连接节点CN3之间。第三连接节点CN3是用于连接第二补偿电路530和使能电路540的节点。PMOS晶体管MP31的栅极连接至第二节点N2，其中第二节点N2是PMOS晶体管MP31与NMOS晶体管MN31之间的连接节点。NMOS晶体管MN31的栅极接收第二输入信号AB。PMOS晶体管MP32连接在电源电压VDDH端子和输出节点N3之间，其栅极连接至第二节点N2。
使能电路540包括NMOS晶体管MN41至MN43。NMOS晶体管MN41连接在第一连接节点CN1和地电压端子之间，且由第二模式选择信号D来控制。NMOS晶体管MN42连接在第二连接节点CN2和地电压端子之间，且由第一模式选择信号C来控制。NMOS晶体管MN43连接在第三连接节点CN3和地电压端子之间，且由第一模式选择信号C来控制。
具有上述配置的信号输入电路500的工作如下所述。
当第二模式选择信号D具有高电平时，NMOS晶体管MN41导通。当NMOS晶体管MN41处于导通状态时，输入单元510接收第一输入信号A，以输出输出信号Y。此时，输出信号Y是第一输入信号A的反相信号。当第一模式选择信号具有低电平而第二模式选择信号D具有高电平时，信号输入电路500工作于单一输入模式。
当第一和第二模式选择信号C和D均具有高电平时，使能电路540的所有NMOS晶体管MN41至MN43均导通，因此输入单元510以及第一和第二补偿电路520和530处于各自的工作状态。
当第一输入信号A的电压电平低于第二输入信号AB的电压电平时，输入单元510的PMOS晶体管MP11导通，而NMOS晶体管MN12截止。此时，流经NMOS晶体管MN31和NMOS晶体管MN22的电流量根据第二输入信号AB的电压电平来确定。因此，信号输入电路500输出与第一输入信号A和第二输入信号AB之间的电压差相对应的输出信号Y。即，当第一和第二模式选择信号C和D都具有高电平时，信号输入电路500根据第一和第二输入信号A和AB，工作于差分模式和伪差分模式之一。
由于晶体管制造工艺，沟道的长度和宽度可能出现误差。晶体管的响应时间根据沟道的长度和宽度来确定。此外，晶体管的响应时间根据周围环境而改变。当PMOS晶体管MP11的特性和NMOS晶体管MN12的特性同等改变时，即，当PMOS晶体管MP11的响应时间和NMOS晶体管MN12的响应时间都变慢或变快时，这不会很大的影响信号输入电路500的工作特性。然而，当PMOS晶体管MP11和NMOS晶体管MN12之一的响应时间变慢而其中另一个的响应时间变快时，从信号输入电路500输出的输出信号Y将具有迟滞特性。根据本发明另一实施例的信号输入电路500包括第一补偿电路520和第二补偿电路530，其中当由于诸如工艺和周围环境等因素导致PMOS晶体管MP11的响应时间不同于NMOS晶体管MN12的响应时间时，第一补偿电路520和第二补偿电路530能够补偿不同的响应时间。
下文将针对第一输入信号A和第二输入信号AB具有互补电压电平，即，处于差分模式的情况，来描述信号输入电路500的工作。当第一输入信号A从低电平改变为高电平时，PMOS晶体管MP11截止，而NMOS晶体管MN12导通。此时，当PMOS晶体管MP11的响应时间慢而NMOS晶体管MN12的响应时间快时，输出信号Y从高电平改变为低电平的速度被延迟。第一补偿电路520的PMOS晶体管MP21响应于已经从高电平改变为低电平的第二输入信号AB而导通，且节点N1的电压电平变高。因此，各自栅极连接至节点N1的所有NMOS晶体管MN21和MN22都导通。输出节点N3的电流通过NMOS晶体管MN22和使能电路540的NMOS晶体管MN42释放到地电压端子。由第一补偿电路520通过输出节点N3输出的输出信号Y迅速从高电平改变到低电平。因此，第一补偿电路520能够补偿输入单元510中PMOS晶体管MP11的响应时间。由于在第二输入信号AB具有低电平时第二补偿电路530的NMOS晶体管MN31截止，所以第二补偿电路530不工作。
另一方面，当第一输入信号A从高电平改变为低电平时，PMOS晶体管MP11导通，而NMOS晶体管MN12截止。此时，当PMOS晶体管MP11的响应时间快而NMOS晶体管MN12的响应时间慢时，输出信号Y从低电平改变为高电平的速度被延迟。第二补偿电路530的PMOS晶体管MP31响应于已经从低电平改变为高电平的第二输入信号AB而导通。因此，节点N2的电流通过NMOS晶体管MN31和使能电路540的NMOS晶体管MN43释放到地电压端子。PMOS晶体管MP31和MP32都导通。由于电流通过PMOS晶体管MP31提供给输出节点N3，所以通过输出节点N3输出的输出信号Y迅速从低电平改变为高电平。因此，第二补偿电路530能够补偿输入单元510中NMOS晶体管MN12的响应时间。由于在第二输入信号AB具有高电平时第一补偿电路520的PMOS晶体管MP21截止，所以第一补偿电路520不工作。
图5的信号输入电路500中使能电路540的NMOS晶体管MN42和MN43响应于第一选择信号C而导通。因此，当信号输入电路500工作于单一输入模式时，可以避免第一和第二补偿电路520和530的不必要的功耗。
同图3的信号输入电路300不同，由于图5的信号输入电路500不需要偏置电路，因此信号输入电路500的功耗相对于图3的信号输入电路300减小。在不包括偏置电路的信号输入电路500中，差分输入模式与单一输入模式之间以及伪差分输入模式与单一输入模式之间的偏移(skew)被最小化，并且信号输入电路500可以工作于宽电压范围。同图3的信号输入电路300不同，由于图5的信号输入电路500不包括复用器，信号输入电路500的工作速度增加。
图6A和6B是示出了当由于半导体制造工艺中的误差或变化而使得图5中输入单元的PMOS晶体管和NMOS晶体管的响应时间彼此不同时，输出信号根据输入信号而改变的图。
图6A是示出了图3的信号输入电路300中输出信号Y根据输入信号A而改变的图。图6B是示出了图5的信号输入电路500中输出信号Y根据输入信号A而改变的图。通过比较图6A和6B可以看出，图3中信号输入电路300的改变电压差最大达176mV，而图5中信号输入电路500的改变电压差最大为40.6mV。信号输入电路500中第一和第二补偿电路520和530能够补偿由于工艺导致的PMOS晶体管MP11和NMOS晶体管MN12之间的响应时间差异。即，当输入信号A从低电平改变为高电平时输出信号Y的改变时间与当输入信号A从高电平改变为低电平时输出信号Y的改变时间之间的差在图5的信号输入电路500中较小。
图7A和7B是示出了当由于周围环境差异而使得图5中输入单元的PMOS晶体管和NMOS晶体管的响应时间彼此不同时，输出信号根据输入信号而改变的图。在125℃的周围环境和-50℃的周围环境下，图3中信号输入电路300的改变电压差最大达62mV，而图5中信号输入电路500的改变电压差最大为18mV。信号输入电路500中第一和第二补偿电路520和530能够补偿由于周围环境导致的PMOS晶体管MP11和NMOS晶体管MN12之间的响应时间差异。
根据本发明的实施例，实现了一种具有简单电路配置并能够接收差分信号和单一信号的信号输入电路。另外，可以防止信号输入电路的性能由于工艺或周围环境而退化。
上述主题应被视为说明性的而非限制性的，所附权利要求旨在覆盖落在本发明的真正精神和范围内的所有修改、改进和其他实施例。因此，在法律所允许的最大程度内，本发明的范围由所附权利要求及其等同物的所允许的最宽解释来确定，并不应受到之前详细描述的限制或局限。

Claims (8)

1.一种信号输入电路，包括：
输入单元，配置为接收第一输入信号，以向输出节点输出输出信号；
第一补偿电路，连接至输出节点，并配置为响应于第二输入信号而对输出节点放电；
第二补偿电路，连接至输出节点，并配置为响应于第二输入信号而向输出节点提供电流；以及
使能电路，配置为响应于至少一个工作模式选择信号来使能输入单元以及第一和第二补偿电路，
其中，第一补偿电路包括：
PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；
第一NMOS晶体管，连接在第一节点与使能电路之间，并由第一节点的信号控制；以及
第二NMOS晶体管，连接在输出节点与使能电路之间，并由第一节点的信号控制，以及
其中，第二补偿电路包括：
第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；
第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及
NMOS晶体管，连接在第二节点与使能电路之间，并由第二输入信号控制。
2.根据权利要求1所述的信号输入电路，其中，输入单元包括：
PMOS晶体管，连接在电源电压端子与输出节点之间，并由第一输入信号控制；以及
NMOS晶体管，连接在输出节点与使能电路之间，并由第一输入信号控制。
3.根据权利要求1所述的信号输入电路，其中，第一和第二输入信号反相。
4.根据权利要求1所述的信号输入电路，其中，
使能电路接收第一和第二工作模式选择信号，
使能电路响应于第一工作模式选择信号而使能第一和第二补偿电路，以及
使能电路响应于第二工作模式选择信号而使能输入单元。
5.一种信号输入电路，包括：
输入单元，配置为接收第一输入信号，以向输出节点输出输出信号；
第一补偿电路，连接至输出节点，并配置为响应于第二输入信号而对输出节点放电；
第二补偿电路，连接至输出节点，并配置为响应于第二输入信号而向输出节点提供电流；以及
开关电路，分别通过第一至第三连接节点连接至输入单元、第一补偿电路和第二补偿电路，并配置为响应于至少一个工作模式选择信号将第一至第三连接节点连接至地电压端子，
其中，第一补偿电路包括：
PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；
第一NMOS晶体管，连接在第一节点与使能电路之间，并由第一节点的信号控制；以及
第二NMOS晶体管，连接在输出节点与使能电路之间，并由第一节点的信号控制，以及
其中，第二补偿电路包括：
第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；
第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及
NMOS晶体管，连接在第二节点与使能电路之间，并由第二输入信号控制。
6.根据权利要求5所述的信号输入电路，其中，输入单元包括：
PMOS晶体管，连接在电源电压端子与输出节点之间，并由第一输入信号控制；以及
NMOS晶体管，连接在输出节点和开关电路之间，并由第一输入信号控制。
7.一种半导体装置，包括：
第一电路；和
第二电路，接收来自第一电路的数据信号，并包括用于接收来自第一电路的数据信号的信号输入电路，
其中，信号输入电路包括：
输入单元，配置为接收第一输入信号，以向输出节点输出输出信号；
第一补偿电路，连接至输出节点，并配置为响应于第二输入信号而对输出节点放电；
第二补偿电路，连接至输出节点，并配置为响应于第二输入信号而向输出节点提供电流；以及
使能电路，配置为响应于至少一个工作模式选择信号来使能输入单元以及第一和第二补偿电路，
其中，第一补偿电路包括：
PMOS晶体管，连接在电源电压端子与第一节点之间，并由第二输入信号控制；
第一NMOS晶体管，连接在第一节点与使能电路之间，并由第一节点的信号控制；以及
第二NMOS晶体管，连接在输出节点与使能电路之间，并由第一节点的信号控制，以及
其中，第二补偿电路包括：
第一PMOS晶体管，连接在电源电压端子与输出节点之间，并由第二节点的信号控制；
第二PMOS晶体管，连接在电源电压端子与第二节点之间，并由第二节点的信号控制；以及
NMOS晶体管，连接在第二节点与使能电路之间，并由第二输入信号控制。
8.根据权利要求7所述的半导体装置，其中：
第一和第二输入信号反相，以及
使能电路接收第一和第二工作模式选择信号，响应于第一工作模式选择信号而使能第一和第二补偿电路，响应于第二工作模式选择信号而使能输入单元。
CN201010294410.3A 2009-09-28 2010-09-21 信号输入电路及具有该电路的半导体装置 Active CN102035526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0091930 2009-09-28
KR1020090091930A KR101726429B1 (ko) 2009-09-28 2009-09-28 신호 입력 회로 및 그것을 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN102035526A CN102035526A (zh) 2011-04-27
CN102035526B true CN102035526B (zh) 2015-05-27

Family

ID=43779634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010294410.3A Active CN102035526B (zh) 2009-09-28 2010-09-21 信号输入电路及具有该电路的半导体装置

Country Status (4)

Country Link
US (1) US8786320B2 (zh)
JP (1) JP5677791B2 (zh)
KR (1) KR101726429B1 (zh)
CN (1) CN102035526B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427223B2 (en) * 2011-07-19 2013-04-23 Lsi Corporation Voltage level translator circuit for reducing jitter
KR20160005535A (ko) * 2014-07-07 2016-01-15 에스케이하이닉스 주식회사 반도체 장치의 리시버 회로
CN106354189B (zh) * 2016-10-27 2017-09-29 厦门新页微电子技术有限公司 一种具有迟滞功能的低阈值使能电路
KR102438388B1 (ko) * 2017-08-24 2022-08-31 삼성전자주식회사 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005889B2 (en) * 2003-10-10 2006-02-28 Arm Limited Level shifting in a data processing apparatus
US7091755B1 (en) * 2004-09-17 2006-08-15 Xilinx, Inc. Low voltage input circuit with high voltage tolerance capability
CN1969341A (zh) * 2004-06-14 2007-05-23 株式会社半导体能源研究所 移位寄存器及半导体显示装置
US7564270B1 (en) * 2007-05-30 2009-07-21 Cypress Semiconductor Corporation Differential output driver

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403693A (nl) * 1984-12-05 1986-07-01 Philips Nv Adaptief electronisch buffersysteem.
JP2690760B2 (ja) * 1988-11-08 1997-12-17 シャープ株式会社 Ｃｍｏｓインバータ回路
SE502429C2 (sv) * 1994-02-21 1995-10-16 Ellemtel Utvecklings Ab Signalmottagande och signalbehandlande krets
JPH08223016A (ja) * 1995-02-14 1996-08-30 Sony Corp ドライバ回路
US6252432B1 (en) * 1998-04-14 2001-06-26 Fairchild Semiconductor Corp. Differential-input/single-ended-output translator
JP2005045347A (ja) * 2003-07-23 2005-02-17 Sony Corp 出力バッファ回路
KR100558488B1 (ko) 2003-08-26 2006-03-07 삼성전자주식회사 데이터 구동회로 및 이를 이용한 반도체 장치
KR100510548B1 (ko) * 2003-09-25 2005-08-26 삼성전자주식회사 입력 신호의 입력 커패시턴스를 줄일 수 있는 입력 버퍼
JP4851192B2 (ja) * 2006-01-27 2012-01-11 ルネサスエレクトロニクス株式会社 差動信号受信回路
KR100715392B1 (ko) * 2006-02-01 2007-05-07 삼성전자주식회사 차동모드 및 싱글모드로 동작하는 출력 구동회로
JP2007325156A (ja) 2006-06-05 2007-12-13 Seiko Epson Corp 受信装置および送受信システム
KR101398637B1 (ko) * 2006-08-03 2014-06-20 삼성전자주식회사 슬루 레이트를 제어할 수 있는 차동 드라이버
US7961007B2 (en) * 2009-04-30 2011-06-14 Apple Inc. Receiver to match delay for single ended and differential signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005889B2 (en) * 2003-10-10 2006-02-28 Arm Limited Level shifting in a data processing apparatus
CN1969341A (zh) * 2004-06-14 2007-05-23 株式会社半导体能源研究所 移位寄存器及半导体显示装置
US7091755B1 (en) * 2004-09-17 2006-08-15 Xilinx, Inc. Low voltage input circuit with high voltage tolerance capability
US7564270B1 (en) * 2007-05-30 2009-07-21 Cypress Semiconductor Corporation Differential output driver

Also Published As

Publication number Publication date
JP5677791B2 (ja) 2015-02-25
CN102035526A (zh) 2011-04-27
US20110074484A1 (en) 2011-03-31
KR101726429B1 (ko) 2017-04-12
KR20110034417A (ko) 2011-04-05
US8786320B2 (en) 2014-07-22
JP2011071979A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
US11216395B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US8937490B2 (en) Output driver, devices having the same, and ground termination
US10482932B2 (en) Voltage reference computations for memory decision feedback equalizers
USRE47312E1 (en) Output driver, devices having the same, and ground termination
US10447508B2 (en) Multi-bias level generation and interpolation
US20130147532A1 (en) Slew rate modulation
US10644909B2 (en) Memory decision feedback equalizer bias level generation
CN102035526B (zh) 信号输入电路及具有该电路的半导体装置
KR102037586B1 (ko) 메모리에 대한 비대칭 입/출력 인터페이스를 위한 장치 및 방법
KR20170025883A (ko) 버퍼 회로, 이를 이용하는 리시버 및 시스템
US20160254931A1 (en) Termination circuit, and interface circuit and system including the same
KR101935437B1 (ko) 노이즈를 감소시킬 수 있는 출력 구동 회로 및 이를 포함하는 반도체 메모리 장치
CN110832587B (zh) 存储器决策反馈均衡器
US11855812B2 (en) Hybrid loop unrolled decision feedback equalizer architecture
JP2009110317A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant