CN102034912A - 发光二极管外延片、其制作方法及芯片的制作方法 - Google Patents

发光二极管外延片、其制作方法及芯片的制作方法 Download PDF

Info

Publication number
CN102034912A
CN102034912A CN2009102588587A CN200910258858A CN102034912A CN 102034912 A CN102034912 A CN 102034912A CN 2009102588587 A CN2009102588587 A CN 2009102588587A CN 200910258858 A CN200910258858 A CN 200910258858A CN 102034912 A CN102034912 A CN 102034912A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
sapphire substrate
epitaxial growth
body coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102588587A
Other languages
English (en)
Other versions
CN102034912B (zh
Inventor
张旺
苏喜林
胡红坡
谢春林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN200910258858.7A priority Critical patent/CN102034912B/zh
Priority to PCT/CN2010/077604 priority patent/WO2011079636A1/en
Priority to EP10840425.2A priority patent/EP2519982B1/en
Publication of CN102034912A publication Critical patent/CN102034912A/zh
Priority to US13/536,745 priority patent/US8932892B2/en
Application granted granted Critical
Publication of CN102034912B publication Critical patent/CN102034912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开了一种发光二极管外延片的制作方法，采用金属有机源化学气相沉积MOCVD设备，该方法包括：在蓝宝石衬底的背面形成背镀层；所述背镀层材质的热膨胀系数小于蓝宝石的热膨胀系数；所述背镀层材质在外延生长过程中不与MOCVD设备中的物质发生反应；在蓝宝石衬底的正面外延生长缓冲层；在所述缓冲层的表面外延生长N型半导体层；在所述N型半导体层的表面外延生长多量子阱；在所述多量子阱的表面外延生长P型半导体层。本发明还公开了由上述方法形成的发光二极管外延片，以及包括该外延片的芯片制作方法。采用本发明能够有效提高发光二极管芯片的发光一致性。

Description

发光二极管外延片、其制作方法及芯片的制作方法
技术领域
本发明涉及半导体照明技术领域，特别涉及一种发光二极管外延片、其制作方法及芯片的制作方法。
背景技术
目前，由于半导体发光二极管(LED)在使用寿命、能量利用率等方面的优点，成为替代传统光源的新型光源。对于半导体发光二极管来说，光的颜色与光的频率相对应，即与半导体材料的禁带宽度相对应，氮化铟镓是蓝、绿、紫光LED理想的发光层材料，氮化镓的禁带宽度达到3.4电子伏，通过铟的掺杂，可以从0.7至3.4电子伏范围之间调制它的禁带宽度。
发光二极管的外延片包括在蓝宝石衬底上依次生长的缓冲层、N型半导体层、多量子阱和P型半导体层。其中，半导体层可以是由III-V族元素构成的各种基层，例如氮化镓(GaN)、砷化镓(GaAs)等。本申请文件以氮化镓发光二极管为例进行说明。
现有技术中氮化镓发光二极管外延片的制作，在金属有机源化学气相沉积(MOCVD)设备中进行，该方法包括以下步骤：
步骤11、在蓝宝石衬底上外延生长缓冲层；
步骤12、在所述缓冲层的表面外延生长N型氮化镓层；
步骤13、在所述N型氮化镓的表面外延生长多量子阱，该层为发光层；
步骤14、在所述多量子阱的表面外延生长P型氮化镓层。
需要注意的是，发光二极管的发光波长由多量子阱中铟含量多少决定。对于铟含量为13％的多量子阱，生长温度一般为750摄氏度。铟含量对温度非常敏感，温度变化1K，导致铟含量变化0.3％，发光波长变化1.5纳米。而MOCVD设备加热方式为底部加热，这样设备腔体自下而上产生温度的梯度分布，越到设备腔体上部温度越低，从而使蓝宝石上下表面有2K的温度差，此温度差导致蓝宝石相对温度较高的下表面有更大的热膨胀，最终使蓝宝石由平板形状向上翘曲变为碗形。温度梯度的存在使翘曲外延片的中心与边缘有10微米高度差，7K温度差。所以底部加热的MOCVD设备会导致同一片外延片中心与边缘的发光波长有1.5×7＝10.5纳米的差异，即形成的LED芯片发光一致性很差。这样产品的良率就比较低，而且由此导致LED芯片制造过程中研磨、抛光、划片、崩裂后，还需要点测、分选，将不同波长的LED芯片分选出来，增加了生产步骤和生产成本。
发明内容
有鉴于此，本发明的发明目的是：提高LED芯片发光一致性。
为达到上述目的，本发明的技术方案具体是这样实现的：
本发明公开了一种发光二极管外延片的制作方法，采用金属有机源化学气相沉积MOCVD设备，该方法包括：
在蓝宝石衬底的背面形成背镀层；所述背镀层材质的热膨胀系数小于蓝宝石的热膨胀系数；所述背镀层材质在外延生长过程中不与MOCVD设备中的物质发生反应；
在蓝宝石衬底的正面外延生长缓冲层；
在所述缓冲层的表面外延生长N型半导体层；
在所述N型半导体层的表面外延生长多量子阱；
在所述多量子阱的表面外延生长P型半导体层。
形成所述背镀层的方法为物理气相沉积、化学气相沉积、电镀、印刷或旋涂。
所述半导体层为氮化镓层。
所述背镀层为氮化铝层，当蓝宝石衬底的厚度为400微米时，所述氮化铝层的厚度为0.27～0.31微米。
所述背镀层为铜钨合金。
当所述铜钨合金中铜的含量为10％，蓝宝石衬底的厚度为400微米时，铜钨合金层的厚度为0.51～0.56微米。
本发明还公开了一种由上述方法形成的发光二极管外延片，包括蓝宝石衬底和在蓝宝石衬底正面依次形成的缓冲层、N型半导体层、多量子阱和P型半导体层，其特征在于，所述外延片还包括在蓝宝石衬底背面的背镀层。
本发明还公开了一种发光二极管芯片的制作方法，该方法包括：
在蓝宝石衬底的背面形成背镀层；所述背镀层材质的热膨胀系数小于蓝宝石的热膨胀系数；所述背镀层材质在外延生长过程中不与MOCVD设备中的物质发生反应；
在蓝宝石衬底的正面外延生长缓冲层；
在所述缓冲层的表面外延生长N型半导体层；
在所述N型半导体层的表面外延生长多量子阱；
在所述多量子阱的表面外延生长P型半导体层；
对蓝宝石衬底上P型半导体层和多量子阱的指定区域依次进行刻蚀，直至露出N型半导体层；在露出的N型半导体层上制作N型电极；在P型半导体层上制作P型电极；
对蓝宝石衬底的背面进行背部减薄，去除所述背镀层及预定厚度的蓝宝石衬底。
由上述的技术方案可见，本发明提供了一种发光二极管外延片、其制作方法及芯片的制作方法。主要是在蓝宝石背面背镀一层热膨胀系数小于蓝宝石的材料，通过此背镀材料来平衡蓝宝石下表面的热膨胀，抑制蓝宝石的翘曲，从而保证蓝宝石上表面的平整，提高外延片发光波长的一致性。
附图说明
图1为本发明氮化镓发光二极管外延片制作方法的流程示意图。
图2为本发明氮化镓发光二极管外延片的结构示意图。
图3为背镀层为氮化铝时，蓝宝石表面的垂直高度分布示意图。
图4为背镀层为铜钨合金时，蓝宝石表面的垂直高度分布示意图。
图5为本发明氮化镓发光二极管芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的核心思想是：在蓝宝石背面背镀一层热膨胀系数小于蓝宝石的材料，通过此背镀材料来平衡蓝宝石下表面的热膨胀，抑制蓝宝石的翘曲，从而保证蓝宝石上表面的平整，提高外延片发光波长的一致性。
发光二极管的外延片包括在蓝宝石衬底上依次生长的缓冲层、N型半导体层、多量子阱和P型半导体层。其中，半导体层可以是由III-V族元素构成的各种基层，例如氮化镓、砷化镓等。本发明实施例仍然以氮化镓发光二极管为例进行说明。
本发明氮化镓发光二极管外延片制作方法的流程示意图如图1所示，外延片的制作仍然在MOCVD设备中进行，高纯氢气和氮气作为载气，镓(Ga)、铟(In)、氮(N)源分别为高纯三甲基镓(Ga)、三甲基铟(In)和氨气(NH3)。其包括以下步骤：
步骤21、在蓝宝石衬底101的背面形成背镀层102；
本发明中作为背镀层102的材质，其热膨胀系数小于蓝宝石的热膨胀系数；而且需要确保该材质在整个外延生长的高温过程中不会分解；不与外延生长所使用的金属有机源，例如镓(Ga)、铟(In)、硅(Si)、镁(Mg)源，以及氨气、氢气和氮气发生反应，即在外延生长过程中不与MOCVD设备中的其他物质发生化学反应。背镀层102的制作可以采用各种方法，例如物理气相沉积(PVD)、化学气相沉积(CVD)、电镀、印刷或旋涂等方法来实现。
举例来说，氮化铝(AlN)、铜钨合金等，都可以达到很好地平衡蓝宝石下表面的热膨胀的效果。显然，本发明的背镀层材质包括氮化铝、铜钨合金，但不限于此，只要符合上述条件即可。
步骤22、在蓝宝石衬底101的正面外延生长缓冲层103；
该缓冲层为在低温450℃～600℃下外延生长的一层非晶GaN层。
步骤23、在所述缓冲层103的表面外延生长N型氮化镓层104；
生长N型氮化镓层的温度为1050℃，N型氮化镓层可以掺硅，硅源可以为硅烷(SiH4)等。
步骤24、在所述N型氮化镓层104的表面外延生长多量子阱105，该层为发光层；
在750℃的条件下生长所述氮化铟镓多量子阱。
步骤25、在所述多量子阱105的表面外延生长P型氮化镓层106。
生长P型氮化镓层的温度为1050℃，P型氮化镓层可以掺镁，镁源为二茂镁(Cp2Mg)等。
至此，本发明能够获得均匀波长分布的的外延片已经制作完成，其结构示意图如图2所示。
经过研究发现，为了获得均匀波长分布的的外延片，背镀层的厚度由背镀材料的热膨胀系数和弹性模量来决定，根据蓝宝石衬底的厚度，将背镀层的厚度控制在一定范围内，才能够有效抑制蓝宝石的翘曲，从而获得均匀波长分布的外延片。
本发明第一具体实施例中，以背镀层为氮化铝为例，其热膨胀系数为4.5e-6/K，弹性模量为270季帕(GPa)。在蓝宝石衬底厚度为400微米，AlN厚度为0.27～0.31微米时，可以得到在目前MOCVD设备中750℃时垂直温度场的情况下，蓝宝石表面的垂直高度差为0.476微米以下，由温度引起的外延多量子阱的发光波长波动，即同一片外延片中心与边缘的发光波长差异，减小到1纳米以下。
图3为当背镀氮化铝的厚度为0.28微米时，可以得到在目前MOCVD设备中750℃时垂直温度场的情况下，蓝宝石表面的垂直高度分布。从图3中可以看出，越到蓝宝石的边缘，其垂直高度越高，最高值达到1.0421微米，其中心的垂直高度为0.85275微米，从而可以得到蓝宝石表面的垂直差减小到0.2微米。与现有技术中，蓝宝石背面没有背镀层时相比，其蓝宝石表面的垂直差大大减少，那么外延片中心与边缘的发光波长差异也就大大减少。
本发明第二具体实施例中，以背镀层为含铜量为10％的铜钨合金为例，其热膨胀系数为5.7e-6/K，弹性模量为128GPa。在蓝宝石衬底厚度为400微米，铜钨合金厚度为0.51～0.56微米时，可以得到在目前MOCVD设备中750℃时垂直温度场的情况下，蓝宝石表面的垂直高度差为0.476微米以下，由温度引起的外延多量子阱的发光波长波动，即同一片外延片中心与边缘的发光波长差异，减小到1纳米以下。
图4为当背镀铜钨合金的厚度为0.53微米时，可以得到在目前MOCVD设备中750℃时垂直温度场的情况下，蓝宝石表面的垂直高度分布。从图4中可以看出，越到蓝宝石的边缘，其垂直高度越高，最高值达到0.9414微米，其中心的垂直高度为0.81121微米，从而可以得到蓝宝石表面的垂直差减小到0.1微米。与现有技术中，蓝宝石背面没有背镀层时相比，其蓝宝石表面的垂直差大大减少，那么外延片中心与边缘的发光波长差异也就大大减少。
从上述实施例可以看出，在制作外延片的过程中，首先在蓝宝石背面形成能够抑制蓝宝石翘曲的背镀层，就能够有效提高外延片发光波长的一致性。
LED芯片包括外延片及电极，而且在电极制作完成之后，需要采用背部减薄的方法，研磨、抛光将蓝宝石的背面磨薄，这样易于LED芯片的分割切片。所以背镀层恰好在背部减薄的过程中被去除，那么接下来，芯片的制作工艺与现有技术相同，不需要另外采取措施来对背镀层进行处理，所以本发明氮化镓发光二极管芯片的制作方法，简单易实现，不会降低芯片的产出效率。
因此，本发明还公开了一种氮化镓发光二极管芯片的制作方法，该方法包括：
步骤51、在蓝宝石衬底101的背面形成背镀层102；
步骤52、在蓝宝石衬底101的正面外延生长缓冲层103；
步骤53、在所述缓冲层103的表面外延生长N型氮化镓层104；
步骤54、在所述N型氮化镓层104的表面外延生长多量子阱105，该层为发光层；
步骤55、在所述多量子阱105的表面外延生长P型氮化镓层106；
步骤56、对蓝宝石衬底101上P型氮化镓层106和多量子阱105的指定区域依次进行刻蚀，直至露出N型氮化镓层104；在露出的N型氮化镓层104上制作N型电极501；在P型氮化镓层106上制作P型电极502。
步骤57、对蓝宝石衬底101的背面进行背部减薄，去除背镀层102及预定厚度的蓝宝石衬底101。
通过上述步骤形成的氮化镓发光二极管芯片的结构示意图如图5所示，从图5中可以看出，此时芯片的结构与现有技术基本相同，而且背镀层已经在背部减薄的过程中去除，但该芯片的发光一致性已经得到有效的提高。这正是由于其中外延片的翘曲得到了抑制，所以即使MOCVD设备为底部加热，且在设备腔体内产生温度梯度，也不会在外延片表面产生较大的温差，因此就不会影响LED芯片的发光一致性。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。对于各种发光二极管，只要形成背镀层能够抑制蓝宝石衬底的翘曲，提高芯片的发光一致性的技术方案，都在本发明的保护范围内。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片的制作方法，采用金属有机源化学气相沉积MOCVD设备，该方法包括：
在蓝宝石衬底的背面形成背镀层；所述背镀层材质的热膨胀系数小于蓝宝石的热膨胀系数；所述背镀层材质在外延生长过程中不与MOCVD设备中的物质发生反应；
在蓝宝石衬底的正面外延生长缓冲层；
在所述缓冲层的表面外延生长N型半导体层；
在所述N型半导体层的表面外延生长多量子阱；
在所述多量子阱的表面外延生长P型半导体层。
2.如权利要求1所述的方法，其特征在于，形成所述背镀层的方法为物理气相沉积、化学气相沉积、电镀、印刷或旋涂。
3.如权利要求1或2所述的方法，其特征在于，所述半导体层为氮化镓层。
4.如权利要求3所述的方法，其特征在于，所述背镀层为氮化铝层，当蓝宝石衬底的厚度为400微米时，所述氮化铝层的厚度为0.27～0.31微米。
5.如权利要求3所述的方法，其特征在于，所述背镀层为铜钨合金。
6.如权利要求5所述的方法，其特征在于，当所述铜钨合金中铜的含量为10％，蓝宝石衬底的厚度为400微米时，铜钨合金层的厚度为0.51～0.56微米。
7.一种由权利要求1至6任一项所述的方法形成的发光二极管外延片，包括蓝宝石衬底和在蓝宝石衬底正面依次形成的缓冲层、N型半导体层、多量子阱和P型半导体层，其特征在于，所述外延片还包括在蓝宝石衬底背面的背镀层。
8.一种发光二极管芯片的制作方法，该方法包括：
在蓝宝石衬底的背面形成背镀层；所述背镀层材质的热膨胀系数小于蓝宝石的热膨胀系数；所述背镀层材质在外延生长过程中不与MOCVD设备中的物质发生反应；
在蓝宝石衬底的正面外延生长缓冲层；
在所述缓冲层的表面外延生长N型半导体层；
在所述N型半导体层的表面外延生长多量子阱；
在所述多量子阱的表面外延生长P型半导体层；
对蓝宝石衬底上P型半导体层和多量子阱的指定区域依次进行刻蚀，直至露出N型半导体层；在露出的N型半导体层上制作N型电极；在P型半导体层上制作P型电极；
对蓝宝石衬底的背面进行背部减薄，去除所述背镀层及预定厚度的蓝宝石衬底。
CN200910258858.7A 2009-12-29 2009-12-29 发光二极管外延片、其制作方法及芯片的制作方法 Active CN102034912B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200910258858.7A CN102034912B (zh) 2009-12-29 2009-12-29 发光二极管外延片、其制作方法及芯片的制作方法
PCT/CN2010/077604 WO2011079636A1 (en) 2009-12-29 2010-10-08 Epitaxial wafer, method for manufacturing the same and method for manufacturing led chip
EP10840425.2A EP2519982B1 (en) 2009-12-29 2010-10-08 Epitaxial wafer, method for manufacturing the same and method for manufacturing led chip
US13/536,745 US8932892B2 (en) 2009-12-29 2012-06-28 Epitaxiay wafer, method for manufacturing the same and method for manufacturing LED chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910258858.7A CN102034912B (zh) 2009-12-29 2009-12-29 发光二极管外延片、其制作方法及芯片的制作方法

Publications (2)

Publication Number Publication Date
CN102034912A true CN102034912A (zh) 2011-04-27
CN102034912B CN102034912B (zh) 2015-03-25

Family

ID=43887517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910258858.7A Active CN102034912B (zh) 2009-12-29 2009-12-29 发光二极管外延片、其制作方法及芯片的制作方法

Country Status (4)

Country Link
US (1) US8932892B2 (zh)
EP (1) EP2519982B1 (zh)
CN (1) CN102034912B (zh)
WO (1) WO2011079636A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569352A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种以蓝宝石为基板的氮化物基半导体装置
CN103187498A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 一种半导体结构及其形成方法
CN103779449A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种生长氮化镓系薄膜的复合衬底及其制备方法和应用
CN106906516A (zh) * 2015-12-23 2017-06-30 财团法人工业技术研究院 氮化物半导体基板结构以及载具

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082892B2 (en) * 2007-06-11 2015-07-14 Manulius IP, Inc. GaN Based LED having reduced thickness and method for making the same
CN102034912B (zh) 2009-12-29 2015-03-25 比亚迪股份有限公司 发光二极管外延片、其制作方法及芯片的制作方法
EP3050130A4 (en) * 2013-09-27 2017-03-01 Intel Corporation Forming led structures on silicon fins

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
JP2542447B2 (ja) * 1990-04-13 1996-10-09 三菱電機株式会社 太陽電池およびその製造方法
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6888170B2 (en) * 2002-03-15 2005-05-03 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
JP2004014587A (ja) * 2002-06-04 2004-01-15 Hitachi Cable Ltd 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
CN1316567C (zh) * 2003-04-16 2007-05-16 方大集团股份有限公司 采用多量子阱制备GaN基绿发光二极管外延片生长方法
JP2005116785A (ja) * 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
WO2005124879A1 (en) * 2004-06-18 2005-12-29 Showa Denko K.K. Group iii nitride semiconductor light emitting device
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN100399590C (zh) * 2005-06-15 2008-07-02 上海蓝光科技有限公司 Mocvd生长氮化物发光二极管结构外延片的方法
WO2007002644A2 (en) * 2005-06-27 2007-01-04 Lamina Lighting, Inc. Light emitting diode package and method for making same
US20090179211A1 (en) * 2005-07-14 2009-07-16 Tae-Kyung Yoo Light emitting device
CN1937264A (zh) * 2005-09-21 2007-03-28 中国科学院物理研究所 一种白光发光二极管及其制备方法
JP2007165626A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
US7399653B2 (en) * 2006-04-28 2008-07-15 Applied Materials, Inc. Nitride optoelectronic devices with backside deposition
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN101355118A (zh) * 2007-07-25 2009-01-28 中国科学院半导体研究所 光学复合膜作电极的GaN功率型LED的制备方法
JP5391653B2 (ja) * 2008-01-15 2014-01-15 住友電気工業株式会社 窒化アルミニウム結晶の成長方法および窒化アルミニウム結晶の製造方法
CN102034912B (zh) 2009-12-29 2015-03-25 比亚迪股份有限公司 发光二极管外延片、其制作方法及芯片的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569352A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种以蓝宝石为基板的氮化物基半导体装置
CN103187498A (zh) * 2011-12-29 2013-07-03 比亚迪股份有限公司 一种半导体结构及其形成方法
CN103779449A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种生长氮化镓系薄膜的复合衬底及其制备方法和应用
CN106906516A (zh) * 2015-12-23 2017-06-30 财团法人工业技术研究院 氮化物半导体基板结构以及载具

Also Published As

Publication number Publication date
WO2011079636A1 (en) 2011-07-07
CN102034912B (zh) 2015-03-25
US8932892B2 (en) 2015-01-13
EP2519982A4 (en) 2013-11-27
EP2519982B1 (en) 2018-03-21
EP2519982A1 (en) 2012-11-07
US20120267607A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
TW472400B (en) Method for roughing semiconductor device surface to increase the external quantum efficiency
CN102034912B (zh) 发光二极管外延片、其制作方法及芯片的制作方法
US8330173B2 (en) Nanostructure having a nitride-based quantum well and light emitting diode employing the same
CN102637787B (zh) 一种无间断生长高质量InGaN/GaN多量子阱的方法
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
CN100481330C (zh) Ⅲ族氮化物半导体及其制造方法
US20060286777A1 (en) Method of fabricating nitride-based compound layer, GaN Substrate and vertical structure nitride-based semiconductor light emitting device
CN106711295B (zh) 一种GaN基发光二极管外延片的生长方法
CN114883462B (zh) 发光二极管外延片及其制备方法
CN105023979A (zh) 一种GaN基LED外延片及其制备方法
CN112204758B (zh) 一种微发光二极管外延结构及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN107863422A (zh) 一种发光二极管的外延片的制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN110246933B (zh) 微型发光二极管的制备方法
CN114899090A (zh) 一种外延片制备方法、外延片及led芯片
WO2019100064A1 (en) Semipolar and nonpolar light-emitting devices
CN105679898B (zh) 具有翘曲调节结构层的led外延结构及其生长方法
JPH11354840A (ja) ＧａＮ系量子ドット構造の製造方法およびその用途
KR101142082B1 (ko) 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
CN110246943A (zh) 基于石墨烯的led外延生长方法
JP2006237539A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
CN106887487B (zh) 一种半导体发光器件及其制备方法
KR100990226B1 (ko) 3차원 구조의 전방향 반사경을 구비한 질화물계 발광소자및 그 제조방법
CN106206869A (zh) 一种GaN基发光二极管外延片的生长方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200107

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address before: 518118 Pingshan Road, Pingshan Town, Shenzhen, Guangdong, No. 3001, No.

Patentee before: BYD Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.