CN114899090A - 一种外延片制备方法、外延片及led芯片 - Google Patents

一种外延片制备方法、外延片及led芯片 Download PDF

Info

Publication number
CN114899090A
CN114899090A CN202210822962.XA CN202210822962A CN114899090A CN 114899090 A CN114899090 A CN 114899090A CN 202210822962 A CN202210822962 A CN 202210822962A CN 114899090 A CN114899090 A CN 114899090A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
gan layer
substrate
wafer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210822962.XA
Other languages
English (en)
Other versions
CN114899090B (zh
Inventor
胡加辉
刘春杨
吕蒙普
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210822962.XA priority Critical patent/CN114899090B/zh
Publication of CN114899090A publication Critical patent/CN114899090A/zh
Application granted granted Critical
Publication of CN114899090B publication Critical patent/CN114899090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种外延片制备方法、外延片及LED芯片，所述外延片制备方法包括提供一衬底；在所述衬底上依次生长AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层；其中，先通入预设流量的载气、前驱体以及Ga源以第一预设时间进行第一次生长，接着停止通入所述前驱体和Ga源，最后通入预设流量的氯气以第二预设时间进行第二次生长，并以预设次数重复循环，以在所述缓冲层上生长所述三维生长的GaN层。本发明解决了现有技术中的外延片由于晶体质量差导致发光效率低的问题。

Description

一种外延片制备方法、外延片及LED芯片
技术领域
本发明涉及半导体技术领域，特别涉及一种外延片制备方法、外延片及LED芯片。
背景技术
LED芯片是一种能发光的半导体电子元件，具有体积小、亮度高、能耗小等特点，因此，被广泛应用于照明等领域。
LED芯片主要由LED外延片得到。LED外延片主要包括衬底及在衬底上生长的外延层。目前，常使用蓝宝石、硅或碳化硅等材料作为衬底，GaN层作为外延层。随着应用领域的扩展，对LED芯片的要求也越来越多，高亮度的芯片是一直的追求目标，因此提升LED芯片的亮度也成为目前最为重要的技术要点。
然而，现有技术中，由于GaN和Al2O3（蓝宝石）衬底之间存在晶格失配，在垒晶的过程中先是形成三维小岛形貌，然后形成三维大岛，慢慢成核填平形成二维GaN层。在三维成岛的过程中结晶质量比较差，会产生大量缺陷，从而影响发光效率。
发明内容
基于此，本发明的目的是提供一种外延片制备方法、外延片及高LED芯片，旨在解决现有技术中的外延片在三维成岛的过程中结晶质量比较差，会产生大量缺陷，从而影响发光效率的问题。
本发明实施例是这样实现的：
一种外延片制备方法，所述方法包括：
提供一衬底；
在所述衬底上依次生长AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层；
其中，先通入预设流量的载气、前驱体以及Ga源以第一预设时间进行第一次生长，接着停止通入所述前驱体和Ga源，最后通入预设流量的氯气以第二预设时间进行第二次生长，并以预设次数重复循环，以在所述缓冲层上生长所述三维生长的GaN层。
另外，根据本发明提出的外延片制备方法，还可以具有如下的附加技术特征：
进一步的，上述外延片制备方法，其中，所述氯气的预设流量为5~20L/min。
进一步的，上述外延片制备方法，其中，所述第一预设时间与所述第二预设时间的比值为12~24:1。
进一步的，上述外延片制备方法，其中，所述第一预设时间为60~120S。
进一步的，上述外延片制备方法，其中，所述重复循环的预设次数为10~20次。
进一步的，上述外延片制备方法，其中，所述三维生长的GaN层的厚度为500~2000nm。
进一步的，上述外延片制备方法，其中，所述氯气流量为10L/min，所述第一预设时间为60S，所述第二预设时间为5S，所述重复循环的预设次数为20次。
进一步的，上述外延片制备方法，其中，所述三维生长的GaN层的生长温度为1050~1100℃、生长压力为100~200torr。
本发明实施例的另一个目的在于提供一种外延片，该外延片由上述任一项所述的外延片制备方法制备得到，所述外延片包括：
衬底；
依次层叠于所述衬底上的AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层。
本发明的另一个目的在于提供一种LED芯片，包括上述任一项所述的外延片。
与现有技术相比：由于GaN和Al2O3（蓝宝石）存在晶格失配，在垒晶的过程中先是形成三维小岛形貌，然后形成三维大岛，慢慢成核填平形成二维GaN层。在三维成岛的过程中结晶质量比较差，会产生大量缺陷，而Cl2具有很强的腐蚀性，可以和GaN反应，并且会优先和晶体质量较差的GaN反应，因此可以去除晶体质量较差的GaN，留下晶体质量较好的GaN，后续垒晶在晶体质量较好的GaN上生长可以降低外延层的缺陷密度，从而改善晶体质量，最终提高发光效率。
附图说明
图1为本发明一实施例当中的外延片制备方法的流程图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明针对目前外延片发光效率低的问题，提出了一种外延片制备方法、外延片及LED芯片，其中：
请参阅图1，所示为本发明一实施例当中提出的外延片制备方法，包括：
步骤S10，提供一衬底；
其中，在本实施例当中，衬底为蓝宝石衬底。
步骤S11，在所述衬底上依次生长AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层；
其中，在本实施例当中，缓冲层主要为GaN层，GaN层与AlN层均在PVD设备中进行生长。后在MOCVD设备中从缓冲层上依次生长三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层，具体的，在本实施例当中，应力释放层为InGaN层和GaN层交替生长的周期性结构，多量子阱层为InGaN层和GaN层交替生长的周期性结构；电子阻挡层为AlGaN层和GaN层交替生长的周期性结构。
具体的，在缓冲层上生长三维生长的GaN层时，先通入预设流量的载气、前驱体以及Ga源以第一预设时间进行第一次生长，接着停止通入前驱体和Ga源，最后通入预设流量的氯气以第二预设时间进行第二次生长，并以预设次数重复循环，以在缓冲层上生长三维生长的GaN层。其中，在本实施例当中，载气为H2和/或N2，前驱体为NH3，Ga源为TMGa。
可以理解的，由于GaN和Al2O3（蓝宝石）衬底之间存在晶格失配，在垒晶的过程中先是形成三维小岛形貌，然后形成三维大岛，慢慢成核填平形成二维GaN层。在三维成岛的过程中结晶质量比较差，会产生大量缺陷，而Cl2均有很强的腐蚀性，可以和GaN反应，并且会优先和晶体质量较差的GaN反应，因此可以去除晶体质量较差的GaN，留下晶体质量较好的GaN，后续垒晶在晶体质量较好的GaN上生长可以降低外延层的缺陷密度，从而改善晶体质量，最终提高发光效率。
进一步的，在本实施例当中，氯气的预设流量为5~20L/min，例如，5L/min、10L/min以及20L/min等。第一预设时间与第二预设时间的比值为12~24:1。具体的，第一预设时间为60~120S，例如60S以及120S等。对应的，第二预设时间为5~10S，例如5S以及10S等，重复循环的预设次数为10~20次，例如，10次、15次以及20次等，三维生长的GaN层的厚度为500~2000nm，例如，500nm、1000nm以及2000nm等。三维生长的GaN层的生长温度为1050~1100℃，例如1050℃、1080℃以及1100℃，生长压力为100~200torr，例如100torr、150torr以及200torr。
另一方面，本发明提出的外延片，由上述的外延片制备方法制备得到，所述外延片包括：
衬底；
依次层叠于所述衬底上的AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层。
另一方面，本发明提出的LED芯片，包括上述的外延片。
为了便于理解本发明，下面将参照相关实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例1
提供一衬底；
在衬底上依次生长AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层；
其中，在生长温度为1080℃、生长压力为150torr，H2流量为340L/min，N2流量为100L/min，TMGa流量为1000sccm，NH3流量为50 L/min的恒定条件下，先通入NH3和TMGa持续60S进行第一次生长，接着停止通入NH3和TMGa，最后以5 L/min的流量通入氯气持续5S进行第二次生长，并循环20次，以在缓冲层上生长三维生长的GaN层。
实施例2
本发明实施例2也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于：
NH3和TMGa的通入时间为120S，重复循环的次数为10次。
实施例3
本发明实施例3也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于：
氯气通入流量为5 L/min。
实施例4
本发明实施例4也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于：
氯气通入流量为5 L/min，NH3和TMGa的通入时间为120S，重复循环的次数为10次。
实施例5
本发明实施例5也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于：
氯气通入流量为20L/min。
实施例6
本发明实施例6也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例1当中的外延片制备方法的不同之处在于：
氯气通入流量为20 L/min，NH3和TMGa的通入时间为120S，重复循环的次数为10次。
为了与本发明上述实施例进行对比，本发明实施例还提出以下对照例。
对照例1
本发明对照例一也提出一种外延片制备方法，本实施例当中的外延片制备方法与实施例一当中的外延片制备方法的不同之处在于：
对照例一当中的三维生长的GaN层在生长温度为1080℃、生长压力为150torr，H2流量为340L/min，N2流量为100L/min，TMGa流量为1000sccm，NH3流量为50 L/min的恒定条件下生长。
请参阅下表 1，所示为本发明上述实施例 1~6及对照例1对应的参数。
表1
Figure 874260DEST_PATH_IMAGE001
在实际应用当中，分别采用本发明上述实施例 1-6、及对照例 1 所对应的制备方法及参数制备得到对应的外延片，并对各实施例以及对照例制备得到的外延片分别进行X射线衍射测试（XRD），以测试预设面的半宽（XRD-002、XRD-102），以及对芯片亮度、芯片工作电压、芯片ESD4KV良率以及XRD等性能进行测试，测试数据如下表 2 所示。
需要说明的是，为了保证验证结果的可靠性，本发明上述实施例 1-6、及对照例 1对应制备外延片时除上述参数不同以外、其它都应当相同，例如三维生长的GaN层的生长温度、生长压力、载气通入流量以及其他层的制备工艺及参数都应当保持一致。
表2
Figure 450734DEST_PATH_IMAGE002
结合上述表 1 和表 2 的数据可以明显看出，本发明实施例在进行三维生长GaN层的生长时，通过通入氯气进行刻蚀后的三维生长GaN层有效的改善了外延片的晶体质量，提升了发光效率。
另外，结合实施例1和实施例3可以明显看出，氯气通入的流量大小会影响外延片的发光效率，并且在一定范围内，发光效率的提升随着氯气通入的流量增加而增加，那是因为，合理的较多量的氯气尽可能的去除更多的晶体质量较差的GaN。
结合实施例3和实施例5可以明显看出，当氯气通入的流量大于10L/min时，发光效率随着氯气通入的流量增加而减少，那是因为，在晶体质量较差的GaN层反应完后，多出的氯气会与晶体质量好的GaN进行反应，从而影响外延片整体的晶体质量。
对照例1中，三维生长的GaN层采用恒定的方式进行生长，没有经过氯气的刻蚀，导致质量较差的GaN层参与垒晶，从而影响外延片的整体晶体质量。
结合实施例1至实施例6中可以明显看出，在Cl2流量为10L/min，第一预设时间为60S时，第二预设时间为5S时，即第一预设时间与第二预设时间的比值为12:1，循环数为20时得到最优结果，芯片亮度提升1.9%，芯片工作电压降低0.01V，芯片ESD4KV良率提升1.7%，总体光效提升2.3%。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种外延片制备方法，包括：
提供一衬底；
在所述衬底上依次生长AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层；
其中，先通入预设流量的载气、前驱体以及Ga源以第一预设时间进行第一次生长，接着停止通入所述前驱体和Ga源，最后通入预设流量的氯气以第二预设时间进行第二次生长，并以预设次数重复循环，以在所述缓冲层上生长所述三维生长的GaN层。
2.根据权利要求1所述的外延片制备方法，其特征在于，所述氯气的预设流量为5~20L/min。
3.根据权利要求1所述的外延片制备方法，其特征在于，所述第一预设时间与所述第二预设时间的比值为12~24:1。
4.根据权利要求1或3所述的外延片制备方法，其特征在于，所述第一预设时间为60~120S。
5.根据权利要求1所述的外延片制备方法，其特征在于，所述重复循环的预设次数为10~20次。
6.根据权利要求1所述的外延片制备方法，其特征在于，所述三维生长的GaN层的厚度为500~2000nm。
7.根据权利要求1所述的外延片制备方法，其特征在于，所述氯气流量为10L/min，所述第一预设时间为60S，所述第二预设时间为5S，所述重复循环的预设次数为20次。
8.根据权利要求1所述的外延片制备方法，其特征在于，所述三维生长的GaN层的生长温度为1050~1100℃、生长压力为100~200torr。
9.一种外延片，其特征在于，所述外延片由权利要求1至8中任一项所述的外延片制备方法制备得到，所述外延片包括：
衬底；
依次层叠于所述衬底上的AlN层、缓冲层、三维生长的GaN层、不掺杂的GaN层、N型掺杂的GaN层、应力释放层、多量子阱层、电子阻挡层以及P型掺杂的GaN层。
10.一种LED芯片，其特征在于，包括根据权利要求9中所述的外延片。
CN202210822962.XA 2022-07-14 2022-07-14 一种外延片制备方法、外延片及led芯片 Active CN114899090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210822962.XA CN114899090B (zh) 2022-07-14 2022-07-14 一种外延片制备方法、外延片及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210822962.XA CN114899090B (zh) 2022-07-14 2022-07-14 一种外延片制备方法、外延片及led芯片

Publications (2)

Publication Number Publication Date
CN114899090A true CN114899090A (zh) 2022-08-12
CN114899090B CN114899090B (zh) 2022-10-21

Family

ID=82730023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210822962.XA Active CN114899090B (zh) 2022-07-14 2022-07-14 一种外延片制备方法、外延片及led芯片

Country Status (1)

Country Link
CN (1) CN114899090B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692556A (zh) * 2023-01-03 2023-02-03 江西兆驰半导体有限公司 一种三维GaN层、制备方法及发光二极管外延片
CN115995516A (zh) * 2023-03-21 2023-04-21 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623590A (zh) * 2012-03-31 2012-08-01 中国科学院半导体研究所 纳米氮化镓发光二极管的制作方法
CN106876250A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 氮化镓薄膜材料外延生长的方法
US20210143299A1 (en) * 2019-11-12 2021-05-13 KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY, Daejeon, KOREA, REPUBLIC OF Method of manufacturing micro-light emitting diode-based display and micro-light emitting diode-based display
CN114709306A (zh) * 2022-03-10 2022-07-05 江西兆驰半导体有限公司 一种蓝光led外延片、外延生长方法及蓝光led芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623590A (zh) * 2012-03-31 2012-08-01 中国科学院半导体研究所 纳米氮化镓发光二极管的制作方法
CN106876250A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 氮化镓薄膜材料外延生长的方法
US20210143299A1 (en) * 2019-11-12 2021-05-13 KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY, Daejeon, KOREA, REPUBLIC OF Method of manufacturing micro-light emitting diode-based display and micro-light emitting diode-based display
CN114709306A (zh) * 2022-03-10 2022-07-05 江西兆驰半导体有限公司 一种蓝光led外延片、外延生长方法及蓝光led芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692556A (zh) * 2023-01-03 2023-02-03 江西兆驰半导体有限公司 一种三维GaN层、制备方法及发光二极管外延片
CN115692556B (zh) * 2023-01-03 2023-03-10 江西兆驰半导体有限公司 一种三维GaN层、制备方法及发光二极管外延片
CN115995516A (zh) * 2023-03-21 2023-04-21 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片
CN115995516B (zh) * 2023-03-21 2024-03-01 江西兆驰半导体有限公司 一种外延片、外延片制备方法及led芯片

Also Published As

Publication number Publication date
CN114899090B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
CN114899090B (zh) 一种外延片制备方法、外延片及led芯片
US11621371B2 (en) Epitaxial structure, preparation method thereof, and LED
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN110828623B (zh) 发光二极管制备方法和发光二极管
CN103227251A (zh) 一种GaN基发光二极管外延结构的生长方法
CN109326698A (zh) 一种发光二极管外延片的制造方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN112204758B (zh) 一种微发光二极管外延结构及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN114574959B (zh) 一种氮化物外延层制备方法及其半导体外延片
CN116190511A (zh) 一种高光效led外延片、制备方法及led芯片
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN115995516B (zh) 一种外延片、外延片制备方法及led芯片
CN114823999A (zh) 一种具有氮极性接触层的led外延结构及其制备方法
US9246051B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
CN107170855B (zh) 一种发光二极管外延片的制造方法
CN115692556B (zh) 一种三维GaN层、制备方法及发光二极管外延片
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116598395B (zh) 一种发光二极管及其制备方法
KR20120078343A (ko) 반도체 발광소자
CN116504885A (zh) 一种多量子阱层及其制备方法、外延片及led芯片
CN118039750A (zh) 一种led外延片的制备方法及led外延片
CN117810328A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant