CN101971485A - 振荡器 - Google Patents

Abstract

提供一种振荡器，在使用高频晶体振子的振荡器中，实现能够满足晶体振子的激励电平的要求并且扩大频率可变范围的振荡器。在具有用于使振子(SS)振荡的振荡电路(CC)的振荡器中，设置作为负载电路的限幅电路(LM1)来作为振子(SS)的负载，该作为负载电路的限幅电路(LM1)具有感性，并且对振荡振幅进行限制。根据这种结构，通过限幅电路(LM1)的作用，能够满足晶体振子的激励电平的要求，并且扩大频率可变范围。

Description

振荡器

技术领域

本发明涉及一种振荡器，特别涉及一种包含用于使振子振荡的振荡电路的振荡器。

背景技术

近年来，随着通信的高速化、终端的高速处理化不断发展，要求成为基准的振荡器高频率化。并且，在使用高频晶体振子的电压控制晶体振荡器中，强烈要求将晶体振子的激励电平抑制得较低。

图16是表示一般的晶体振荡器的结构的图。参照该图，晶体振荡器由晶体振子SS和用于使该晶体振子SS振荡的振荡电路部CC构成。振荡电路部CC具有：与晶体振子SS并联连接的放大器A和电阻R；负载电容元件Ca(电容值C_Ca)，其连接在放大器A的输入侧与接地侧之间；以及负载电容元件Cb(电容值C_Cb)，其连接在放大器A的输出侧与接地侧之间。电阻R也被称为反馈电阻，用于决定输入与输出的DC动作点。

在该结构中，如果负载电容元件Ca与负载电容元件Cb是可变电容元件，则能够控制振荡频率。此外，在此将放大器A的放大率设为gm，将晶体振子SS的晶体电压振幅设为Vxtal。

当利用等效电路来表示图16的结构时，成为图17的结构。在该图中，晶体振子侧SSS是将晶体串联等效电容成分C1(电容值C_C1)、晶体串联等效电阻成分R1(电阻值R_R1)、以及晶体串联等效电感性成分L1(电抗值L_L1)串联后与晶体端子间电容C0(电容值C_C0)并联连接而成的结构。另一方面，振荡电路部侧CCS是电阻成分Rn(电阻值R_Rn)与电容成分CL(电容值C_CL)串联连接而成的结构。电阻成分Rn是负值的负性电阻成分，利用该负性电阻成分Rn的电阻值R_Rn来抵消电阻成分R1的电阻值R_R1，由此能够构成公知的LC振荡器。

此外，电容成分CL是等效电路的振荡器等效电容成分。该电容成分CL的电容值C_CL与负载电容元件Ca的电容值C_Ca、负载电容元件Cb的电容值C_Cb之间的关系如式(1)所示。

C_CL＝(C_Ca×C_Cb)/(C_Ca+C_Cb)...(1)

根据式(1)，在负载电容元件Ca的电容值C_Ca小且负载电容元件Cb的电容值C_Cb小的情况下，振荡器等效电容成分CL的电容值C_CL小。

另外，晶体振子的激励电平P如式(2)所示。

P＝R_R1×(C_CL+C_C0)²×(2πf)²×Vxtal²[W]...(2)

根据式(2)，激励电平P与频率f的平方成正比。因此，在使用高频带的晶体振子的情况下，激励电平P成为较大的值。并且，表示电路的振荡余量的负性电阻Rn的电阻值R_Rn如式(3)所示。

R_Rn＝-gm/{C_Ca×C_Cb×(2πf)²}...(3)

参照式(3)，负性电阻成分Rn的电阻值R_Rn与频率的平方成反比，频率f越高绝对值越小。因此，在通常的设计中，为了增大负性电阻而将放大率gm设得较大。当将放大率gm设得较大时，通常会导致晶体电压振幅Vxtal的振幅增大到电源电平，因此会使晶体振子的激励电平P变大。当激励电平P变大时，产生晶体振子的寿命缩短等问题。

并且，在电压控制晶体振荡器中，如果将放大率gm设得较大，则难以扩大振荡频率的可变范围。下面，对这一点进行说明。

电压控制晶体振荡器例如构成为图18所示的结构。在该图中，将负载电容元件Ca和负载电容元件Cb都设为可变电容元件。并且，如果根据控制电压来控制可变电容元件的电容，则能够构成公知的电压控制振荡器。即，在降低频率的情况下增加电容，在提高频率的情况下减少电容。此外，在该图中，在负载电容元件Ca、负载电容元件Cb中分别并联附加寄生电容(该图中的虚线部分)。

图18的结构的等效电路为图19所示结构。在该图中，电容成分CL是等效电路的振荡器等效电容成分。在此，振荡器等效电容成分的电容值C_CL与振荡频率f之间的关系如式(4)所示。

f＝1/2π{L_L1×C_C1×(C_C0+C_CL)/(C_C0+C_C1+C_CL)}^1/2...(4)

当为了便于理解而将以比率表示振荡频率f的量表示为fL时，如式(5)所示。

fL＝(f-fs)/fs...(5)

在此，在式(5)中，频率fs是晶体振子S S的串联谐振频率，表示为fs＝1/2π(L_L1×C_C1)^1/2。

将振荡频率f、串联谐振频率fs代入到式(5)来近似时，如式(6)所示。

fL＝[1/2π{L_L1·C_C1·(C_C0+C_CL)/(C_C0+C_C1+C_CL)}^1/2-1/2π(L_L1·C_{C 1})^1/2]/{1/2π(L_L1·C_C1)}＝{C_C1/(C_C0+C_CL)+1}^1/2-1

在此，在多数情况下C_C1＜＜(C_C0+C_CL)，因此

≈1/2·{C_C1/(C_C0+C_CL)}...(6)

在此，关于频率可变范围，比较寄生电容等可变电容以外的电容大时与小时的频率可变范围。

图20是表示以比率表示对于振荡器等效电容成分CL的电容值C_CL的振荡频率f的量fL的变化的图。

参照该图，在振荡器等效电容成分CL的可变电容以外的电容的值较小的情况下，通过式(1)得到的电容值C_CL也较小，因此频率可变范围成为该图中的ΔfL1，在振荡器等效电容成分CL的可变电容以外的电容的值较大的情况下，通过式(1)得到的电容值C_CL也较大，因此频率可变范围成为该图中的ΔfL2。也就是说，即使振荡器等效电容成分CL的电容值C_CL的可变幅度ΔC_CL相同，可变电容以外的电容的值越小，频率可变范围越大。因此，当可变电容以外的电容的值较大时，难以扩大频率可变范围。

然而，在高频带中，为了增大电路的负性电阻成分的电阻值R_Rn，通常会将放大率gm设得较大。因而，由于必须将放大器的大小设得较大而使寄生电容变大，因此难以扩大频率可变范围。

公开了一种结构用于解决上述那样的高频时的晶体振子的激励电平P与频率可变范围之间的问题(例如参照日本特开2001-308641号公报)。参照图21来说明该结构。

该图是抑制晶体电压振幅Vxtal的一般的方法的一例。本例是连接二极管D1来抑制晶体电压振幅Vxtal的结构。在该图的结构中，在输出端连接有二极管D1的正极，在接地端连接有二极管D1的负极。

在该图的电路结构中，由作为钳位二极管而连接的二极管D1的正向压降来决定晶体电压振幅Vxtal，因此能够减小晶体电压振幅Vxtal。在此，当将二极管D1的正向压降设为Vf时，成为式(7)。

$\mathrm{Vxtal}=(1/\sqrt{2})\×\mathrm{Vf}...\left(7\right)$

参照式(2)和式(7)，能够降低晶体振子的激励电平P。此外，二极管D1的正向压降Vf例如为0.8[V]。

发明内容

发明要解决的问题

在图21的结构中，能够用上述式(2)来表示晶体振子的激励电平P。然而，在图21的结构中，在负载电容Cb上并联连接了二极管的结电容C_D1(该图中的虚线部分)，存在增加了与该结电容C_D1相应的负载电容这种问题。即，即使在振幅方面能够改善晶体振子的激励电平P，也由于负载电容增加，而导致晶体振子的激励电平P与电路的振荡器等效电容成分CL的增加量相应地恶化，因此存在对于激励电平P的效果较低这种问题。

另外，参照图20，关于频率可变范围，由于电路的振荡器等效电容成分CL的电容值C_CL增加，因此难以得到较大可变范围。

本发明是为了解决上述以往技术的问题点而完成的，其目的在于提供一种在使用了高频晶体振子的振荡器中能够满足晶体振子的激励电平的要求且扩大频率可变范围的振荡器。

用于解决问题的方案

本发明的振荡器具有用于使振子振荡的振荡电路，该振荡器的特征在于，具备负载电路作为上述振子的负载，该负载电路具有感性并且对振荡振幅进行限制。根据这种结构，能够满足振子的激励电平的要求并且扩大频率可变范围。

上述负载电路也可以包含至少一个有源元件。在包含至少一个有源元件的情况下，也能够满足振子的激励电平的要求并且扩大频率可变范围。

此外，例如上述有源元件是晶体管。另外，根据上述晶体管的阈值电压来实现对上述振荡振幅的限制。并且，上述负载电路的输出阻抗的电抗成分为正。根据这种结构，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路与上述振子的至少一个端子相连接。如果将负载电路连接到振子的至少一个端子上，则能够限制电压变化，能够满足晶体振子的激励电平的要求。

并且，上述负载电路与上述振子并联连接。在将负载电路与振子并联连接的情况下，也能够通过限制电压变化来满足晶体振子的激励电平的要求。

上述负载电路的特征在于具有：NPN双极性晶体管，其发射极与上述振子的端子相连接，集电极被提供第一规定电压；电阻成分，其一端被提供第二规定电压，另一端与上述NPN双极性晶体管的基极相连接；以及电容成分，其被设于上述NPN双极性晶体管的发射极与基极之间。通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路的特征在于具有：NPN双极性晶体管，其集电极与上述振子的端子相连接，发射极被提供第三规定电压；

电阻成分，其被设于上述NPN双极性晶体管的集电极与基极之间；以及电容成分，其被设于上述NPN双极性晶体管的发射极与基极之间。通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路也可以具有：PNP双极性晶体管，其发射极与上述振子相连接，集电极被提供第一规定电压；电阻成分，其一端被提供第二规定电压，另一端与上述PNP双极性晶体管的基极相连接；以及电容成分，其被设于上述PNP双极性晶体管的发射极与基极之间。通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路也可以具有：PNP双极性晶体管，其集电极与上述振子相连接，发射极被提供第三规定电压；电阻成分，其被设于上述PNP双极性晶体管的集电极与基极之间；以及电容成分，其被设于上述PNP双极性晶体管的发射极与基极之间。

通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路的特征在于具有：MOS晶体管，其漏极与上述振子相连接，源极被提供第四规定电压；电阻成分，其被设于上述MOS晶体管的漏极与栅极之间；以及电容成分，其被设于上述MOS晶体管的源极与栅极之间。上述MOS晶体管可以是N型MOS晶体管。另外，上述MOS晶体管也可以是P型MOS晶体管。通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

上述负载电路的特征在于具有：MOS晶体管，其源极与上述振子相连接，漏极被提供第五规定电压；电阻成分，其一端被提供第六规定电压，另一端与上述MOS晶体管的栅极相连接；以及电容成分，其被设于上述MOS晶体管的源极与栅极之间。上述MOS晶体管可以是N型MOS晶体管。另外，上述MOS晶体管也可以是P型MOS晶体管。通过使用该负载电路，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

也可以组合设置两个上述的负载电路作为上述负载电路。通过组合设置两个负载电路，能够限制电压变化的上限和下限来满足晶体振子的激励电平的要求。

发明的效果

根据本发明，具备具有感性且对振荡振幅进行限制的电路作为振子的负载，由此能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

附图说明

图1是表示本发明的第一实施方式的振荡器的结构的电路图。

图2是表示图1中的输出端子的电压变化的图。

图3是表示图1的结构的等效电路的图。

图4是表示图3中的虚线部分的等效电路的图。

图5是表示图3的结构的等效电路的图。

图6是表示图1的结构中的频率可变范围的图。

图7是表示本发明的第二实施方式的振荡器的结构的电路图。

图8是表示图7中的输出端子的电压变化的图。

图9的(a)是表示使用P型MOS晶体管构成的限幅电路的图，该图的(b)是表示使用P型MOS晶体管构成的限幅电路的图，该图的(c)是表示使用NPN型双极性晶体管构成的限幅电路的图，该图的(d)是表示使用NPN型双极性晶体管构成的限幅电路的图，该图的(e)是表示使用PNP型双极性晶体管构成的限幅电路的图，该图的(f)是表示使用PNP型双极性晶体管构成的限幅电路的图。

图10是表示配置有差动限幅电路的振荡器的结构例的图。

图11的(a)是表示配置有其它差动限幅电路的振荡器的结构例的图，(b)是表示配置有两个差动限幅电路的振荡器的结构例的图。

图12是表示配置有其它差动限幅电路的振荡器的结构例的图，(a)是表示使用P型MOS晶体管构成的限幅电路的结构例的图，(b)是表示使用NPN型双极性晶体管构成的限幅电路的结构例的图，(c)是表示使用PNP型双极性晶体管构成的限幅电路的结构例的图。

图13是表示限幅电路的配置例的图。

图14的(a)是表示设置了对放大器的输入侧电压的上限进行限制的限幅电路和对输出侧电压的上限进行限制的限幅电路的结构的图，(b)是表示设置了对放大器的输入侧电压的下限进行限制的限幅电路和对输出侧电压的下限进行限制的限幅电路的结构的图。

图15的(a)是表示追加了差动限幅电路的结构例的图，(b)是表示追加了其它差动限幅电路的结构例的图，(c)是表示追加了两个差动限幅电路的结构例的图。

图16是表示一般的晶体振荡器的结构例的图。

图17是表示图16的结构的等效电路的图。

图18是表示频率控制晶体振荡器的结构例的图。

图19是表示图18的结构的等效电路的图。

图20是表示振荡频率相对于振荡器等效电容的变化的图。

图21是表示抑制晶体电压振幅的一般方法的一例的图。

附图标记说明

1、2：N型MOS晶体管；A：放大器；Ca、Cb：负载电容元件；CC：振荡电路部；Ccut：电容器；CL：振荡器等效电容成分；Cx、Cx2：电容元件；D1：二极管；Is：电流源；LM1、LM2、LM5、LM6：限幅电路；LM3、LM4：差动限幅电路；Rx、Rx2：电阻元件；SS：晶体振子。

具体实施方式

下面，参照附图来说明本发明的实施方式。此外，在以下说明参照的各图中，利用同一附图标记示出与其它图同等的部分。

(第一实施方式)

图1是表示本发明的实施方式的振荡器的结构的电路图。在该图中，本实施方式的振荡器结构如下：作为振荡器的负载电路，连接有限幅电路LM1，上述振荡器由晶体振子SS以及用于使晶体振子SS振荡的振荡电路部CC构成。

下面，说明晶体振子的情况，但是振子并不限于晶体振子，也可以是SAW振子、陶瓷振子等。

在此，当关注图1中的限幅电路LM1时，由振荡而产生的电流从晶体振子的一个端子通过限幅电路LM1，经由电压源(电压值VH)再次返回到晶体振子的相反侧的一个端子，因此限幅电路LM1为晶体振子的负载。

限幅电路LM1由N型MOS晶体管1、电阻元件Rx(电阻值R_Rx)以及电容元件Cx(电容值C_Cx)构成，该电阻元件Rx连接在N型MOS晶体管1的栅极端子G和漏极端子D之间，该电容元件Cx连接在N型MOS晶体管1的栅极端子G与源极端子S之间，N型MOS晶体管1的漏极端子D与放大器A的输出端子相连接。此外，在N型MOS晶体管1的源极端子S上连接有电压值为VH的电压源。

在此，在放大器A的输出端子的电压Vb超过N型MOS晶体管1的栅极电压的阈值电压值时，通过限幅电路LM1而被电压限幅。即，如图2所示，电压Vb被限幅在电压源的电压值VH加上N型MOS晶体管1的阈值电压值VT而得到的电压值。

在此，放大器的输入端子的电压Va与输出端子的电压Vb相位大致相反且电压电平相同，因此晶体电压振幅Vxtal成为式(8)。

$\mathrm{Vxtal}=(1/\sqrt{2})\×(\mathrm{VT}+\mathrm{VH})...\left(8\right)$

因而，通过调整电压源的电压值VH能够调整晶体电压振幅Vxtal。也就是说，如果调整提供给N型MOS晶体管1的源极端子S的电压值VH，则能够抑制晶体电压振幅Vxtal。

另一方面，在为了调查晶体振子的激励电平而描绘图1结构的等效电路时，成为图3所示结构。在该图中，图1中的限幅电路LM1的部分能够表现为电感Lx。当将N型MO S晶体管1的放大率设为gmx时，该电感Lx的值L_Lx如下。

L_Lx＝(gmx·R_Rx-1)·C_Cx/{gmx²+(2πf)²·C_Cx ²}...(9)

将该电感Lx的值L_Lx与负载电容元件Cb的电容值C_Cb的并联电路设为电容Cb’。

在此，在电感Lx的值L_Lx与角频率2πf的积即电抗2πfL_Lx的值为正时，电感Lx看起来等效于线圈。即，限幅电路LM1所具有的电抗呈感性。在式(9)中使限幅电路LM1所具有的电抗呈感性的条件为R_RX＞(1/gmx)。

并且，当为了调查本电路的等效电容而对负载电容元件Cb和限幅电路LM1的等效电路部分(图3中的虚线部分)进行变形时，成为图4所示结构。即，能够将相当于图3中的虚线部分的图4的(a)的电路结构如该图的(b)所示那样替换为负载电容元件Cb与负载电容元件C_Lx(电容值为-1/L_Lx(2πf)²)的并联电路。进而，该图的(b)的电路能够变形成该图的(c)那样。

此外，在该图的(c)中，负载电容元件Cb’的电容值C_Cb’如下。

C_Cb’＝C_Cb-{1/L_Lx(2πf)²}...(10)

也就是说，成为以与负载电容元件Cb并联的方式插入了电感Lx的形式，因此实际上能视为值小于负载电容元件Cb的电容值C_Cb的电容值C_Cb’。

当根据这些来表示振荡器等效电容成分CL’的电容值时，如图5所示。在该图中，振荡器等效电容成分CL’的电容值C_CL如下。

C_CL’＝(C_Ca×C_Cb’)/(C_Ca+C_Cb’)...(11)

因此，能够得到电容值较小的振荡器等效电容成分CL’。

另外，晶体振子的激励电平P如式(12)所示。

P＝R_R1×(C_CL’+C_C0)²×(2πf)²×Vxtal’²[W]...(12)

因此，根据图1的电路结构，能够抑制晶体电压振幅Vxtal和降低振荡器等效电容成分CL，因此能够抑制激励电平P。

并且，由于振荡器等效电容成分CL降低，因此频率可变范围成为图6所示那样。

图6是表示以比率表示对于振荡器等效电容成分CL’的电容值C_CL’的振荡频率f而得到的量fL的变化的图。

参照该图，在没有附加限幅电路的情况下的电路结构中，振荡器等效电容成分在该图中的范围6A内发生变化，频率可变范围成为ΔfL1的范围。另一方面，在如图1那样附加了限幅电路LM1的情况下的电路结构中，振荡器等效电容成分CL’的电容值C_CL’在该图中的范围6B内发生变化，频率可变范围成为ΔfL2的范围，即使电容值C_CL’的可变幅度ΔC_CL’相同，也大于ΔfL1的范围。因而，通过附加限幅电路LM1，能够扩大频率可变范围。

因此，根据本实施方式，在使用高频的晶体振子SS的振荡器中，能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

(第二实施方式)

图7是表示本发明的第二实施方式的振荡器的结构的电路图。上述第一实施方式是附加上限限幅电路(即，在连接到放大器A的输出端子时对该输出端子的电压变化的上限进行限制的电路)而得到的结构，与此相对，在本实施方式中采用进一步附加了下限限幅电路(即，在连接到放大器A的输出端子时对该输出端子的电压变化的下限进行限制的电路)而得到的结构。

即，在该图中，上限限幅电路LM1和下限限幅电路LM2作为振荡器的负载而被连接。本例的限幅电路LM2由N型MOS晶体管2、电容元件Cx2和电阻元件Rx2构成，该电容元件Cx2连接在N型MOS晶体管2的栅极端子G和源极端子S之间，该电阻元件Rx2连接在N型MOS晶体管2的栅极端子G上，N型MOS晶体管2的源极端子S与放大器A的输出端子相连接。并且，在与N型MOS晶体管2的栅极端子G连接的电阻元件Rx2的另一端上连接有电压值VL的电压源。

这样，由于连接有上下限的限幅电路，因此在放大器的输出侧电压Vb的振幅超过N型MOS晶体管1和2的栅极电压的阈值时，放大器的输出侧电压Vb通过限幅电路LM1和LM2而被电压限幅。即，如图8所示，电压Vb的上限被限幅在电压源的电压值VH加上N型MOS晶体管1的阈值电压值VT而得到的电压值，并且下限被限幅在电压源的电压值VL减去N型MOS晶体管2的阈值电压值VT而得到的电压值。

在这种情况下，晶体电压振幅Vxtal如式(13)所示。

$\mathrm{Vxtal}=(1/\sqrt{2})\×\{(\mathrm{VH}+\mathrm{VT})-(\mathrm{VL}-\mathrm{VT})\}...\left(13\right)$

在此，能够任意地设定电压值VL和电压值VH，后者也可以是零伏。因此，通过对提供给N型MOS晶体管1的源极端子S的电压值VH、以及经由电阻元件Rx2而提供给N型MOS晶体管2的栅极端子G的电压值VL进行调节，能够进一步减小晶体电压振幅Vxtal。

另外，在图7中，限幅电路LM1、LM2都使用作为有源元件的N型MOS晶体管来构成，但是也能够使用P型MOS晶体管来构成。即，图9的(a)是使用P型MOS晶体管构成的下限限幅电路LM2，该图的(b)是使用P型MOS晶体管构成的上限限幅电路LM1。如果将它们连接到振荡器的输出端，则能够限制晶体振子的电压振幅的下限和上限。

另外，也可以使用其它的作为有源元件的双极性晶体管来构成限幅电路。该图的(c)是使用NPN型双极性晶体管构成的上限限幅电路LM1，该图的(d)是使用NPN型双极性晶体管构成的下限限幅电路LM2。如果将它们连接到振荡器的输出端，则能够限制晶体振子的电压振幅的上限和下限。

该图的(e)是使用PNP型双极性晶体管构成的下限限幅电路LM2，该图的(f)是使用PNP型双极性晶体管构成的上限限幅电路LM1。如果将它们连接到振荡器的输出端，则能够限制晶体振子的电压振幅的下限和上限。

此外，上述第二实施方式是附加了上限限幅电路LM1和下限限幅电路LM2的结构，与此相对，在仅对电压Vb的下限进行限幅的情况下，也可以采用仅设置下限限幅电路LM2的结构。此时，晶体电压振幅Vxtal如式(14)所示。

$\mathrm{Vxtal}=(1/\sqrt{2})\×(\mathrm{VL}-\mathrm{VT})...\left(14\right)$

在此，能够任意地设定电压值VL。因此，通过对经由电阻元件Rx 2而提供给N型MOS晶体管2的栅极端子G的电压值VL进行调节，能够进一步减小晶体电压振幅Vxtal。

在此，在该图的(d)中，NPN型双极性晶体管的基极经由电阻元件Rx而与电压源(电压值VH)相连接，集电极与正电源相连接，但是也可以代替将集电极连接到正电源而将集电极连接到电压源(电压值VH)。

同样地，在该图的(f)中，PNP型双极性晶体管的基极经由电阻元件Rx而与电压源(电压值VH)相连接，集电极接地连接，但是也可以代替将集电极接地而将集电极连接到电压源(电压值VH)。

同样地，在该图的(b)中，P型MOS晶体管的栅极经由电阻元件Rx而与电压源(电压值VH)相连接，漏极接地连接，但是也可以代替将漏极接地而将漏极连接到电压源(电压值VH)。

同样地，在图7中，限幅电路LM2的N型MOS晶体管2的栅极经由电阻元件Rx2而与电压源(电压值VL)相连接，漏极与正电源相连接，但是也可以代替将漏极连接到正电源而将漏极连接到电压源(电压值VL)。

(第三实施方式)

另外，还能够将限幅电路配置到晶体振子的端子之间。例如，如图10所示，也可以将差动限幅电路L3连接到晶体振子SS的端子之间作为上限限幅电路。但是，需要通过电流源Is进行直流偏压N型MOS晶体管1的漏极端子的电位高于源极端子的电位。振荡中的电压Va和Vb的关系为反复进行如下动作：当电压Va要上升时电压Vb要下降，相反当电压Va要下降时电压Vb要上升。在电压Va要下降而电压Vb要上升时，如果电压Vb-Va超过N型MOS晶体管的阈值电压值VT，则电流流过晶体管，因此电压Va-Vb被限制在成为阈值电压值VT的电压，因此与没有设置限幅电路LM3的情况相比，能够减小晶体电压振幅Vxtal。

另外，也可以设置图11的(a)的差动限幅电路L4作为下限限幅电路。在该图的(a)的电路结构中，振荡中的电压Va和Vb的关系也是反复进行如下动作：当电压Va要上升时电压Vb要下降，相反当电压Va要下降时电压Vb要上升。在电压Va要上升而电压Vb要下降时，如果电压Va-Vb超过N型MOS晶体管的阈值电压值VT，则电流流过晶体管，因此电压Vb-Va被限制在成为阈值电压值VT的电压，因此与没有设置限幅电路LM4的情况相比，能够减小晶体电压振幅Vxtal。

并且，如该图的(b)所示，也可以设置两个差动限幅电路L3、L4。但是，在这种情况下，需要设置用于隔直流的电容器Ccut。

这样，由于连接有上下限的限幅电路，因此在放大器的输出侧电压Vb的振幅超过N型MOS晶体管1的栅极电压的阈值时，放大器的输出侧电压Vb通过差动限幅电路LM3和LM4而被电压限幅。即，在电压Vb-Va要超过限幅电路LM3的N型MOS晶体管的阈值电压值VT时，电流流过N型MOS晶体管，电压被限幅为阈值电压值VT。另外，在电压Va-Vb要超过限幅电路LM4的N型MOS晶体管的阈值电压值VT时，电流流过N型MOS晶体管，电压被限幅为阈值电压值VT。因而，与图10以及图11的(a)的情况相比，能够进一步减小晶体电压振幅Vxtal。

在这种情况下，晶体电压振幅Vxtal如式(15)所示。

$\mathrm{Vxtal}=(1/\sqrt{2})\×2\mathrm{VT}...\left(15\right)$

此外，在图10以及图11的(a)、(b)中，使用N型MOS晶体管1来构成限幅电路，但是也可以如图12的(a)、(b)、(c)所示，使用P型MOS晶体管、NPN型双极性晶体管或者PNP型双极性晶体管来构成限幅电路。在使用双极性晶体管来构成限幅电路的情况下，在其基极端子与集电极端子之间连接电阻元件Rx，在其基极端子与发射极端子之间连接电容元件Cx。

(限幅电路的配置)

另外，也可以将以上说明的限幅电路设置在任意位置。即，在如图13那样配置在放大器A的输入侧的位置和放大器A的输出侧的位置中的任意位置处的情况下，也产生抑制晶体电压振幅Vxtal的效果。在该图中，“上”表示对电压的上限进行限制的限幅电路，“下”表示对电压的下限进行限制的限幅电路。

当具备对放大器A的输入侧电压的上限进行限制的限幅电路LM5时，通常放大器A的输出侧电压的下限也被限制。另外，当具备对放大器A的输入侧电压的下限进行限制的限幅电路LM6时，通常放大器A的输出侧电压的上限也被限制。

因而，也可以如图14的(a)所示，采用设置了对放大器A的输入侧电压的上限进行限制的限幅电路LM5和对放大器A的输出侧电压的上限进行限制的限幅电路LM1的结构。

另外，也可以如该图的(b)所示，采用设置了对放大器A的输入侧电压的下限进行限制的限幅电路LM6和对放大器A的输出侧电压的下限进行限制的限幅电路LM2的结构。

也可以进一步在与晶体振子SS并联的位置处追加限幅电路。即，也可以如图15的(a)所示，追加与图10同样的差动限幅电路LM3，或也可以如该图的(b)所示，追加与图11的(a)同样的差动限幅电路LM4。另外，也可以如该图的(c)所示，追加与图11的(b)同样的差动限幅电路LM3和LM4。在此，差动限幅电路LM3和LM4的连接方向与图10、图11的(a)、图11的(b)相同。

此外，在采用设置了多个限幅电路的结构且利用CMOS工艺来制造双极性晶体管时，如果仅制造相同种类的双极性晶体管则以较少工序数即可完成，因此比较理想。即，将对电压的上限和下限进行限制的限幅电路都设为包含NPN型双极性晶体管的限幅电路的组合(图9的(d)、图9的(c))或者都设为包含PNP型双极性晶体管的限幅电路的组合(图9的(f)、图9的(e))，在以较少工序数即可完成这一点上比较理想。

另外，在上述实施方式中，设置了电阻元件、电容元件作为电阻成分、电容成分，但是也可以是寄生电阻、寄生电容。在不设置电阻元件、电容元件而利用寄生电阻、寄生电容来实现电阻成分、电容成分的情况下，也能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

另外，可以将用于使晶体振子振荡的振荡电路部和上述的限幅电路集成为一体，也可以集成在同一基板上。并且，也可以将晶体振子也集成为一体，也可以集成在同一基板上。

(总结)

如上所述，根据本发明，具备具有感性且对振荡振幅进行限制的电路作为振子的负载，因此能够满足晶体振子的激励电平的要求并且扩大频率可变范围。

产业上的可利用性

本发明能够利用于包含用于使振子振荡的振荡电路的振荡器中。

Claims (20)

1.一种振荡器，具有用于使振子振荡的振荡电路，该振荡器的特征在于，具备负载电路作为上述振子的负载，该负载电路具有感性并且对振荡振幅进行限制。

2.根据权利要求1所述的振荡器，其特征在于，

上述负载电路包含至少一个有源元件。

3.根据权利要求2所述的振荡器，其特征在于，

上述有源元件是晶体管。

4.根据权利要求3所述的振荡器，其特征在于，

根据上述晶体管的阈值电压来实现对上述振荡振幅的限制。

5.根据权利要求1所述的振荡器，其特征在于，

上述负载电路的输出阻抗的电抗成分为正。

6.根据权利要求1所述的振荡器，其特征在于，

上述负载电路与上述振子的至少一个端子相连接。

7.根据权利要求1所述的振荡器，其特征在于，

上述负载电路与上述振子并联连接。

8.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

NPN双极性晶体管，其发射极与上述振子的端子相连接，集电极被提供第一规定电压；

电阻成分，其一端被提供第二规定电压，另一端与上述NPN双极性晶体管的基极相连接；以及

电容成分，其被设于上述NPN双极性晶体管的发射极与基极之间。

9.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

NPN双极性晶体管，其集电极与上述振子的端子相连接，发射极被提供第三规定电压；

电阻成分，其被设于上述NPN双极性晶体管的集电极与基极之间；以及

电容成分，其被设于上述NPN双极性晶体管的发射极与基极之间。

10.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

PNP双极性晶体管，其发射极与上述振子相连接，集电极被提供第一规定电压；

电阻成分，其一端被提供第二规定电压，另一端与上述PNP双极性晶体管的基极相连接；以及

电容成分，其被设于上述PNP双极性晶体管的发射极与基极之间。

11.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

PNP双极性晶体管，其集电极与上述振子相连接，发射极被提供第三规定电压；

电阻成分，其被设于上述PNP双极性晶体管的集电极与基极之间；以及

电容成分，其被设于上述PNP双极性晶体管的发射极与基极之间。

12.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

MOS晶体管，其漏极与上述振子相连接，源极被提供第四规定电压；

电阻成分，其被设于上述MOS晶体管的漏极与栅极之间；以及

电容成分，其被设于上述MOS晶体管的源极与栅极之间。

13.根据权利要求12所述的振荡器，其特征在于，

上述MOS晶体管是N型MOS晶体管。

14.根据权利要求12所述的振荡器，其特征在于，

上述MOS晶体管是P型MOS晶体管。

15.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

上述负载电路具有：

MOS晶体管，其源极与上述振子相连接，漏极被提供第五规定电压；

电阻成分，其一端被提供第六规定电压，另一端与上述MOS晶体管的栅极相连接；以及

电容成分，其被设于上述MOS晶体管的源极与栅极之间。

16.根据权利要求15所述的振荡器，其特征在于，

上述MOS晶体管是N型MOS晶体管。

17.根据权利要求15所述的振荡器，其特征在于，

上述MOS晶体管是P型MOS晶体管。

18.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

作为上述负载电路，具备权利要求9的负载电路、权利要求10的负载电路、权利要求13的负载电路和权利要求17的负载电路中的至少一个，以及具备权利要求8的负载电路、权利要求11的负载电路、权利要求14的负载电路和权利要求16的负载电路中的至少一个。

19.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

作为上述负载电路，具备权利要求8的负载电路和权利要求9的负载电路。

20.根据权利要求1至5中的任一项所述的振荡器，其特征在于，

作为上述负载电路，具备权利要求10的负载电路和权利要求11的负载电路。

Images