CN101969053A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101969053A
CN101969053A CN2010102733386A CN201010273338A CN101969053A CN 101969053 A CN101969053 A CN 101969053A CN 2010102733386 A CN2010102733386 A CN 2010102733386A CN 201010273338 A CN201010273338 A CN 201010273338A CN 101969053 A CN101969053 A CN 101969053A
Authority
CN
China
Prior art keywords
layer
rerouting line
protective layer
diaphragm
conductive electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102733386A
Other languages
English (en)
Other versions
CN101969053B (zh
Inventor
蔡佳伦
倪庆羽
陈志杰
钱文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN101969053A publication Critical patent/CN101969053A/zh
Application granted granted Critical
Publication of CN101969053B publication Critical patent/CN101969053B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，该半导体装置包含：半导体晶片，具有第一表面；导电电极，暴露于该第一表面；保护层，覆盖该半导体晶片，该保护层具有在该导电电极上的贯穿的保护层开口；重布线路层，在该保护层上，该重布线路层经由该保护层开口电连接该导电电极，该重布线路层具有铝层；镍/金层，在该重布线路层的该铝层的上表面；以及防焊层，在该保护层与该重布线路层上，暴露出该重布线路层的端子及其上方的该镍/金层。

Description

半导体装置及其制造方法
本申请是精材科技股份有限公司于2008年9月23日申请的名称为“半导体装置及其制造方法”、申请号为200810165777.8的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体装置及其制造方法，更特别而言，涉及一种影像感测器装置及其制造方法。
背景技术
在半导体的晶圆级封装工艺中，会形成一后保护层互连结构(post passivation interconnection，PPI)，进行晶片(die)上的焊接点重布，通过晶片表面积的有效利用而缩减晶片封装体的体积。该后保护层互连结构通常包含一重布线路层及其保护层，上述重布线路层的一端子则未被其保护层所覆盖。该后保护层互连结构往往会因重布线路层及其保护层之间的密接性不佳、及重布线路层的端子对外连接的连接结构与该端子的密接性不佳，而造成已封装的半导体装置可靠度不佳的问题。
另一方面，随着半导体晶片中电路密度的增加与尺寸的缩减，其中金属导线图形的层数亦必须增加、间距亦须减小，以有效地连接半导体晶片中各分离的元件。多层被称作层间介电层(inter-layer dielectric；ILD)的绝缘膜或绝缘材料被用来分离不同层的金属互连。氧化硅常用作ILD层，其介电常数为4.0～4.5(真空为1)。然而，随着金属导线间距的缩减，由于电容值反比于导线间距，所以层内或层间的电容值也随之增加，从而增加RC延迟的时间。由于RC延迟的时间会对电路中信号传递的时间造成不良影响，因此，需要减小金属导线间的绝缘材料的介电常数以减少RC延迟的时间，而增进电路的效能例如时脉的反应。
当介电常数小于3的绝缘材料，通常称为低介电常数材料，用作金属导线间的层间介电层时，其与金属间的黏着强度会低于氧化硅与金属之间的黏着强度。因此，在半导体封装工艺中或是已封装的半导体装置的后续应用的过程中，常常发生因外在的机械应力而导致低介电常数材料的层间介电层发生剥离，进而损及该装置的效能，甚至使该装置失效。
发明内容
有鉴于此，本发明的一较佳实施例提供一种半导体装置及其制造方法，可通过重布线路层及其保护层之间的密接性的提升及保护层结构的改善，而提升半导体装置的可靠度。
本发明的另一较佳实施例提供一种半导体装置及其制造方法，可通过缓冲外来的机械应力而避免或减少低介电常数材料的层间介电层发生剥离的问题。
本发明的一较佳实施例提供本发明公开的一种半导体装置，包含：半导体晶片，具有第一表面；导电电极，曝露于该第一表面；保护层，覆盖该半导体晶片，该保护层具有贯穿的保护层开口位于该导电电极上；重布线路层，在该保护层上，该重布线路层经由该保护层开口电连接该导电电极，该重布线路层具有铝层；镍/金层，在该重布线路层的该铝层的上表面；以及防焊层，在该保护层与该重布线路层上，曝露出该重布线路层的一端子及其上方的该镍/金层。
本发明的另一较佳实施例提供一种半导体装置，包含：半导体晶片，具有第一表面；第一导电电极和第二导电电极，曝露于该第一表面；保护层，在该半导体晶片的该第一表面上，该保护层具有贯穿的第一保护层开口和贯穿的第二保护层开口，分别位于该第一导电电极上和该第二导电电极上；金属层，嵌于该保护层中，该金属层电连接该第二导电电极、但通过该保护层与该第一导电电极电隔离；第一重布线路层，在该保护层上，该第一重布线路层经由该第一保护层开口电连接该第一导电电极，该第一重布线路层具有第一铝层；镍/金层，位于该第一重布线路层的上表面；第二重布线路层，在该保护层上，该第二重布线路层经由该第二保护层开口电连接该第二导电电极，该第二重布线路层具有第二铝层；镍/金层，在该第一重布线路层的该第一铝层的上表面与该第二重布线路层的该第二铝层的上表面；以及防焊层，在该保护层、该第一重布线路层和该第二重布线路层上，曝露出该第一重布线路层的第一端子及其上方的该镍/金层、以及该第二重布线路层的第二端子及其上方的该镍/金层。
本发明的另一较佳实施例提供一种半导体装置的制造方法，包含：提供半导体晶圆，其具有至少一半导体晶片，该半导体晶片具有曝露于该半导体晶圆的第一表面的导电电极；形成保护层于该半导体晶片的该第一表面上，该保护层具有在该导电电极上的贯穿的保护层开口；形成重布线路层于该保护层上，该重布线路层经由该保护层开口电连接该导电电极，该重布线路层具有铝层和在该铝层的下表面的TiW层；在该重布线路层的该铝层的上表面上镀上一镍/金层；以及形成防焊层于该保护层与该重布线路层上，曝露出该重布线路层的一端子及其上方的该镍/金层；其中该保护层的形成步骤还包含：形成第一保护膜于该半导体晶圆上，该第一保护膜具有在该导电电极上的贯穿的第一开口；形成金属层于该第一保护膜上；于该第一开口内填入牺牲层；提供溶液，其具有一电沉积涂布的绝缘材料；将该半导体晶圆浸入该溶液内，使该电沉积涂布的绝缘材料附着于该牺牲层以外的该金属层上、以及该半导体晶圆的与该第一表面相对的第二表面上，从而形成第二保护膜；以及移除该牺牲层，而使该第二保护膜具有在该导电电极上的贯穿的第二开口，该第二开口即作为该保护层开口。
本发明的另一较佳实施例提供一种半导体装置的制造方法，包含：提供半导体晶圆，其具有至少一半导体晶片，该半导体晶片具有第一导电电极和第二导电电极曝露于该半导体晶圆的第一表面；形成第一保护膜于该半导体晶圆上，该第一保护膜具有曝露该第一导电电极的第一开口以及曝露该第二导电电极的第二开口；形成阻剂材料覆盖曝露于该第一开口的该第一导电电极，而该第二导电电极仍曝露于该第二开口；在该第一保护膜上、该阻剂材料上、该第二开口的侧壁上、以及曝露的该第二导电电极上沉积金属层；移除该阻剂材料，并同时移除形成于该阻剂材料上的该金属层，留下不连续金属层，其位于该第一开口以外的该第一保护膜上、且延伸至该第二开口中；于该第一开口与该第二开口内各填入一牺牲层；提供一溶液，其具有电沉积涂布的绝缘材料；将该半导体晶圆浸入该溶液内，使该电沉积涂布的绝缘材料附着于这些牺牲层以外的所述不连续金属层上、及该半导体晶圆的与该第一表面相对的第二表面上，而形成第二保护膜；移除这些牺牲层，而使该第二保护膜具有曝露该第一导电电极的第三开口和曝露该第二导电电极上的该不连续金属层的第四开口；形成第一重布线路层与第二重布线路层于该第二保护膜上，该第一重布线路层经由该第三开口电连接该第一导电电极，该第二重布线路层则经由该第四开口和该不连续金属层而电连接该第二导电电极，该第一重布线路层具有第一铝层和在该第一铝层的下表面的第一TiW层，该第二重布线路层具有第二铝层和在该第二铝层的下表面的第二TiW层；以及在该第一重布线路层的该第一铝层的上表面上以及该第二重布线路层的该第二铝层的上表面上镀上一镍/金层；形成防焊层于该保护层、该第一重布线路层和该第二重布线路层上，曝露出该第一重布线路层的第一端子及其上方的该镍/金层、以及该第二重布线路层的第二端子及其上方的该镍/金层。
附图说明
图1为俯视图，示出一半导体晶圆。
图2A和2B为一系列的剖面图，示出本发明第一实施例的半导体装置。
图3A和3B为一系列的剖面图，示出本发明第二实施例的半导体装置。
图4A～4H、5A～5F为一系列的剖面图，示出图3A和3B所示的本发明较佳实施例的半导体装置的制造方法。
主要附图标记说明
1～区域                            2～区域
100～半导体晶圆                    100a～晶圆正面
100b～晶背面                       101～半导体晶片
102～导电电极                      104～介电层
106～导电电极                      110～保护层
111～第一保护膜                    111a～开口
111b～开口                         112～第二保护膜
112a～开口                         112b～开口
115～应力缓冲绝缘物                116～应力缓冲绝缘物
120～金属层                        130～重布线路层
131～TiW层                         132～铝层
133～端子                          140～重布线路层
141～TiW层                         142～铝层
143～端子                          150～镍/金层
160～防焊层
161～开口                          162～开口
171～凸块                          172～凸块
181～阻剂材料                      182～牺牲层
200～容器                          210～溶液
具体实施方式
为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
请参考图1，为一俯视图，示出一半导体晶圆100。半导体晶圆100为已完成集成电路工艺的晶圆，其具有多个半导体晶片(die)101。本发明较佳实施例的半导体装置是以晶圆级封装体为例，说明其结构及特性，即在完成集成电路工艺后，直接对整个半导体晶圆100进行封装后所得的产物。在本实施例中，半导体晶圆100为硅晶圆；而在其他实施例中，半导体晶圆100亦可以是其他元素或化合物半导体晶圆，例如锗、硅锗、砷化镓、或其他半导体晶圆。
在本发明的封装体实施例中，可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或类比电路等集成电路的电子部件(electronic components)，例如是有关于光电器件(opto electronic devices)、微机电系统(Micro Electro Mechanical Systems(MEMS))、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装工艺对影像感测器、发光二极管、太阳能电池、射频电路(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微致动器(micro actuators)、表面声波元件、压力感测器(pressure sensors)、或喷墨头(ink printer heads)等半导体晶片进行封装。其中晶圆级封装工艺主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装工艺，亦可称为晶圆级封装工艺。上述晶圆级封装工艺亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路器件(multi-layer integrated circuit devices)的封装体。
接下来请参考图2A，为图1所示半导体晶圆100中的一个半导体晶片101的剖面图，示出本发明第一实施例的半导体装置，其具有半导体晶圆100中的一个半导体晶片101、第一保护膜111、重布线路层130、镍/金层150、以及防焊层160。
半导体晶圆100具有包含有源表面的晶圆正面100a和晶背面100b，因此半导体晶片101亦具有晶片正面100a与晶背面100b。半导体晶片101还具有导电电极，例如是导电接触垫(conductive contact pad)或重布线路层(RDL)，在此以顶层金属102为例，其电连接晶片内部的电路元件。在本实施例中，顶层金属102嵌于曝露于半导体晶片101的晶片正面100a上方的介电层104中；在其他实施例中，则未形成图2A所示的介电层104。半导体晶片101还具有在顶层金属102下方的一或多层金属互连层及对应的层间介电层，但其与本发明的特征关系不大，故为了简洁说明本发明而省略其描述。
在半导体晶片101的正面100a上，设有第一保护膜111作为半导体晶片101的保护层，第一保护膜111具有贯穿的开口111a作为一保护层开口，开口111a位于顶层金属102上而将其曝露出来。第一保护膜111可以与后述防焊层160实质上相同、或可为聚酰亚胺(polyimide)。
形成于第一保护膜111上的是重布线路层130，重布线路层130经由开口111a而电连接于顶层金属102。重布线路层130在一实施例中具有铝层132和在铝层132下表面的TiW层131。在此处，选择TiW层131用以作为重布线路层130与第一保护膜111/顶层金属102的界面层，使重布线路层130得以与第一保护膜111/顶层金属102紧密黏着。
镍/金层150位于重布线路层130的铝层132的上表面，镍/金层150是由一层镍薄膜上覆一层金薄膜所构成，除了可防止铝层132受到氧化之外，亦可作为重布线路层130与其上方的防焊层160之间的黏着层而增加二者之间的黏着力，从而提升本发明第一实施例的半导体装置的可靠度。
另外，重布线路层130是以铝层132作为其主体，而以TiW层131作为铝层132与其下方结构之间的黏着层，除了对提升本发明第一实施例的半导体装置的可靠度有所贡献之外，铝层132的使用还可简化重布线路层130的工艺并降低工艺的成本。
防焊层160设于第一保护膜111与重布线路层130上，其具有开口161而曝露出重布线路层130的端子133及其上方的镍/金层150。防焊层160、或者因其颜色而俗称“绿漆”，可在后续工艺中防止重布线路层130因接触到焊材而与相邻的其他重布线路层(未绘示)发生桥接，亦可防止水气等污染性物质入侵本发明第一实施例的半导体装置，其一示例成分为：(下面的“CAS No.”为化学文摘社登记号码)
(1)双酚A型环氧树脂(EPOXY RESIN，CAS No.：25068-38-6)，浓度40.0％～小于60.0％；
(2)1-甲氧基-2-乙酸丙酯(1-methoxy-2-propyl acetate，CAS No.：108-65-6)，浓度25.0％～小于40.0％；
(3)双酚F-环氧树脂(Bisphenol-F epoxy resin或epoxy phenol novolac，CAS No.：28064-14-4)，浓度20.0％～小于25.0％；以及
(4)2-甲氧基-1-乙酸丙酯(2-methoxypropyl acetate，CAS No.：70657-70-4)，浓度0.1～小于0.2％。
在一实施例中，介电层104及前述其下方的层间介电层为低介电常数介电层，故可根据需求而在重布线路层130的端子133与第一保护膜111之间增设一应力缓冲绝缘物115，在图2A所示的半导体装置因后续工艺及工作环境而受到外在的机械应力作用时，可发挥缓冲的作用，避免或减缓机械强度较低的介电层104及其下方的层间介电层受到应力的冲击，而避免或减少其发生剥离的可能、或减低剥离的程度。
请参考图2B，可通过电镀、具导电性粒子的膏状物的模板印刷(stencil printing)、植球、焊接等方法，在曝露于开口161的端子133及其上方的镍/金层150上，形成凸块171，可作为图2A所示本发明第一实施例的半导体装置与外部装置例如封装基板或印刷电路板之间的连接元件。凸块171的材质可例如为软焊料(solder)、金、铜、表面镀上软焊料的金或铜、或具有导电性的聚合物等。如图2B所示，在凸块171为软焊料时，对应位置的镍/金层150会溶入凸块171中，而在凸块171与铝层132的接着界面和凸块171的部份成分例如锡形成介金属化合物，而增加凸块171与铝层132之间的接着力。
在图2B中，由于防焊层160的厚度高于重布线路层130及其上的镍/金层150，对于凸块171而言，其所在较深的开口161可提供其较深且稳固的地基，而得以提升凸块171的接着力，进而提升本发明第一实施例的半导体装置的可靠度。
接下来，图3A、3B所示的本发明第二实施例的半导体装置通过复合的保护层结构，提供进一步的应力缓冲能力，而强化对介电层104及前述其下方的层间介电层的保护。
图3A、3B中的半导体晶圆100、半导体晶片101、晶片正面100a和晶背面100b、导电电极102、介电层104、第一保护膜111、重布线路层130及其TiW层131和铝层132、镍/金层150、以及防焊层160及其开口161均与前面关于图2A、2B所述者为相同或等效的元件，故在此省略其详细叙述。
与图2A所示者比较，在图3A中所示的本发明第二实施例的半导体装置的保护层110为多层复合结构，且内嵌金属层120于其中，并因为内嵌金属层120的缘故，保护层110可分成在金属层120下方的第一保护膜111、以及在第一保护膜111上方的第二保护膜112，其中第二保护膜112亦具有开口112a而曝露顶层金属102，在此处开口112a则成为贯穿整个保护层110的保护层开口。重布线路层130则形成于保护层110的第二保护膜112上，经由开口112a而电连接于顶层金属102。
在本实施例中，介电层104及前述其下方的层间介电层为低介电常数介电层，在图3A所示的半导体装置因后续工艺及工作环境而受到外在的机械应力作用时，保护层110及内嵌的金属层120所构成的第二保护膜112-金属层120-第一保护膜111的三明治结构可发挥应力缓冲的作用，以减少甚至避免外在的机械应力使介电层104及前述其下方的层间介电层发生剥离。另外，可根据需求而在重布线路层130的端子133与保护层110之间增设应力缓冲绝缘物115，而可以多一层缓冲物从而强化对介电层104及前述其下方的层间介电层的保护。
除此之外，如将第二保护膜112的材质选为含有环氧树脂或聚酰亚胺树脂(polyimide)成分的电沉积涂布材料(Electro-deposition coating material)时，除了可将第二保护膜112形成于金属层120上之外，第二保护膜112亦同时形成于半导体晶圆100(或半导体晶片101)的晶背面100b上。位于晶背面100b上的第二保护膜112不但可作为半导体晶圆100(或半导体晶片101)的应力缓冲层，以避免易碎的半导体晶圆100(或半导体晶片101)在运送过程或后续工艺(例如晶片切割工艺)中因为外来应力而发生破片或边缘崩裂(chipping)；亦可通过激光等工艺在位于晶背面100b上的第二保护膜112上刻上标记，以标示每一个半导体晶片101的身份、状态、及/或其他必要数据。而在其他实施例中，亦可选择形成材质与第一保护膜111相同、或是其他已知介电材料的第二保护膜112，此时第二保护膜112就不一定会形成于晶背面100b上。
在图3A所示的实施例中，顶层金属102为半导体晶片101的I/O(输入/输出)端子，因此通过保护层110而使半导体晶片101的顶层金属102与金属层120电隔离，本实施例的金属层120并未电接触顶层金属102。图3A所示的金属层120除了可作为应力缓冲层之外，亦可作为屏蔽层，避免或减缓其下方的半导体晶片101的互连的电路受到外界的电磁干扰。
接下来请参考图3B，半导体晶片101可另具有曝露于其晶片正面100a的顶层金属106，顶层金属106可作为半导体晶片101的接地接点、或是为使各接点排列均匀或对称所设置的虚置(dummy)接点，金属层120就可以电接触顶层金属106。此时的金属层120除了可作为应力缓冲层、屏蔽层之外，亦可作为接地层。
在图3B中，金属层120经由第一保护膜111的开口111b而电连接曝露于开口111b的顶层金属106。在形成第二保护膜112后，其开口112b则成为贯穿整个保护层110的保护层开口，开口112b曝露出顶层金属106及其上方的金属层120。
重布线路层140形成于保护层110的第二保护膜112上，经由开口112b电连接于金属层120而电连接顶层金属106。重布线路层140具有铝层142和在铝层142下表面的TiW层141。此处，TiW层141作为重布线路层140与第二保护膜112/顶层金属106的界面层，使重布线路层140得以与第二保护膜112/顶层金属106紧密黏着。镍/金层150亦形成于重布线路层140的铝层142的上表面。
同样地，重布线路层140是以铝层142作为其主体，而以TiW层141作为铝层142与其下方结构之间的黏着层，除了对提升本发明第二实施例的半导体装置的可靠度亦有所贡献之外，铝层142的使用亦可简化重布线路层140的工艺并降低工艺的成本。
防焊层160设于保护层110的第二保护膜112与重布线路层130上，其具有开口162而曝露出重布线路层140的端子143及其上方的镍/金层150。
保护层110及内嵌的金属层120对图3B所示的半导体装置的应力保护作用与前文对图3A所述者相同。另外，亦可根据需求而在重布线路层140的端子143与保护层110之间增设应力缓冲绝缘物116，而可以多一层缓冲物从而强化对介电层104及前述其下方的层间介电层的保护。
另外，与图2B所示相同或等效的凸块结构(未绘示)亦可形成于图3A、3B中分别为开口161、162所曝露的端子133、143及二者上方的镍/金层150上。
接下来，在图4A～4H、5A～5F中，以一系列的剖面图来说明本发明半导体装置的制造方法。其中通过图4A～4H、5A～5F中所绘示的步骤所得的产物为图3A和3B所示的半导体装置，但是该步骤亦可适用于图2A和2B所示的半导体装置的制造，详如后文所述。
另外，在图4A～4H、5A～5F所绘示的各个剖面图中，分为区域1和区域2，在区域1用以呈现图3A所示的半导体装置的制造方法，而在区域2则用以呈现图3B所示的半导体装置的制造方法。
首先请参考图4A，在此步骤中提供半导体晶圆100，其具有至少一半导体晶片101，半导体晶片101具有导电电极，例如曝露于半导体晶圆100的表面100a上的顶层金属102与106。半导体晶圆100的一示例的俯视图绘示于图1。顶层金属102与106如前所述，分别为半导体晶片101的I/O端子、接地接点或是为使各接点排列均匀或对称所设置的虚置(dummy)接点，二者之间被介电层104隔离。
接下来请参考图4B，形成第一保护膜111于半导体晶圆100上，第一保护膜111具有开口111a与111b而分别曝露顶层金属102与104。例如，可以在将第一保护膜111全面性地形成于半导体晶圆100的有源表面100a上之后，再使用利如光刻蚀刻的技术对第一保护膜111进行图案化，以形成分别曝露顶层金属102与104的开口111a与111b。
然后请参考图4C，形成阻剂材料181覆盖曝露于开口111a的顶层金属102，而此时顶层金属106仍曝露于开口111b而未被阻剂材料181所覆盖。例如可通过诸如旋转涂布法在图4B所示结构的半导体晶圆100上全面性地形成阻剂层(未绘示)后，经由光掩模(未绘示)进行曝光后，再经由显影的步骤移除其他不需要的阻剂材料，而完成图4C所示的阻剂材料181。完成后的阻剂材料181可小幅度地超出开口111a的范围，而扩展至开口111a周边的第一保护膜111上。
然后请参考图4D，在第一保护膜111上、阻剂材料181上、开口111b的侧壁上、和曝露的顶层金属106上沉积金属层120。例如可通过蒸镀、溅镀、或其他物理或化学气相沉积法，在图4C所示结构的半导体晶圆100上，全面性地沉积金属层120。
然后请参考图4E，使用浮脱法(lift-off)移除图4D所示的阻剂材料181，并同时移除形成于该阻剂材料上的金属层120，而留下不连续金属层，其位于该开口111a以外的第一保护膜111上、且延伸至开口111b中。另外，在移除图4D所示的阻剂材料181时，亦可能小幅度地扩大开口111a周边的金属层120的移除范围。
另外，只考虑形成图3B所示的半导体装置时，不需要施行图4C、4E所绘示的步骤，而施行图4D所示步骤即可。
然后请参考图4F，在开口111a与111b内各填入一牺牲层182。牺牲层182的材质与形成方法可与阻剂材料181相同。同样地，完成后的牺牲层182可小幅度地超出开口111a、111b的范围，而分别扩展至开口111a、111b周边的第一保护膜111上。
然后请参考图4G，在此步骤中提供一溶液210，其含有环氧树脂或聚酰亚胺树脂(polyimide)成分的电沉积涂布材料(Electro-deposition coating material)，溶液210盛装于容器200中，容器200的大小足以容许将图4F所示的半导体晶圆100及其上的结构浸于溶液210中。接下来，将图4F所示的半导体晶圆100浸入溶液210内，使上述绝缘材料在通电后因其性质而仅附着于曝露的金属层210上、和半导体晶圆100的晶背表面100b上，而形成第二保护膜112，完成的结构如图4H所示。因此，通过本发明，可以免去另外在晶背表面100b上形成保护层的步骤，而可以降低本发明较佳实施例的半导体装置的工艺成本。
然后请参考图5A，移除图4H所示的牺牲层182，而使第二保护膜112具有开口112a而曝露顶层金属102，且具有开口112b而曝露顶层金属106上的金属层120。在某些情况中，会在移除牺牲层182后，进行重流步骤，在重流过程中，图4H所示的原本位于开口111a、111b以外周边区域的第二保护膜112的材料可能会流入开口111a、111b的边缘部分，而如图5A所示一般，覆盖开口111a、111b的侧壁。此时开口112a、112b就成为贯穿包含第一保护膜111和第二保护膜112的保护膜110的保护膜开口。
接下来图5B所示的步骤并非本发明的必要步骤，而是可根据需求选择是否施行的步骤。如图5B所示，此步骤是分别将应力缓冲绝缘物115、116形成于第二保护膜112的重布线路层130的端子133的预定位置上、和第二保护膜112的重布线路层140的端子143的预定位置上。例如可全面性地将应力缓冲绝缘物的材料层(未绘示)形成于图5A所示半导体晶圆100的有源表面100a上方的结构上，再经由例如光刻蚀刻等步骤将上述应力缓冲绝缘物的材料层予以图案化，而形成图5B所示的应力缓冲绝缘物115、116。
然后请参考图5C，形成重布线路层130和140于第二保护膜112上，重布线路层130经由开口112a电连接顶层金属102，重布线路层140则经由开口112b与金属层120而电连接顶层金属106，重布线路层130具有铝层132和在铝层132下表面的TiW层131，重布线路层140则具有铝层142和在铝层142下表面的TiW层141。例如可使用蒸镀、溅镀、或其他物理或化学气相沉积法，在图5A或5B所示半导体晶圆100的有源表面100a上方的结构上，依序形成TiW的材料层(未绘示)与铝材料层(未绘示)后，再经由例如光刻蚀刻等步骤将上述TiW的材料层与上述铝材料层予以图案化，而形成图5C所示的重布线路层130与140。在选择形成图5B所示的应力缓冲绝缘物115、116情况中，则将重布线路层130的端子133与重布线路层140的端子144分别形成于应力缓冲绝缘物115与116上。
然后请参考图5D，在重布线路层130的铝层132的上表面上、以及重布线路层140的铝层142的上表面上，镀上镍/金层150。例如可使用电镀(electropating)、无电镀(electroless plating)、或其组合的方法，依序在铝层132、142的上表面上镀上一镍的金属膜(未绘示)与一金的金属膜(未绘示)，而完成图5D所示的镍/金层150。
然后请参考图5E，形成防焊层160于保护层110、重布线路层130、重布线路层140上，曝露出重布线路层130的端子133及其上方的镍/金层150、以及重布线路层140的端子143及其上方的镍/金层150。例如可在图5D所示半导体晶圆100的上方结构上，涂布一绿漆层(未绘示)，再以例如光刻、蚀刻等步骤形成分别曝露端子133及其上方的镍/金层150、端子143及其上方的镍/金层150的开口161、162，再依材料的性质根据需求决定是否施行光照或加热等硬化步骤，而完成图5E所示的防焊层160。如图5E所示，呈现于图中区域1的结构即为图3A所示的半导体装置，呈现于图中区域2的结构即为图3B所示的半导体装置。
然后请参考图5F，在图5E中曝露于开口161、162的结构上，分别形成凸块171与凸块172，二者的材质较佳为实质上相同，而同为具有导电性的材料。当凸块171与172为软焊料时，如前文所述，开口161、162内的镍/金层150会分别溶入凸块171、172中，而成为二者与其下的铝层132、142之间的界面中的介金属化合物。
另外，关于图2A、2B所示的半导体装置的形成方法，可参考前述图4A～4H、5A～5F中所示步骤中的区域1或2任一区所呈现的结构。欲形成图2A、2B所示的半导体装置，可先进行前文关于图4A、4B所叙述的步骤，而完成图4B所示结构后，则以第一保护膜111作为已完成的保护层，开口111a及/或112a作为贯穿上述保护层的保护层开口，直接进行图5B或5C以后所示的各个等效的步骤。同样地，图5B所示的等效步骤并非本发明的必要步骤，而是可根据需求选择是否施行的步骤。而在图5C所示的步骤中，则改成：形成重布线路层130及/或140于第一保护膜111上，重布线路层130经由开口111a电连接顶层金属102，重布线路层140则经由开口111b与金属层120而电连接顶层金属106，重布线路层130具有铝层132和在铝层132下表面的TiW层131，重布线路层140则具有铝层142和在铝层142下表面的TiW层141。接着依序完成图5D、5E所示的等效步骤后即完成图2A所示的半导体装置，而接下来完成图5F所示的等效步骤后即完成图2B所示的半导体装置。
虽然本发明已以较佳实施例公开如上，然而并非用以限定本发明，任何本领域普通技术人员在不脱离本发明的精神和范围内，可进行一些更动与润饰，因此本发明的保护范围以所附权利要求及其等价物所界定者为准。

Claims (22)

1.一种半导体装置，包含：
半导体晶片，具有第一表面；
导电电极，暴露于该第一表面；
保护层，覆盖该半导体晶片，该保护层具有在该导电电极上的贯穿的保护层开口；
重布线路层，在该保护层上，该重布线路层经由该保护层开口电连接该导电电极；
防焊层，在该保护层与该重布线路层上，暴露出该重布线路层的端子；以及
金属层，嵌于该保护层中。
2.根据权利要求1所述的半导体装置，还包含镍/金层，在该重布线路层上，并且该防焊层暴露在该重布线路层的端子上方的镍/金层。
3.根据权利要求1所述的半导体装置，其中该保护层还包含将该金属层夹置于其间的第一保护膜和第二保护膜。
4.根据权利要求3所述的半导体装置，其中：
该金属层位于该第一保护膜上；以及
该第二保护膜不但位于该第一保护膜与该金属层上，还位于该半导体晶片的与该第一表面相对的第二表面上。
5.根据权利要求3所述的半导体装置，其中该第一保护膜的材质与该防焊层相同。
6.根据权利要求3所述的半导体装置，其中该第一保护膜的材质是聚酰亚胺。
7.根据权利要求3所述的半导体装置，其中该第二保护膜为电沉积涂布的绝缘膜。
8.根据权利要求1所述的半导体装置，其中该重布线路层具有铝层。
9.根据权利要求8所述的半导体装置，其中该重布线路层还包括位于该铝层下表面的TiW层。
10.根据权利要求1所述的半导体装置，还包含在该重布线路层的该端子与该保护层之间的应力缓冲绝缘物。
11.根据权利要求1所述的半导体装置，其中该导电电极为该半导体晶片的输出/输入接点，且该金属层通过该保护层而与该导电电极电隔离，并作为电磁屏敝层。
12.根据权利要求11所述的半导体装置，其中该导电电极为该半导体晶片的接地接点或虚置接点，且该金属层电连接该导电电极。
13.一种半导体装置，包含：
半导体晶片，具有第一表面；
第一导电电极和第二导电电极，曝露于该第一表面；
保护层，在该半导体晶片的该第一表面上，该保护层具有贯穿的第一保护层开口和贯穿的第二保护层开口，分别位于该第一导电电极上和该第二导电电极上；
金属层，嵌于该保护层中，该金属层电连接该第二导电电极、但通过该保护层与该第一导电电极电隔离；
第一重布线路层，在该保护层上，该第一重布线路层经由该第一保护层开口电连接该第一导电电极；
第二重布线路层，在该保护层上，该第二重布线路层经由该第二保护层开口电连接该第二导电电极；以及
防焊层，在该保护层、该第一重布线路层和该第二重布线路层上。
14.根据权利要求13所述的半导体装置，其中该第一重布线路层具有第一铝层，该第二重布线路层具有第二铝层。
15.根据权利要求14所述的半导体装置，还包含镍/金层，在该第一重布线路层的该第一铝层的上表面和该第二重布线路层的该第二铝层的上表面。
16.根据权利要求15所述的半导体装置，其中该防焊层暴露出该第一重布线路层的第一端子及其上方的该镍/金层、以及该第二重布线路层的第二端子及其上方的该镍/金层。
17.根据权利要求14所述的半导体装置，其中该保护层还包含将该金属层夹置于其间的第一保护膜和第二保护膜；该第一重布线路层还包含位于该第一铝层的下表面的第一TiW层；且该第二重布线路层还包含位于该第二铝层的下表面的第二TiW层，其中：
该金属层位于该第一保护膜上；以及
该第二保护膜不但位于该第一保护膜和该金属层上，也位于该半导体晶片的与该第一表面相对的第二表面。
18.根据权利要求17所述的半导体装置，其中该第二保护膜为电沉积涂布的绝缘膜；该第一导电电极是该半导体晶片的输出/输入接点；且该第二导电电极是该半导体晶片的接地接点或虚置接点。
19.一种半导体装置的制造方法，包含：
提供半导体晶圆，其具有至少一半导体晶片，该半导体晶片具有曝露于该半导体晶圆的第一表面的导电电极；
形成保护层于该半导体晶片的该第一表面上，该保护层具有在该导电电极上的贯穿的保护层开口；
形成重布线路层于该保护层上，该重布线路层经由该保护层开口电连接该导电电极；以及
形成防焊层于该保护层与该重布线路层上，曝露出该重布线路层的一端子；其中该保护层的形成步骤还包含：
形成第一保护膜于该半导体晶圆上，该第一保护膜具有在该导电电极上的贯穿的第一开口；
形成金属层于该第一保护膜上；
于该第一开口内填入牺牲层；
提供一溶液，其具有电沉积涂布的绝缘材料；
将该半导体晶圆浸入该溶液内，使该电沉积涂布的绝缘材料附着于该牺牲层以外的该金属层上以及该半导体晶圆的与该第一表面相对的第二表面上，从而形成第二保护膜；以及
移除该牺牲层，使该第二保护膜具有在该导电电极上的贯穿的第二开口，该第二开口即作为该保护层开口。
20.根据权利要求19所述的制造方法，其中该重布线路层具有铝层。
21.根据权利要求20所述的制造方法，其中该重布线路层具有在该铝层的下表面的TiW层。
22.根据权利要求20所述的制造方法，还包括在该重布线路层的该铝层的上表面上镀上镍/金层，并且该防焊层暴露出该重布线路层的一端子上方的镍/金层。
CN2010102733386A 2008-05-16 2008-09-23 半导体装置及其制造方法 Expired - Fee Related CN101969053B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5381008P 2008-05-16 2008-05-16
US61/053,810 2008-05-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101657778A Division CN101582397B (zh) 2008-05-16 2008-09-23 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101969053A true CN101969053A (zh) 2011-02-09
CN101969053B CN101969053B (zh) 2012-12-26

Family

ID=41315373

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102733386A Expired - Fee Related CN101969053B (zh) 2008-05-16 2008-09-23 半导体装置及其制造方法
CN2008101657778A Expired - Fee Related CN101582397B (zh) 2008-05-16 2008-09-23 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008101657778A Expired - Fee Related CN101582397B (zh) 2008-05-16 2008-09-23 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US7968448B2 (zh)
CN (2) CN101969053B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164442A (ja) * 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
JP5295928B2 (ja) * 2009-10-23 2013-09-18 新光電気工業株式会社 半導体装置及びその製造方法
TWI498968B (zh) * 2010-05-06 2015-09-01 Ineffable Cellular Ltd Liability Company 半導體製程
CN102456661A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 具有重布线路层的芯片结构及其制法
TWI459485B (zh) * 2011-01-17 2014-11-01 Xintec Inc 晶片封裝體的形成方法
CN102623424B (zh) * 2011-01-27 2015-04-08 精材科技股份有限公司 晶片封装体及其形成方法
CN102693962A (zh) * 2011-03-22 2012-09-26 精材科技股份有限公司 具有电磁屏蔽作用的集成电路晶圆及其制造方法
TWI502691B (zh) * 2011-11-18 2015-10-01 Chipmos Technologies Inc 導電結構及其形成方法
TWI491002B (zh) * 2012-03-06 2015-07-01 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
CN102543926B (zh) * 2012-03-13 2015-07-15 日月光半导体制造股份有限公司 半导体元件及其制造方法及半导体封装结构
CN103199070A (zh) * 2012-04-25 2013-07-10 日月光半导体制造股份有限公司 具有钝化区段的半导体元件及其制造方法
US10483132B2 (en) * 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
CN104167629A (zh) * 2013-05-17 2014-11-26 欣兴电子股份有限公司 电连接器
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US9368454B2 (en) * 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
KR102171197B1 (ko) * 2014-02-20 2020-10-28 삼성전자주식회사 버퍼 패턴을 갖는 범프 패드 구조체를 형성하는 방법
EP3113953B1 (en) 2014-03-07 2021-04-28 Hewlett-Packard Development Company, L.P. Fluid ejection device with ground electrode exposed to fluid chamber
US9431360B2 (en) * 2014-05-27 2016-08-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN105355574B (zh) * 2015-11-13 2018-12-11 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
KR20170068095A (ko) * 2015-12-09 2017-06-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20170127324A (ko) * 2016-05-11 2017-11-21 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
JP2017216443A (ja) * 2016-05-20 2017-12-07 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 再配線層における均一性を実現するためのシステム及び方法
US9812414B1 (en) * 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10020335B2 (en) * 2016-09-09 2018-07-10 Omnivision Technologies, Inc. Short-resistant chip-scale package
KR102596601B1 (ko) * 2016-12-26 2023-10-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN109216306A (zh) * 2017-06-30 2019-01-15 瑞峰半导体股份有限公司 半导体组件及其形成方法
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
CN108336052B (zh) * 2018-02-08 2021-01-05 颀中科技（苏州）有限公司 金属再布线结构、芯片封装器件及芯片封装器件制作工艺
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
KR20220056309A (ko) * 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지
CN112951787A (zh) * 2021-01-27 2021-06-11 上海先方半导体有限公司 一种用于三维芯片堆叠的低应力表面钝化结构
US11973050B2 (en) 2021-02-02 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an upper conductive structure having multilayer stack to decrease fabrication costs and increase performance
US20230145953A1 (en) * 2021-11-08 2023-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Reduction of cracks in passivation layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4388265B2 (ja) 2002-10-11 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8384222B2 (en) 2013-02-26
US7968448B2 (en) 2011-06-28
US20090283877A1 (en) 2009-11-19
CN101582397A (zh) 2009-11-18
CN101969053B (zh) 2012-12-26
CN101582397B (zh) 2010-12-29
US20110140248A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN101582397B (zh) 半导体装置及其制造方法
US9559001B2 (en) Chip package and method for forming the same
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
US7229856B2 (en) Method of manufacturing electronic part packaging structure
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US9711403B2 (en) Method for forming chip package
US9779940B2 (en) Chip package
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5017872B2 (ja) 半導体装置及びその製造方法
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US20100133705A1 (en) Apparatus and method for reducing pitch in an integrated circuit
US9252099B2 (en) Semiconductor device having multilayer wiring structure and manufacturing method of the same
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2007273624A (ja) 半導体装置及びその製造方法
CN101814477A (zh) 利用钝化后互连结构形成的硅通孔
CN102190279A (zh) 半导体装置
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
TWI450371B (zh) 半導體裝置及其製造方法
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20180923

CF01 Termination of patent right due to non-payment of annual fee