JP2017216443A - 再配線層における均一性を実現するためのシステム及び方法 - Google Patents

Abstract

【課題】再配線層における均一性を実現するためのシステム及び方法を提供する。【解決手段】基板の上にわたるフォトレジスト層１０８をパターン化することを含む。パターン化は、導電線のための領域と、該導電配線のための領域の下方に配置されるビアとを画定する。パターン化フォトレジスト層の間に導電性材料を、該導電性材料がビア１０６及び導電線のための領域を充填するように堆積させることを含む。堆積は、導電線の導電性材料の過成長を引き起こして導電性材料のバンプ１１４をビアの上にわたって形成する。方法は、また、基板の上にわたって存在するパターン化フォトレジスト層を維持したままで、導電線の上面を平坦化することを含む。平坦化は、導電線及びバンプの上にわたって水平せん断力を及ぼすことによって促される。平坦化は、バンプを平らにするために実施される。【選択図】図３

Description

本実施形態は、再配線層における均一性を実現するためのシステム及び方法に関する。

総じて、現代の集積回路製作では、電気化学的成膜プロセスが使用される。金属配線相互接続は、ますます高度化した電着プロセス及びめっきツールの必要性を促している。高度化の多くは、デバイスのメタライゼーション層における通電配線の、よりいっそうの縮小の必要性を受けて発展した。これらの配線は、極薄で高アスペクト比のトレンチ及びビアの中へ金属を電気めっきすることによって形成される。

そこで、ウエハレベルパッケージング（ＷＬＰ）及び電気接続技術を俗称として一般的に知られている高度なパッケージング技術及びマルチチップ相互接続技術を求める商業上の必要性を満たすために、電気化学的成膜のバランスを取ることがなされている。しかしながら、これらの技術自体に、総じて特徴サイズの小型化及びアスペクト比の低さに部分的に起因する非常に重大な課題がある。

特徴サイズの更なる小型化及びピッチの更なる狭細化に伴って、特徴によって提供される導電性の量が損なわれないことが、重要である。本開示で説明される実施形態が想起されるのは、このような状況においてである。

本開示の実施形態は、再配線層における均一性を実現するためのシステム及び方法を提供する。これらの実施形態は、例えば、プロセス、装置、システム、デバイス、又はコンピュータ読み取り可能媒体上の方法などの、数々の形態で実現できることがわかる。以下で、幾つかの実施形態が説明される。

高密度ファンアウト（ＨＤＦＯ）ウエハレベルパッケージング（ＷＬＰ）は、パッケージ性能の向上、フォームファクタの縮小、及び関連コストの削減を狙いとしためっき技術である。ＨＤＦＯ ＷＬＰは、かなり高価なシリコン貫通ビア（ＴＳＶ）技術に代わるものとみられている。ＨＤＦＯは、ファイン（狭細）ピッチ再配線層（ＲＤＬ）及びスタック（積層）ＲＤＬなど、電気めっきが対象とする幾つかの用途を提起している。

ファンアウト（ＦＯ）技術は、セミアディティブプロセス（ＳＡＰ）を伴い、このプロセスでは、ＲＤＬ配線が形成され、パターン化された区域内へ銅がめっきされ、フォトレジストが剥離され、バリア・シード層がエッチングされて基板から除去される。更に、ＦＯ技術は、１枚の銅ＲＤＬ層を電着させることを含み、この層は、線幅に１０ミクロンから１００ミクロンまでのばらつきがあり、２本の隣接する線間の間隔に１０ミクロンから１００ミクロンまでのばらつきがある。これに対し、ＨＤＦＯ技術は、更にファインピッチのＲＤＬ内に銅を電着させることを含む。例えば、ＨＤＦＯ技術では、ＲＤＬの線幅が２ミクロンであり、２本の隣接するＲＤＬ線間の間隔が２ミクロンである。別の例として、ＨＤＦＯ技術では、ＲＤＬの線幅が２ミクロンから１０ミクロンの範囲にわたり、２本の隣接するＲＤＬ線間の間隔が２ミクロンから１０ミクロンの範囲にわたる。

スタックＲＤＬプロセスでは、各ＲＤＬ層の形成中に、ウエハ表面上に著しいトポグラフィ（表面形状）が形成される。このトポグラフィのばらつきは、リソグラフィの焦点深度を制限し、ひいては、ウエハ表面の場所ごとの配線サイズのばらつき、及び更に狭細な配線スケーリングの解像度の問題を招く。本書で説明されるのは、（１）銅又はインバール（ＦｅＮｉ₃₆）又はコバルトなどの導電性材料の過成長がビアの上にわたって形成されるように、ビアを超過充填しつつＲＤＬを共形的にめっきし、次いで、（２）平坦なビア−ＲＤＬ表面が形成されるように、導電性材料を電気研磨又は電気エッチングする、２段階のプロセスによって、トポグラフィのばらつきの問題を克服するための方法である。

一部の実施形態では、ＲＤＬ層における均一性を実現するためのシステム及び方法は、ビアの上にわたって過成長が形成されるように、例えばバンプ（突起状の接続電極）などのＲＤＬ構造でビアを超過充填することを含む。更に、上記のシステム及び方法は、ＲＤＬ層のＲＤＬ構造及び／又はＲＤＬ層のその他のＲＤＬ領域を平坦化し、導電性材料の電気めっきによって引き起こされるあらゆるトポグラフィ上のばらつきを最小限に抑えるために、電気めっき又は電気エッチングのプロセスを実施することを含む。様々な実施形態において、ＲＤＬ構造及び／又はその他のＲＤＬ領域のための、超過充填及び電気めっき又は電気エッチングのプロセスは、ウエハの移送を最小限に抑えてツールのスループットを最大にするために、同じめっき浴の中で順次実施される。一部の実施形態では、ＲＤＬ構造及び／又はその他のＲＤＬ領域のための、超過充填及び電気めっき又は電気エッチングのプロセスは、ウエハのプロセスフローを単純にしてウエハの歩留まりを最大にするために、異なるめっきセル又は異なるめっき浴の中で、ただし、同じめっきツールプラットフォームの中で、順次実施される。

様々な実施形態において、ビアと境界を接するときの再配線層のトポグラフィ均一性を向上させるために基板を処理するための方法が説明される。方法は、基板の上にわたるフォトレジスト層をパターン化することを含む。パターン化は、導電線のための領域と、該導電配線のための領域の下方に配置されるビアとを画定する。導電線は、再配線層のレベルにある。方法は、更に、パターン化フォトレジスト層の間に導電性材料を、該導電性材料がビア及び導電線のための領域を充填するように堆積させることを含む。堆積は、更に、導電線の導電性材料の過成長を引き起こして導電性材料のバンプをビアの真上に形成するように制御される。導電線及びバンプの導電性材料は、パターン化フォトレジスト層の上面よりも下方の充填レベルに維持される。方法は、また、基板の上にわたって存在するパターン化フォトレジスト層を維持したままで、導電線の上面を平坦化することを含む。平坦化は、導電線及びバンプの上にわたる水平せん断力を及ぼす液状化学物質によって促される。平坦化は、バンプを平らにするために実施される。方法は、平坦化の実施後にフォトレジストを剥離することを含む。

一部の実施形態では、再配線層の均一性を実現するための方法が説明される。方法は、基板上に位置するパッドの上に有機誘電体層を堆積させること、誘電体層の複数の中間部分を形成するために、誘電体層内に複数のビアを形成すること、及び誘電体層の上に膜を形成するために、誘電体層の上にバリア・シード層を堆積させることを含む。膜は、ビア内に及び中間部分の上に形成される。方法は、更に、ビアを充填するために、及び誘電体層の中間部分の上にわたって層を形成するために、シード層の膜の上にフォトレジストを堆積させることを含む。方法は、フォトレジストを部分的に除去し、ビア内に堆積されている膜の部分及び誘電体層の中間部分の区域上に堆積されている膜の追加の部分を露出させることによって、フォトレジストの断続区域をパターン化することを含む。方法は、膜の、ビア内に堆積されている部分の上に及び追加の部分の上に、再配線層の高さがフォトレジストの層の高さ未満であるように再配線層を堆積させることを含む。再配線層の高さ及びフォトレジストの層の高さは、基板から測定される。再配線層を堆積させる操作は、ビアを過充填するために実施される。過充填は、再配線層のバンプを形成するために実施される。バンプは、フォトレジストの断続区域の間に形成される。方法は、均一性を実現するために、フォトレジストの断続区域の間のバンプを除去することを含む。

本書で説明される、ＲＤＬ層における均一性を実現するためのシステム及び方法の利点は、例えば、パターン化フォトレジスト層の２つの隣接区域の間に存在するＲＤＬ層の電気エッチング又は電気めっきを実施することによって、ＲＤＬ層における不均一性を低減する、ＲＤＬ層における不均一性を排除することである。パターン化フォトレジスト層の区域は、ＲＤＬ層の配置を定める。更に、めっきリアクタからの陰極液の、高くて均一な横断せん断流が、基板の表面にわたってＲＤＬ層の銅の均一な電着を実現することを促す。同様に、陰極液の均一なせん断流が、電着の又は電気エッチングプロセスの均一性及び全体的効率を向上させる。

本書で説明されるシステム及び方法の更なる利点には、ＲＤＬ層を作成するためにコバルト、又はインバール、又はそれらの組み合わせを使用することがある。コバルト及びインバールは、熱膨張性が低く、したがって、高温下で割れる可能性が低い。

本書で説明されるシステム及び方法の更なる利点には、ＲＤＬ層を作成するために銅、コバルト、及びインバールのうちの２つ以上の組み合わせを使用することがある。このような組み合わせは、高温下で割れる可能性が低い。

添付の図面に関連付けた以下の詳細な説明から、その他の態様が明らかになる。

実施形態は、添付の図面に関連付けた以下の説明を参照することによって、最もよく理解されるだろう。

基板の上にわたる再配線層（ＲＤＬ）の作成を例示するための方法の一実施形態の図である。

ＲＤＬ層の作成を例示している上記方法の続きの一実施形態の図である。

基板の上にわたるＲＤＬ層の作成を例示するための方法の一実施形態の図である。

バンプを含むＲＤＬ層を例示するための基板パッケージの一実施形態の図である。

底部ＲＤＬ層における不均一性によって形成された上部ＲＤＬ層における不均一性を例示するための基板パッケージの一実施形態の図である。

その上面上における不均一性が最少又はゼロであるＲＤＬ層を例示するための基板パッケージの一実施形態の図である。

基板の上にわたる複数のＲＤＬ層の堆積を例示するための基板パッケージの一実施形態の図である。

ＲＤＬ層の使用を例示するための集積回路スタックの一実施形態の図である。

基板の上にわたる誘電体層又はフォトレジスト層の堆積のためのスピナを含むシステムの一実施形態の図である。

誘電体層上又はフォトレジスト層上におけるパターンの形成を例示するためのウエハステッパの一実施形態の図である。

その上にパターンを付けられた誘電体層の部分又はフォトレジスト層の部分の剥離を例示するための没入型容器の一実施形態の図である。

物理蒸着（ＰＶＤ）プロセスを例示するためのシステムの一実施形態の図である。

フォトレジスト剥離操作、デスカム操作、又はバリア・シード層エッチング操作を実施するためのシステムの一実施形態の図である。

前処理操作を実施するためのシステムの一実施形態の図である。

前処理操作を実施するための別のシステムの一実施形態の図である。

電着操作を例示するためのシステムの一実施形態の図である。

電気研磨操作を例示するためのシステムの一実施形態の図である。

以下の実施形態は、再配線層における均一性を実現するためのシステム及び方法を説明している。実施形態は、これらの具体的詳細の一部又は全部を伴うことなく実施されてもよいことが明らかである。また、実施形態を不必要に不明瞭にしないために、周知のプロセス操作の詳細な説明は省略されている。

図１Ａは、基板１０２の上における再配線層（ＲＤＬ）１０４（図１Ｂ）の作成を例示するための方法１００の一実施形態の図である。基板１０２は、シリコン、又はシリコンとゲルマニウムとの合金等などの、薄い材料片である。方法１００は、パッド１２上に重なる誘電体材料の膜を形成するために、例えばポリイミド（ＰＩ）などの有機誘電体材料などの、誘電体材料の層１２４を、パッド１２２の上に堆積させる操作（工程）１５０を含む。操作１５０の一例は、スピンコートプロセスである。操作１５０は、図８を参照にして後述されるシステム８００を使用して実施される。パッド１２２は、銅、又はアルミニウム、又はタングステン、又はそれらの組み合わせなどの、金属で作成される。パッド１２２は、基板１０２の上に重ねられる。一部の実施形態では、パッド１２２は、システム８００を使用して基板１０２上に堆積される。パッド層１２２は、誘電体層１２４と基板１０２との間である。留意すべきは、一部の実施形態では、基板１０２と誘電体層１２４との間にパッド１２２がないことである。むしろ、誘電体層１２４は、基板１０２に隣接している。

パッド１２２の上に誘電体層１２４を堆積させた後、方法１００の操作１５２において、誘電体層１２４は、誘電体層１２４の中間部分１２４Ａ及び１２４Ｂなどの中間部分の間にビア１５４などの複数のビアを形成するために、パターン化される。操作１５２は、図９に例示されるウエハステッパ９００、及び図１０に例示される没入型容器１０００を使用して実施される。没入型容器１０００は、本書では、ウェットベンチと呼ばれることもある。誘電体層１２４の中間部分の間のビアは、パッド１２２の部分１５６などの部分を露出させるために形成される。

更に、パターン化の操作１５２の後に、例えば、チタンの層、又はタングステンの層、又はタンタルの層、又はチタン、タングステン、及びタンタルのうちの２つ以上を組み合わせた層等の、薄いバリア層の膜が、誘電体層１２４の上に堆積される。薄いバリア層の膜は、方法１００の操作１５８において、誘電体層１２４の中間部分１２４Ａ及び１２４Ｂを覆うために、並びにパッド１２２の、上でビア１５４がパターン化される部分１５６を覆うために、堆積される。操作１５８は、物理蒸着（ＰＶＤ）を使用して実施される。ＰＶＤプロセスは、システム１１００を使用して後述される。

更に、操作１５８では、バリア層の上に薄い銅シード層の膜を形成するために、バリア層の上に銅シード層が堆積される。例えば、操作１５８では、バリア層を堆積させた後に銅シード層を堆積させるために、ＰＶＤプロセスが再び繰り返される。銅シード層は、誘電体層１２４の中間部分１２４Ａ及び１２４Ｂを覆う部分のバリア層を覆うために、並びにパッド１２２の部分１５６の上に重ねられた部分のバリア層を覆うために、堆積される。銅シード層及びバリア・シード層は、本書では、バリア・シード層１２３として総称される。バリア・シード層１２３が、誘電体層１２４の中間部分１２４Ａ及び１２４Ｂの上に、並びにパッド１２２の部分１５６などの部分の上に堆積されるときに、ビア１０６などのビアが、誘電体層１２４の中間部分１２４Ａと１２４Ｂとの間に形成される。ビア１５４が、バリア・シード層１２３でコーティングされるときに、ビア１０６は、バリア・シード層１２３の一部分の上に形成される。バリア・シード層１２３のその部分は、ビア１０６内に被せられる。ビア１５４全体が、バリア・シード層１２３で充填されるのではなく、薄いバリア・シード層１２３の膜が、ビア１５４内に形成されてビア１０６を作り出す。

バリア・シード層１２３を堆積させる操作１５８が実施された後、方法１００の操作１６０において、バリア・シード層１２３の上にフォトレジスト層１０８が堆積される。フォトレジスト層１０８は、スピンコートプロセスを実施することによって堆積される。例えば、バリア・シード層１２３の上にフォトレジスト層１０８を重ねるために、システム８００が使用される。フォトレジスト層１０８は、ビア１０６を充填するために、並びに例えば誘電体層１２４の中間部分１２４Ａ及び１２４Ｂの上にわたってなどのようにバリア・シード層１２３の上に厚い層を形成するために、堆積される。フォトレジスト層１０８は、後ほど更に説明される部分１２８などの部分を含む。部分１２８は、中間部分１２４Ａの一部分、中間部分１２４Ｂの一部分、及びビア１０６の上にわたって広がる。

留意すべきは、本書において、基板１０２と、基板１０２の上のパッド１２２と、パッド１２２の上の誘電体層１２４との組み合わせが、基板パッケージ１０３と呼ばれることである。更に、本書では、基板１０２と、基板１０２の上のパッド１２２と、パッド１２２の上の誘電体層１２４の中間部分１２４Ａ及び１２４Ｂと、パッド１２２の上のビア１５４との組み合わせが、基板パッケージ１０５と呼ばれることもある。また、本書では、基板１０２とパッド１２２との組み合わせが、基板パッケージ１０７と呼ばれることもある。本書では、基板１０２と、パッド１２２と、中間部分１２４Ａ及び１２４Ｂと、バリア・シード層１２３との組み合わせが、基板パッケージ１０９と呼ばれることもある。

図１Ｂは、ＲＤＬ層１０４の作成を例示するための方法１００の一実施形態の図である。図１Ｂは、図１Ａで例示された方法１００の続きである。図１Ａの操作１６０を実施した後、方法１００の操作１６２が実施される。操作１６２において、フォトレジスト層１０８（図１Ａ）は、例えばフォトレジスト層１０８の隣接区域Ａ１及びＡ２が形成されてこれらの隣接区域の間に領域１１０などの複数の領域を形成するように、パターン化される。領域１１０は、区域Ａ１とＡ２との間の空間である。フォトレジスト層１０８のパターン化は、ウエハステッパ９００（図９）、及び没入型容器１０００（図１０）を使用して実施される。領域１１０は、２つの隣接区域Ａ１とＡ２との間でビア１０６の上に形成される。２つの隣接区域Ａ１とＡ２との間の距離は、ｄとして表される。距離ｄは、領域１１０の幅であり、ビア１０６の例えば直径等の最大幅ｗよりも大きい。ビア１０６の最大幅ｗは、ビア１０６のその他のあらゆる幅よりも大きい。領域１１０は、フォトレジスト層１０８の部分１２８（図１Ａ）などの部分を除去することによって形成される。部分１２８は、バリア・シード層１２３の部分１３２Ａ及び１３２Ｂを露出させるために除去される。部分１３２Ａは、誘電体層１２４の区間１３４Ａ上に堆積されており、部分１３２Ｂは、誘電体層１２４の区間１３４Ｂ上に堆積されている。更に、部分１２８は、バリア・シード層１２３の、ビア１０６の最大幅ｗの下方の更なる部分１３０を露出させるために除去される。

操作１６２を実施した後、方法１００のデスカム操作１６４が実施される。デスカム操作１６４は、ビア１０６のトレンチ内のあらゆる残留フォトレジストを除去するために、及びフォトレジスト区域Ａ１及びＡ１の湿潤性を向上させるために実施される。デスカム操作１６４は、フォトレジストの疎水性を下げる。デスカム操作１６４は、図１２で例示されるシステム１２００を使用して実施される。

操作１６４を実施した後、方法１００の前処理操作１６６が実施される。前処理操作１６６の一例が、参照によって本明細書に全体を組み込まれる米国特許第８，９６２，０８５号で説明されている。別の例として、前処理操作は、図１３Ａのシステム１３００又は図１３Ｂのシステム１３２０を使用して実施される事前湿潤操作である。

方法１００の操作１６８では、銅、又はコバルト、又はインバール、又はニッケル、又はニッケルとコバルトと鉄との合金、又は銅、コバルト、インバール、ニッケル、ニッケルとコバルトと鉄との合金のうちの２つ以上の組み合わせなどの、導電性材料１１２が、ビア１０６などのビア内に、及びフォトレジスト層１０８の２つの隣接区域Ａ１とＡ２との間の領域１１０などの領域内に堆積される。ニッケルとコバルトと鉄との合金の一例は、Ｆ１５（登録商標）であり、ホウケイ酸塩ガラスにα値が一致している。操作１６８は、前処理操作１６６の後に実施される。留意すべきは、一部の実施形態では、ＲＤＬ層１０４の電気的及び機械的性能を向上させるために、コバルトが、例えば銅シード層をエッチングするために使用されるエッチャントである銅シードエッチャント化学剤に対して耐性があり、銅と比べておおよそ２倍の高さのヤング係数を有することである。ヤング係数が高いほど、ＲＤＬ層１０４は強化される。更に、コバルトは、１７ｐｐｍ／℃（摂氏１度あたり百万分の幾ら）の熱膨張を有し、銅は、１３ｐｐｍ／℃の熱膨張を有する。したがって、ＲＤＬ層としてコバルトを有する高密度ファンアウト（ＨＤＦＯ）パッケージは、高温を含むＨＤＦＯパッケージの適用中に割れる可能性が、３０％のように低い。同様に、インバールは、１ｐｐｍ／℃未満の熱膨張を有する。

以下に提供される表は、銅及びコバルトの性質を提供している。

更に、以下に提供される表は、インバールの性質を提供している。

電着の操作１６８は、図１４Ａに例示されるシステム１４００を使用して実施される。一部の実施形態では、操作１６８は、参照によって本明細書に全体を組み込まれる米国特許第９，５２３，１５５号で説明される装置を使用して実施される。操作１６８では、バンプ１１４などの複数のバンプを形成するために、並びに平らな層ＬＬ１及び平らな層ＬＬ２などの複数の平らな層を形成するために、ビア１０６などのビアが、導電性材料１１２で過充填される。一例として、バンプ１１４の直径は、１８０マイクロメートルから２００マイクロメートルの範囲にわたる。例を示すと、バンプ１１４の直径は、２００マイクロメートルである。導電性材料１１２は、バリア・シード層１２３の部分１３２Ａ及び１３２Ｂの上に、並びにバリア・シード層１２３の部分１３０の上に堆積される。平らな層ＬＬ１及びＬＬ２は、それぞれ、レベル１１７にある。バンプ１１４は、ビア１０６の上側にわたって、例えば真上にわたって形成される。例えば、バンプ１１４の例えば直径や外周等の幅は、ビア１０６の最大幅ｗ未満である。別の例として、バンプ１１４は、ビア１０６と同心状である。尚も別の例として、バンプ１１４の幅は、ビア１０６の最大幅ｗ未満であり、尚且つバンプ１１４は、ビア１０６と同心状である。別の例として、バンプ１１４の幅は、ビア１０６の最大幅ｗ未満であり、尚且つバンプ１１４は、最大幅ｗから垂直に立ち上がる線によって画定される囲い内にある。一部の実施形態では、バンプ１１４の幅は、ビア１０６の最大幅ｗよりも大きい。また、ビア１０６、及び該ビア１０６の真上のＲＤＬ層１０４の一部分が充填されるレベルである充填レベル１１６は、フォトレジスト層１０８の上面のレベル１１８未満である。また、レベル１１７は、充填レベル１１６及びフォトレジスト層１０８の上面のレベル１１８よりも低い。平らな層ＬＬ１は、バンプ１１４と、フォトレジスト層１０８の隣接区域Ａ１との間に成長（発達）し、平らな層ＬＬ２は、バンプ１１４と、フォトレジスト層１０８の隣接区域Ａ２との間に成長する。一部の実施形態では、平らな層ＬＬ１の一部分が、ビア１０６の例えば真上などのように上にわたって形成され、平らな層ＬＬ１の一部分が、ビア１０６の例えば真上などのように上にわたって形成され、バンプ１１４も、ビア１０６の真上に形成される。留意すべきは、フォトレジスト層１０８の区域Ａ１及びＡ１の高さｈ２が、バンプ１１４の高さｈ１よりも大きいことである。高さｈ１及びｈ１は、基板１０２の底面から測定される。同様に、レベル１１６〜１１８も、基板１０２の底面から測定される。バンプ１１４は、フォトレジスト層１０８の隣接区域Ａ１とＡ２との間に作成される。

操作１６８が実施されると、方法１００の操作１７０において、例えばバンプ１１４などの、導電性材料１１２のバンプが電気研磨操作１７０で除去される。この操作は、本書では、電気エッチング操作と呼ばれることもある。電気研磨操作１７０は、図１４Ｂのシステム１４００を使用して実施される。しかしながら、陰極液として導電性材料１１２を使用する代わりに、電気研磨操作１７０では、リン酸又は硫酸などの酸が、バンプを研磨するために使用される。一部の実施形態では、導電性材料１１２が、バンプをエッチングするために使用される。導電性材料１１２のバンプは、ＲＤＬ層１０４の上面１２０を平坦化するために研磨される。上面１２０の平坦化は、例えば平らな層ＬＬ１とＬＬ２との間の平らな区域ＬＬ３などの、平らな区域を形成するために実施される。

様々な実施形態において、上面１２０の平坦化は、バンプ１１４と、フォトレジスト層１０８の区域Ａ１又はＡ２との間の区域のＲＤＬ層１０４における不均一性を排除又は低減するために実施される。これらの実施形態では、操作１６８後に、一部の不均一性が残留していてよい。

一部の実施形態では、隣接区域Ａ１とＡ２との間に平らな層が形成されるように、例えば平らな区域ＬＬ３などの平らな区域のレベルが、基板１０２の底面から測定された平らな層ＬＬ１及びＬＬ２の高さに一致する。例えば、平らな層ＬＬ１、ＬＬ２、及びＬＬ３は、それぞれ、レベル１１７にある。

操作１７０後、方法１００のフォトレジスト剥離の操作１７２が実施される。操作１７２は、図１２のシステム１２００を使用して実施される。一部の実施形態では、操作１７２は、参照によって本明細書に全体を組み込まれる米国特許第７，６０５，０６３号で説明される装置を使用して実施される。様々な実施形態において、フォトレジスト剥離の操作１７２を実施するために、浸漬タンクが使用される。隣接区域Ａ１及びＡ２を有するフォトレジスト層１０８は、区域Ａ１及びＡ２を除去するために、フォトレジスト溶剤の中に浸漬される。例えば隣接区域Ａ１及びＡ２などのフォトレジスト層１０８は、操作１７２中に除去又はエッチングされる。フォトレジスト層１０８の、隣接区域Ａ１及びＡ２などの隣接区域は、部分１３６Ａ及び１３６Ｂ、即ち、ＲＤＬ層１０４を取り巻くバリア・シード層１２３などの部分を露出させるために、除去される。

操作１７２を実施するに際して、方法１００の操作１７４が実施される。操作１７４は、図１２の装置１２００を使用して実施される。例を示すと、先ず、操作１７２において、銅シード層が、バリア層を露出させるためにエッチングされる。銅シード層は、例えば、酸、腐食性化学物質、銅エッチャント等のエッチャントを使用してエッチングされる。次いで、銅シード層の下のバリア層が、誘電体層１２４の部分１３８Ａ及び１３８Ｂなどの部分を露出させるためにエッチングされる。バリア層は、例えば酸、腐食性化学物質等のエッチャントを使用してエッチングされる。操作１７４では、バリア・シード層１２３の、例えば部分１３６Ａ及び１３６Ｂ等の部分が、誘電体層１２４の部分を露出させるためにエッチングされる。操作１７４が実施された後は、ビア１０６の上に、ＲＤＬ層１０４の導電線が残る。各導電線は、平らな上面を有する。例えば、ＲＤＬ層１０４の導電線は、水平面内にある平坦な上面を有する。例を示すと、電気研磨の操作１７０の実施後、ＲＤＬ層１０４の平坦な上面には不均一性がほとんどない。別の例示として、ＲＤＬ層１０４内における均一性の量は、電気研磨の操作１７０を実施した後は所定の閾値未満である。尚も別の例示として、残留物又は残余物が捕らえられてＲＤＬ層１０４の伝導性を低下させる例えばでこぼこや溝等の不均一な区域はない、又は最小限である。

一部の実施形態では、操作１７２及び１７４は、ともに、例えば図１２を参照にして後述される１つのプラズマチャンバ１２０２などの、同じチャンバの中で実施される。留意すべきは、誘電体層１２４の部分１３８Ａは、誘電体層１２４の部分１３４Ａに隣接し、誘電体層１２４の部分１３８Ｂは、誘電体層１２４の部分１３４Ｂに隣接することである。誘電体層１２４の部分１３４Ａは、ビア１０６に隣接し、誘電体層１２４の部分１３４Ｂは、ビア１０６に隣接する。誘電体層１２４の部分１３４Ｂは、誘電体層１２４の部分１３４Ａと比べてビア１０６の対辺に位置する。同様に、誘電体層１２４の部分１３８Ａは、誘電体層１２４の部分１３８Ｂと比べてビア１０６の隣接辺に位置する。

操作１７４の後に実施される操作１７６では、ＲＤＬ層１０４、並びに誘電体層１２４の部分１３８Ａ及び１３８Ｂに対してスピン・すすぎ・及び乾燥（ＳＲＤ）プロセスが実施される。ＳＲＤプロセスは、スピンリンスドライヤの中で起きる。ＳＲＤ操作中、基板１０２は、スピン操作を実施するために、サポート上で回転される。更に、すすぎ操作は、例えば１分、２分等の設定期間にわたって脱イオン水がＲＤＬ層１０４の並びに誘電体層１２４の部分１３８Ａ及び１３８Ｂの上に流れることを可能にすることによって実施される。脱イオン水は、次いで、ＳＲＤから吹き飛ばされる。乾燥操作中は、脱イオン水の水滴をＲＤＬ層１０４から、並びに誘電体層１２４の部分１３８Ａ及び１３８Ｂから蒸発させるために、ＳＲＤ内の空間が、ヒータを使用して加熱される。

留意すべきは、本書において、基板１０２と、パッド１２２と、パターン化された誘電体層１２４と、バリア・シード層１２３の部分１３０、１３２Ａ、及び１３２Ｂと、パターン化されたフォトレジスト層１０８との組み合わせが、基板パッケージ１３５と呼ばれることがあることである。更に、留意すべきは、本書において、基板１０２と、パッド１２２と、パターン化された誘電体層１２４と、パターン化されたフォトレジスト層１０８の区域Ａ１及びＡ２と、バンプを有するＲＤＬ層１０４との組み合わせが、基板パッケージ１４１と呼ばれることがあることである。また、留意すべきは、本書において、基板１０２と、パッド１２２と、パターン化された誘電体層１２４と、ビア１０６と、ＲＤＬ層１０４と、パターン化されたフォトレジスト層１０８との組み合わせが、基板パッケージ１３７と呼ばれることがあることである。更に、留意すべきは、本書において、基板パッケージ１０２と、パッド１２２と、パターン化された誘電体層１２４と、ビア１０６と、ＲＤＬ層１０４と、バリア・シード層１２３の部分１３６Ａ及び１３６Ｂとの組み合わせが、基板パッケージ１３９と呼ばれることがあることである。

一部の実施形態では、本書で説明される隣接区域は、本書において、近接領域と呼ばれることもある。

図２は、基板１０２の上にわたるＲＤＬ層１０４の作成を例示するための方法２００の一実施形態の図である。方法２００では、バリア・シード層１２３の上にフォトレジスト層１０８を堆積させる操作１６０が実施される。留意すべきは、図２に例示されるように、基板１０２とフォトレジスト層１０８との間に誘電体層１２４もパッド１２２も配置されないことである。更に、操作１６０後、方法２００では、フォトレジスト層１０８をパターン化する操作１６２、デスカム操作１６４、及び前処理操作１６６が実施される。フォトレジスト層１０８をパターン化する操作１６２は、隣接区域Ａ１、Ａ２、及び更なる隣接区域Ａ３、Ａ４、Ａ５を作成するために実施される。操作１６６が実施されたら、方法２００では、導電性材料１１２の電着の操作１６８が実施される。例えば、隣接区域Ａ３とＡ１との間にＲＤＬ層１０４の別のバンプ１１４が作成され、隣接区域Ａ２とＡ４との間にＲＤＬ層１０４の更に別のバンプ１１４が作成され、隣接区域Ａ４とＡ５との間にＲＤＬ層１０４の別のバンプ１１４が作成される。また、操作１６８が実施された後、各バンプ１１４を電気研磨する操作１７０が実施される。各バンプ１１４は、ＲＤＬ層１０４の上面１２０を形成してＲＤＬ層１０４のパターンＰ１、Ｐ２、Ｐ３、及びＰ４を形成するために電気研磨される。例えば、隣接区域Ａ３とＡ１との間に別の上面１２０が作成され、隣接区域Ａ２とＡ４との間に更に別の上面１２０が作成され、隣接区域Ａ４とＡ５との間に別の上面１２０が作成される。

操作１７０後、方法２００の操作１７２が実施される。操作１７２は、フォトレジスト層１０８の、例えば隣接区域Ａ１〜Ａ５などのパターンを剥離することを含む。フォトレジスト層１０８の隣接区域Ａ１〜Ａ５を剥離する操作１７２は、バリア・シード層１２３の部分１３６Ａ及び１３６Ｂが露出されるまで実施される。更に、操作１７２では、バリア・シード層１２３の部分１３６Ｃも露出される。留意すべきは、部分１３６Ａは、ＲＤＬ層１０４の２つの隣接パターンＰ１とＰ２との間であり、部分１３６Ｂは、ＲＤＬ層１０４の２つの隣接パターンＰ２とＰ３との間であり、部分１３６Ｃは、ＲＤＬ層１０４の２つの隣接パターンＰ３とＰ４との間であることである。

操作１７２が実施されたら、方法２００の操作１７４が実施される。操作１７４では、バリア・シード層１２３の部分１３６Ａ、１３６Ｂ、及び１３６Ｃなどの部分がエッチングされる。バリア・シード層１２３のこれらの部分がエッチングされるときは、基板１０２の部分１８２Ａ、１８２Ｂ、１８２Ｃ、及び１８２Ｄなどの部分が露出される。部分１８２Ｂは、ＲＤＬ層１０４の部分Ｐ１とＰ２との間であり、部分１８２Ｃは、ＲＤＬ層１０４の部分Ｐ２とＰ３との間であり、部分１８２Ｄは、ＲＤＬ層１０４の部分Ｐ３とＰ４との間である。

図３は、バンプ１１４などのバンプを含むＲＤＬ層１０４を例示するための基板パッケージ３００の一実施形態の図である。基板パッケージ３００は、その底層として基板１０２を含む。基板１０２の上には、パッド１２２が重ねられる。誘電体層１０８が、パッド１２２上に堆積され、誘電体層１０８の中間部分１２４Ａ及び１２４Ｂを形成するためにパターン化される。導電性材料１１２でビア１０６を過充填して、バンプ１１４を伴うＲＤＬ層１０６を形成するために、電着の操作が実施される。例えば、バンプ１１４の直径は、ビア１０６の最大幅ｗ未満であり、基板１０２の下面３０２から測定されるバンプ１１４の高さは、下面３０２からのビア１０６の高さよりも大きい。更に、基板１０２の下面３０２からの平らな層ＬＬ１の高さは、ビア１０６の高さよりも大きく、基板１０２の下面３０２からの平らな層ＬＬ２の高さは、ビア１０６の高さよりも大きい。

図４は、ＲＤＬ層１における不均一性によって形成されるＲＤＬ層２における不均一性を例示するための基板パッケージ４００の一実施形態の図である。基板パッケージ４００は、基板を含む。基板の上にわたってパッドがある。パッドの上は、誘電体層１である。誘電体層１の上にわたってＲＤＬ層１がある。ＲＤＬ層１内には、不均一性４０２がある。例えば、不均一性４０２は、互いに対して傾いた複数の表面４０４Ａ、４０４Ｂ、及び４０４Ｃを有する。例を示すと、表面４０４Ａと４０４Ｂとの間の角度が、０度よりも大きい又は０．１度よりも大きい。別の例示として、表面４０４Ｂと４０４Ｃとの間の角度が、０度よりも大きい又は０．１度よりも大きい。別の例として、不均一性４０２は、湾曲しており、真っ直ぐではない。比較して、一部の実施形態では、均一なＲＤＬ層が、湾曲しておらず、例えば平らであるなど真っ直ぐである。尚も別の例として、表面４０４Ａ、４０４Ｂ、及び４０４Ｃのレベルが、ＲＤＬ層１の上面４０３のレベルＬＶＬ１から逸脱している。

ＲＤＬ層１における不均一性の結果、ＲＤＬ層１の上にある誘電体層２が、不均一である。更に、誘電体層２の不均一性の結果、誘電体層２の上にわたる別のＲＤＬ層２が、不均一である。例えば、ＲＤＬ層２内には不均一性４０６がある。不均一性４０６は、湾曲している。別の例として、不均一性４０６は、ＲＤＬ層２のレベルＬＶＬ２から逸脱している。不均一性４０６は、ＲＤＬ層２の性能を低下させる。例えば、ＲＤＬ層２の伝導性が低下する。また、例えばＳＲＤプロセスなどの、本書で説明されるプロセスの残余物質が、不均一性４０６内に堆積されて、性能を低下させることがある。

図５は、その上面における不均一性が例えば所定の閾値等内である又はゼロであるなどのように最小限であるＲＤＬ層５０６を例示するための基板パッケージ５００の一実施形態の図である。基板パッケージ５００は、基板１０２と、該基板１０２の上にわたって堆積されたパッド１２２とを含む。一部の実施形態では、パッド１２２と基板１０２との間に、例えば誘電体層などの層がある。

パッケージ５００は、更に、パッド１２２の上に堆積された誘電体層１２４と、該誘電体層１２４の上にわたって堆積されたＲＤＬ層１０４とを含む。ＲＤＬ層１０４の上には、パッケージ５００の、別の誘電体層５０２が堆積される。例えば、ＲＤＬ層１０４の上に誘電体材料を堆積させる操作１５０（図１Ａ）が、誘電体層５０２を堆積させるために繰り返される。更に、誘電体層５０２は、誘電体層５０２内にビア５０４などのビアを形成するために、操作１５２を繰り返すことによってパターン化される。更に、操作１５８（図１Ａ）が、誘電体層５０２の上に薄いバリア・シード層の膜を堆積させるために繰り返される。また、図１Ａの操作１６０を繰り返すことによって、フォトレジスト層が、誘電体層５０２の上に堆積されたバリア・シード層上に堆積される。バリア・シード層上に堆積されたフォトレジスト層は、次いで、図１Ｂの操作１６２を繰り返すことによってパターン化される。パターンは、誘電体層５０２の上にわたって堆積されたフォトレジスト層の、隣接区域Ａ１及びＡ２（図１Ｂ）などの更なる隣接区域を形成するために形成される。更に、誘電体層５０２の上にわたって堆積されたフォトレジスト層の、更なる隣接区域間の距離は、ビア５０４の最大幅よりも大きい。

更に、図１Ｂの操作１６４及び１６６は、パターン化されたフォトレジスト層に対して実施されるために繰り返される。次いで、導電性材料１１２の、バンプ１１４（図１Ｂ）などのバンプを作成するために、並びにＲＤＬ層５０６の、平らな層ＬＬ１及びＬＬ２（図１Ｂ）などの平らな層を形成するために、誘電体層５０２上に堆積されたバリア・シード層に対し、及び誘電体層５０２の上にわたって堆積されたパターン化されたフォトレジスト層の更なる隣接区域間において、導電性材料１１２の電着の操作１６８（図１Ｂ）が実施される。バンプは、ビア５０４などのビアの真上に作成される。

その後、導電性材料１１２のバンプを除去して、更に、平らな層ＬＬ１、ＬＬ２、及びＬＬ３を有する上面１２０と同様な平らな表面をＲＤＬ層５０６に形成するために、電気研磨の操作１７０が実施される。例えば、操作１７０は、導電性材料１１２の、バンプ１１４（図１Ｂ）と同様なバンプを除去して、更に、２つの更なる隣接区域間に平坦な表面を形成するために、水平せん断力を及ぼす。水平せん断力は、ＲＤＬ層５０６の上面５０７に平行であり、バンプと、２つの更なる隣接区域との間に及ぼされる。ＲＤＬ層５０６のバンプが除去された後は、次いで、図１Ｂの操作１７２を使用してパターン化フォトレジストが剥離される。更に、ＲＤＬ層５０４を形成するために、図１Ｂの操作１７４を使用してバリア・シード層がエッチングされる。ＲＤＬ層５０４は、バリア・シード層の上にあり、誘電体層５０２の上にわたる。次いで、基板パッケージ５００に対し、ＳＲＤの操作１７６（図１Ｂ）が実施される。

留意すべきは、ＲＤＬ層１０４が、不均一性を全く有さない又は最小限しか有さないことである。ＲＤＬ層５０６も、したがって、不均一性を全く有さない又は最小限しか有さない。更に留意すべきは、本書において、基板１０２の上にわたるパッド１２２と、パッド１２４の上の誘電体層１２４と、誘電体層１２４の上にわたるＲＤＬ１０４と、ＲＤＬ１０４の上の誘電体層５０２との組み合わせが、基板パッケージ５０３と呼ばれることがあることである。

様々な実施形態において、ＲＤＬ層１０４は、銅で作成され、ＲＤＬ層５０６は、コバルト又はインバールで作成される。これは、パターン化された誘電体層５０２の上に堆積される銅シード層のエッチャントが、コバルト又はインバールで作成されたＲＤＬ層５０６の機械的完全性に対して影響が少ないからである。

図６は、複数のＲＤＬ層の堆積を例示するための基板パッケージ６００の一実施形態の図である。基板パッケージ６００は、基板パッケージ５００（図５）の層を含む。更に、ＲＤＬ層５０６上に、図１Ａの操作１５０を使用して基板パッケージ６００の誘電体層６０２が堆積される。更に、誘電体層６０２を堆積させた後、該誘電体層６０２は、操作１５２（図１Ａ）の実施によってパターン化される。誘電体層６０２がパターン化された後は、バリア・シード層が、操作１５８（図１Ａ）の実施によって、パターン化された誘電体層６０２の上に堆積される。その後、フォトレジスト層が、操作１６０（図１Ａ）の実施によって、パターン化された誘電体層６０２の上に堆積されたバリア・シード層上に堆積される。フォトレジスト層は、次いで、操作１６２（図１Ｂ）の実施によってパターン化され、その後、デスカム操作１６４（図１Ｂ）及び前処理操作１６６（図１Ｂ）が続く。次いで、導電性材料１１２の、バンプ１１４（図１Ｂ）などのバンプを作成するために、並びに導電性材料１１２の、平らな層ＬＬ１及びＬＬ２（図１Ｂ）などの平らな区域を形成するために、パターン化され、デスカム処理を施され、前処理されたフォトレジスト層の部分間に、導電性材料１１２が堆積される。例えば、パターン化され、デスカム処理を施され、前処理されたフォトレジスト層の２つの隣接区域間に、バンプ及び平らな区域が形成される。次いで、誘電体層６０２の上にわたってバリア・シード層の上に形成されたＲＤＬ層６０６に、上面１２０と同様な平らな表面を形成するために、バンプを電気研磨する操作１７０（図１Ｂ）が実施される。例えば、パターン化され、デスカム処理を施され、前処理されたフォトレジスト層の隣接区域間のバンプを除去するために、水平せん断力が及ぼされる。電気研磨操作１７０が実施されたら、パターン化され、デスカム処理を施され、前処理されたフォトレジスト層を剥離する操作１７２（図１Ｂ）が実施される。誘電体層６０２の上のバリア・シード層の部分は、操作１７４（図１Ｂ）の実施によってエッチングされる。次いで、基板パッケージ６００に対し、ＳＲＤの操作１７６（図１Ｂ）が実施される。

留意すべきは、ＲＤＬ層５０６が、不均一性を全く有さない又は最小限しか有さないことである。ＲＤＬ層６０６も、したがって、不均一性を全く有さない又は最小限しか有さない。更に留意すべきは、本書において、基板パッケージ５０３と、誘電体層５０２の上にわたるＲＤＬ５０６と、ＲＤＬ５０６の上の誘電体層６０２との組み合わせが、基板パッケージ６０３と呼ばれることがあることである。

一部の実施形態では、ＲＤＬ層５０６及び６０６が基板１０２の上にわたって形成されるのと同様なやり方で、例えば４枚、５枚、６枚等の任意の数のＲＤＬ層が基板１０２の上にわたって堆積される。

様々な実施形態において、ＲＤＬ層１０４は、コバルトで作成され、ＲＤＬ層５０６は、インバールで作成され、ＲＤＬ層６０６も、インバールで作成される。これは、コバルトの伝導性の高さが、ＲＤＬ層５０６における抵抗率を低くし、インバールの使用が、あらゆる熱膨張係数（ＣＴＥ）効果を最小限に抑えるからである。

一部の実施形態では、ＲＤＬ層１０４は、銅で作成され、ＲＤＬ層５０６は、インバールで作成され、ＲＤＬ層６０６も、インバールで作成される。これは、銅の伝導性の高さが、ＲＤＬ層１０４における抵抗率を低くし、インバールの使用が、あらゆる熱膨張係数（ＣＴＥ）効果を最小限に抑えるからである。

様々な実施形態において、ＲＤＬ層１０４は、例えば導電性材料１１２などの、上述された任意の導電性材料で作成され、ＲＤＬ層５０６は、例えば導電性材料１１２などの、上述された任意の導電性材料で作成され、ＲＤＬ層６０６は、例えば導電性材料１１２などの、上述された任意の導電性材料で作成される。例えば、ＲＤＬ層１０４は、ニッケルで作成され、ＲＤＬ層５０６は、インバールで作成され、ＲＤＬ層６０６は、ニッケルとコバルトと鉄との合金で作成される。別の例として、ＲＤＬ層１０４は、ニッケルとコバルトと鉄との合金で作成され、ＲＤＬ層５０６は、コバルトで作成され、ＲＤＬ層６０６は、インバールで作成される。

図７は、集積回路スタック７００の一実施形態の図である。集積回路スタック７００は、複数ダイのシステムを有する高密度ファンアウト（ＨＤＦＯ）パッケージである。一部の実施形態では、ＨＤＦＯパッケージの厚さは、０．８ミリメートルから０．１ミリメートルの範囲にわたる。例えば、ＨＤＦＯパッケージの高さは、０．９ミリメートルである。集積回路スタック７００は、シリコン貫通ビア（ＴＳＶ）集積回路スタックと比べて高さが低い、ＴＳＶ集積回路スタックと比べて熱的性能が向上している、ＴＳＶ集積回路スタックと比べて消費電力が低い、ＴＳＶ集積回路スタックと比べてメモリ帯域幅が高い、及びＴＳＶ集積回路スタックと比べてサプライチェーンが単純であるなどの利点を有する。

集積回路スタック７００は、メモリ回路パッケージなどの上部集積回路（ＩＣ）パッケージ７０２と、論理回路パッケージなどの底部ＩＣパッケージ７０４とを含む。一部の実施形態では、上部ＩＣパッケージ及び底部ＩＣパッケージの両方が、メモリ回路パッケージ又は論理回路パッケージである。

上部ＩＣパッケージ７０２は、別のシステム・オン・チップ（ＳｏＣ）７０６Ｂの上におかれるＳｏＣ７０６Ａを含む。一部の実施形態では、上部ＩＣパッケージ７０２は、１つのＳｏＣ、又は互いに積み重ねられる複数のＳｏＣを有する。底部ＩＣパッケージ７０４は、ＳｏＣ７０８を有する。一部の実施形態では、底部ＩＣパッケージ７０４は、互いに積み重ねられる複数のＳｏＣを有する。

底部ＩＣパッケージ７０４の基板パッケージ７１０は、ＵＢＭ７１２などの１つ以上のアンダー・バンプ・メタライゼーション（ＵＢＭ）及び例えばピラー（柱）７１４などの１本以上のピラーを通じてＳｏＣ７０８に結合される。ピラーは、本書において、マイクロバンプと呼ばれることもある。基板パッケージ５００（図５）は、基板パッケージ７１０の一例である。一部の実施形態では、基板パッケージ５００の代わりに、複数のＲＤＬを伴う基板パッケージ６００（図６）又は別の基板パッケージが集積回路スタック７００において使用される。

更に、ＳｏＣ７０８は、ＲＤＬ７１６、及びメガピラー（巨大な柱）７１８などの１本以上のメガピラーを通じて上部ＩＣパッケージ７０２に結合される。ＳｏＣ８０８の、例えばメモリ素子、メモリコントローラ、プロセッサ、論理回路等のコンポーネントが、ＲＤＬ７１６及び１本以上のメガピラーを通じて上部ＩＣパッケージ７０２の例えばメモリ素子、メモリコントローラ、プロセッサ、論理回路等の別のコンポーネントとやり取りする。

一部の実施形態では、１つ以上のＵＢＭは、銅、又はニッケル、又は金、又は例えばＣｕＮｉＡｕなどの、銅、ニッケル、及び金のうちの２つ以上の組み合わせで作成される。更に、様々な実施形態において、各ＵＢＭは、３ミクロンから５ミクロンの範囲にわたる例えば直径などの厚さを有する。例えば、ＵＢＭ７１２は、３ミクロンの厚さを有する。別の例として、ＵＢＭ７１２は、５ミクロンの厚さを有する。一部の実施形態では、各ＵＢＭは、１９０ミクロンから２４０ミクロンの範囲にわたる微小寸法を有する。例えば、各ＵＢＭは、１９０ミクロンのＣＤを有する。別の例として、各ＵＢＭは、２１０ミクロンのＣＤを有する。様々な実施形態において、８％から１２％の間の不均一性を有する。例えば、各ＵＢＭは、１０％の不均一性を有する。

様々な実施形態において、１本以上の例えばミクロバンプなどのピラーは、銅、又はニッケル、又は銀、又はスズ、又は例えばＣｕ（Ｎｉ）ＳｎＡｇなどの、銅、ニッケル、スズ、及び銀のうちの２つ以上の組み合わせで作成される。更に、一部の実施形態では、各ピラーは、２５ミクロンから４０ミクロンの範囲にわたる厚さを有する。例えば、ピラー７１４は、２５ミクロンの厚さを有する。別の例として、ピラー７１４は、４０ミクロンの厚さを有する。幾つかの実施形態では、各ピラーは、２５ミクロンから９０ミクロンの範囲わたるＣＤを有する。例えば、各ピラーは、２５ミクロンのＣＤを有する。別の例として、各ピラーは、９０ミクロンのＣＤを有する。尚も別の例として、一部のピラーが、２５ミクロンのＣＤを有し、残りのピラーが、９０ミクロンのＣＤを有する。一部の実施形態では、各ピラーは、８％から１２％の間の不均一性を有する。例えば、各ピラーは、１０％の不均一性を有する。

様々な実施形態において、ＲＤＬ７１６は、導電性材料１１２で作成される。更に、一部の実施形態では、ＲＤＬ７１６は、０．７５ミクロンから３ミクロンの範囲にわたる厚さを有する。例えば、ＲＤＬ７１６は、１ミクロンの厚さを有する。別の例として、ＲＤＬ７１６は、２ミクロンの厚さを有する。幾つかの実施形態では、ＲＤＬ７１６は、３ミクロンから５ミクロンの範囲にわたるＣＤを有する。例えば、ＲＤＬ７１６は、３ミクロンのＣＤを有する。別の例として、ＲＤＬ７１６は、５ミクロンのＣＤを有する。一部の実施形態では、例えば同じレベルにあるＲＤＬなどの２つの隣接するＲＤＬ間の距離が、０．７５ミクロンから３ミクロンの範囲にわたる。例えば、同じレベルにある２つの隣接するＲＤＬ間の距離、即ち間隔は、２ミクロンである。別の例として、同じレベルにある２つの隣接するＲＤＬ間の距離、即ち間隔は、１ミクロンである。様々な実施形態において、ＲＤＬ７１６は、４％から１２％の間の不均一性を有する。例えば、ＲＤＬ７１６は、４％の不均一性を有する。別の例として、ＲＤＬ７１６は、１０％の不均一性を有し、例えば、ＲＤＬ７１６の上面の１０％が不均一性を有する。

一部の実施形態では、１本以上のメガピラーは、導電性材料１１２で作成される。更に、一部の実施形態では、１本以上のメガピラーは、１５０ミクロンから２００ミクロンの範囲にわたる厚さを有する。例えば、メガピラー７１８は、１５０ミクロンの厚さを有する。別の例として、メガピラー７１８は、２００ミクロンの厚さを有する。幾つかの実施形態では、メガピラー７１８は、１００ミクロンから２００ミクロンの範囲にわたるＣＤを有する。例えば、メガピラー７１８は、１００ミクロンのＣＤを有する。別の例として、メガピラー７１８は、２００ミクロンのＣＤを有する。様々な実施形態において、メガピラー７１８は、５％から１０％の間の不均一性を有する。例えば、メガピラー７１８は、５％の不均一性を有する。

図８は、スピナ８０２を含むシステム８００の一実施形態の図である。システム８００は、スピナ８００と、ホストコンピュータ８０４と、モータ８０６と、真空ポンプ８０８と、液体貯蔵器８１０とを含む。基板１０２は、スピナ８０２内で例えば金属製のサポート、プラスチック製のサポート等のサポート８１６の上に置かれる。サポート８１６は、例えば１本以上のロッド、ロットとギアとの組み合わせ等の１つ以上の接続機構を通じてモータ８０６に接続される。

モータ８０６は、ホストコンピュータ８０４に結合され、ホストコンピュータ８０４は、真空ポンプ８０８及びバルブ８１２に結合される。ホストコンピュータ８０４は、バルブ８１２を開く又は閉じるように制御する。例えば、ホストコンピュータ８０４は、電流を生成するために、例えば導体などのバルブドライバに信号を送信し、これが、バルブ８１２を開かせる又は閉じさせるための電界を生成する。バルブの開きは、例えば操作１５０（図１Ａ）で堆積される誘電体材料、操作１６０（図１Ａ）で堆積されるフォトレジスト等の液体を、基板パッケージ８１５の基板１０２の上にわたる表面８１４上に堆積させるために通過させてスピナ８０２に至らせる。例えば、液体は、表面８１４の中心に又はその近くに堆積される。基板パッケージ８１５は、基板パッケージ１０７又は基板パッケージ１０９（図１Ａ）の一例である。表面８１４は、パッド１２２の上面（図１Ａ、操作１５０）又はバリア・シード層１２３の上面（図１Ａ、操作１６０）の一例である。

表面８１４上に液体を堆積させた後、ホストコンピュータ８０４は、モータ８０６を制御して、サポート８１６を回転させるように動作させる。例えば、ホストコンピュータ８０４は、電流信号を生成するために、例えば１つ以上のトランジスタなどのモータドライバに制御信号を送信する。電流信号は、モータ８０６のロータをモータのステータに対して回転させて、接続機構を通じてサポート８１６を回転させるために、モータ８０６のロータに送信される。サポート８１６の回転は、遠心力を通じて表面８１４上に液体を均等に広がらせて表面８１４上に液体が堆積されるようにするために、表面８１４を回転させる。

ホストコンピュータ８０４は、真空ポンプ８０８を制御して、スピナ８０２内のあらゆる余分な液体を除去するように動作させる。例えば、ホストコンピュータ８０４は、真空ポンプをオンにして、スピナ８０２内に部分真空を形成してスピナ８０２からあらゆる余分な液体を除去するために、例えば１つ以上のトランジスタ等の真空ドライバに信号を送信する。一部の実施形態では、真空ポンプ８０８は、スピナ８０２からあらゆる余分な残余物質を除去するために、液体貯蔵器８１０からスピナ８０２内へ液体が入ることが許される前にホストコンピュータ８０４によって動作される。

図９は、誘電体層上又はフォトレジスト上におけるパターンの形成を例示するためのウエハステッパ９００の一実施形態の図である。誘電体層の例として、誘電体層１２４（図１Ａ）、誘電体層５０２（図５）、及び誘電体層６０２（図６）が挙げられる。フォトレジスト層の例として、フォトレジスト層１０８（図１Ａ）が挙げられる。

ウエハステッパ９００は、例えば紫外線（ＵＶ）光源、Ｘ線光源等の光源９０２と、レンズ９０４と、フォトマスク９０６と、投影レンズ９０８とを含む。ＵＶ光源の一例として、水銀灯が挙げられる。例えばフォトレジスト層、誘電体層等の１枚以上の層が上にわたって堆積された基板１０２（図１Ａ）は、ウエハステッパ９００内で基板ホルダ９１０上に置かれる。

光源９０２は、レンズ９０４を通過する例えばＵＶ光、Ｘ線等の光を生成する。レンズ９０４は、例えば焦点を合わせるなどして光をフォトマスク９０６に向けて方向付ける。方向けられた光は、フォトマスク９０６の、方向付けられた光を通過させる区域を通り抜け、投影レンズ９０８上に入射する。投影レンズ９０８は、入射した光を、パターンが例えばインプリントされる、重ねられる等によって付けられる、例えば本書で説明された誘電体層や本書で説明されたフォトレジスト層などの層上の一部分に向けて方向付ける。層上に方向付けられた光は、基板１０２の上にわたって堆積された層上にパターンを重ならせる。基板ホルダ９１０は、パターン付けを繰り返すために、ｘ方向及びｙ方向に移動される。

図１０は、パターンを付けられた誘電体層又はフォトレジスト層の剥離を例示するための没入型容器１０００の一実施形態の図である。没入型容器１０００は、光を照射される区域の誘電体層又はフォトレジスト層を除去するために、例えば、現像液、窒素と組み合わされた脱イオン水、脱イオン水等の化学溶液で満たされる。もし、フォトレジスト層のフォトレジストがポジ型であるならば、光を照射された領域のフォトレジストが、浸漬されたときに現像液に対して可溶性になる。これに対し、もし、フォトレジスト層のフォトレジストがネガ型であるならば、光を照射されていない領域のフォトレジストが、浸漬されたときに現像液に対して可溶性になる。フォトリソグラフィの一例が、参照によって本明細書に全体を組み込まれる米国特許出願公開第２００８／０１７１２９２号で説明されている。

図１１は、ＰＶＤプロセスを例示するためのシステム１１００の一実施形態の図である。システム１１００は、高周波数発生器（ＲＦＧ）１１０２と、インピーダンス整合回路（ＩＭＣ）１１０４と、プラズマチャンバ１１０６と、１種類以上のプロセスガスを貯蔵するための容器１１０８と、ホストコンピュータ８０４と、別のＲＦＧ１１１２と、別のＩＭＣ１１１４と、真空ポンプ１１０６とを含む。

ＩＭＣは、例えば１つ以上のコンデンサ、又は１つ以上の抵抗器、又は１つ以上のインダクタ、又は１つ以上のコンデンサと１つ以上の抵抗器との組み合わせ、又は１つ以上のコンデンサと１つ以上のインダクタとの組み合わせ、又は１つ以上の抵抗器と１つ以上のインダクタとの組み合わせ、又は１つ以上のコンデンサと１つ以上の抵抗器と１つ以上のインダクタとの組み合わせなどの、複数の電気コンポーネントを含む。１つ以上の電気コンポーネントの一部は、直列方式又は並列方式で互いに結合される。

ホストコンピュータ８０４は、デスクトップコンピュータ、ラップトップコンピュータ、又はスマートフォンである。ホストコンピュータ８０４は、１つ以上のプロセッサと、該１つ以上のプロセッサに結合された１つ以上のメモリデバイスとを含む。本書で言うプロセッサは、特殊用途ＩＣ、又はプログラミング可能な論理デバイス、マイクロプロセッサ、又は中央演算処理装置（ＣＰＵ）である。更に、本書で言うメモリデバイスは、ランダムアクセスメモリ（ＲＡＭ）、又は読み出し専用メモリ（ＲＯＭ）、又はＲＡＭとＲＯＭとの組み合わせである。ホストコンピュータ８０４は、例えばシリアルデータ転送ケーブル、パラレルデータ転送ケーブル、ユニバーサルシリアルバス（ＵＳＢ）ケーブル等のケーブルを通じてＲＦＧ１１０２に結合される。同様に、ホストコンピュータ８０４は、例えばシリアルデータ転送ケーブル、パラレルデータ転送ケーブル、ＵＳＢケーブル等の別のケーブルを通じてＲＦＧ１１１２に結合される。

ＲＦＧ１１０２は、ＲＦケーブル１１２６を通じてＩＭＣ１１０４に結合され、ＩＭＣ１１０４は、ＲＦ伝送路１１２８を通じて上板１１２２に結合される。更に、ＲＦＧ１１１２は、ＲＦケーブル１１３０を通じてＩＭＣ１１１４に結合され、ＩＭＣ１１１４は、ＲＦ伝送路１１３２を通じてチャック１１２０に結合される。

プラズマチャンバ１１０６は、例えば基板パッケージ１１２４が上に置かれる静電チャック（ＥＳＣ）などのチャックと、上板１１２２と、例えば上板１１２２を取り巻く上側誘電体リング、上側誘電体リングを取り巻く上側電極延長部、チャック１１２０の下側電極を取り巻く下側誘電体リング、下側誘電体リングを取り巻く下側電極延長部、上側プラズマ排除ゾーン（ＰＥＺ）リング、下側ＰＥＺリング等のその他のパーツ（不図示）とを含む。基板パッケージ１１２４の例として、基板パッケージ１０５（図１Ａ）、又は基板パッケージ５０３（図５）、又は基板パッケージ６０３（図６）が挙げられる。上板１１２２は、チャック１１２０の上方で、チャック１１２０に相対して面するように位置付けられる。上板１１２２及びチャック１１２０は、それぞれ、例えばアルミニウム、アルミニウム合金、銅、銅とアルミニウムとの組み合わせ等の金属で作成される。容器１１０８に貯蔵されるプロセスガスの例として、スパッタリングガス、アルゴン等が挙げられる。

ホストコンピュータ８０４は、バルブ１１２４を開くために、上で例を挙げられたバルブドライバに信号を送信する。バルブ１１２４が開くと、プロセスガスが、容器１１０８からプラズマチャンバ１１０６の入り口を経てプラズマチャンバ１１０６内へ流れる。更に、ケーブルを通じてホストコンピュータ８０４から制御信号を受信すると、ＲＦＧ１１０２は、ＩＭＣ１１０４に供給されるＲＦ信号を生成する。ＲＦＧ１１０２からＲＦ信号を受信すると、ＩＭＣ１１０４は、変形ＲＦ信号を生成するために、ＩＭＣ１１０４の出力に結合された負荷のインピーダンスを、ＩＭＣ１１０４の入力に結合されたソースのインピーダンスと一致させる。ＩＭＣ１１０４に結合された負荷の例として、プラズマチャンバ１１０６及びＲＦ伝送路１１２８が挙げられる。ＩＭＣ１１０４に結合されたソースの例として、ＲＦＧ１１０２及びＲＦケーブル１１２６が挙げられる。変形ＲＦ信号は、ＩＭＣ１１０４からＲＦ伝送路１１２８を経て上板１１２２に送信される。

同様に、ケーブルを通じてホストコンピュータ８０４から制御信号を受信すると、ＲＦＧ１１１２は、ＩＭＣ１１１４に供給されるＲＦ信号を生成する。ＲＦＧ１１１２からＲＦ信号を受信すると、ＩＭＣ１１１４は、変形ＲＦ信号を生成するために、ＩＭＣ１１１４の出力に結合された負荷のインピーダンスを、ＩＭＣ１１１４の入力に結合されたソースのインピーダンスと一致させる。ＩＭＣ１１１４に結合された負荷の例として、プラズマチャンバ１１０６及びＲＦ伝送路１１３２が挙げられる。ＩＭＣ１１１４に結合されたソースの例として、ＲＦＧ１１１２及びＲＦケーブル１１３０が挙げられる。変形ＲＦ信号は、ＩＭＣ１１１４からＲＦ伝送路１１３２を経てチャック１１２０に送信される。

上板１１２２への変形ＲＦ信号の供給、チャック１１２０への変形ＲＦ信号の供給、及び入口を経たプラズマチャンバ１１０６へのプロセスガスの供給は、プラズマチャンバ１１０６内でプラズマを励起させるなどしてプラズマを発生させる。プラズマは、プロセスガスのイオンを含み、これらのイオンは、上板１１２２に取り付けられたターゲット物質の層と反応する。ターゲット物質の例として、本書で説明されたバリア層の材料及び本書で説明された銅シード層の材料の物質が挙げられる。例を示すと、ターゲット物質は、銅、又はチタン、又はタングステン、又はタンタル、又はチタン、タングステン、及びタンタルのうちの２つ以上の組み合わせである。

イオンがターゲット物質と相互作用するときに、ターゲット物質は、ターゲット物質の層からスパッタリングによって弾き出され、基板パッケージ１１２４の上に堆積される。例えば、バリア層又は銅シード層が、パターン化誘電体層の中間部分１２４Ａ及び１２４Ｂ（図１Ａ）の上に、並びにパッド１２２の部分１５６（図１Ａ）の上に形成される。真空ポンプ１１１６は、プラズマチャンバ１１０６内に部分真空を形成してプラズマチャンバ１１０６から残余物質を除去するために動作される。

一部の実施形態では、ターゲット物質をスパッタリングによって弾き出す代わりに、ＰＶＤプロセスは、熱蒸発を含む。熱蒸発は、ソース物質が蒸発されるように加熱される堆積技術である。蒸発されたソース物質は、基板パッケージ１１２４上に堆積される。

図１２は、フォトレジスト剥離の操作１７２、デスカム操作１６４、及びバリア・シード層エッチングの操作１７４（図１Ｂ）を実施するためのシステム１２００の一実施形態の図である。システム１２００は、ＲＦＧ１１０２と、ＩＭＣ１１０４と、ＲＦＧ１１１２と、ホストコンピュータ８０４と、プラズマチャンバ１２０２と、１種類以上のプロセスガスを貯蔵するための容器１２０４と、１種類以上のエッチャントを貯蔵するための別の容器１２０５とを含む。

プラズマチャンバ１２０２は、シャワーヘッド１２１０と、チャック１１２０とを含む。シャワーヘッド１２１０は、チャック１１２０に面している。シャワーヘッド１２１０は、容器１２０４に貯蔵された１種類以上のプロセスガスが、チャック１２１０上に置かれた基板パッケージ１２０８に供給されることを可能にするための、複数のホールを含む。シャワーヘッド１２１０は、また、上側電極板も含む。一部の実施形態では、シャワーヘッド１２１０の上側電極板は、アルミニウム、又はアルミニウム合金、又は銅、又は銅とアルミニウムとの組み合わせ等で作成される。

銅シード層をエッチングするために、例えば銅エッチャントや酸等のエッチャントが、容器１２０５からバルブ１２０７を経てシャワーヘッド１２１０に供給される。ホストコンピュータ８０４は、バルブ１２０７を開かせるために、上述されたバルブドライバを通じてバルブ１２０７を制御する。エッチャントは、銅シード層をエッチングによって除去するために、シャワーヘッド１２１０を経て基板パッケージ１２０８に供給される。同様に、バリア層をエッチングするために、例えば酸等のバリアエッチャントが、容器１２０５からバルブ１２０７を経てシャワーヘッド１２１０に供給される。バリアエッチャントは、基板パッケージ１２０８に供給されたときに、バリア層をエッチングによって除去する。

フォトレジスト剥離操作１７２（図１Ｂ）又はデスカム操作１６４の最中に、ホストコンピュータ８０４は、バルブ１２０６を開くために、上述されたバルブドライバに信号を送信する。バルブが開くと、容器１２０４に貯蔵された例えば二酸化炭素、酸素、エッチャントガス等の１種類以上のプロセスガスが、供給される。更に、変形ＲＦ信号が、ＲＦ伝送路１１３２を経てチャック１１２０に供給される。また、変形ＲＦ信号が、ＲＦ伝送路１１２８を経てシャワーヘッド１２１０の上側電極板に供給される。

変形ＲＦ信号がシャワーヘッド１２１０及びチャック１１２０に供給されると、プラズマチャンバ１２０２に供給された１種類以上のプロセスガスが、プラズマチャンバ１２０２内でプラズマを発生させるために励起される。プラズマは、基板パッケージ１２０８に対してフォトレジスト剥離操作１７２又はデスカム操作１６４を実施する。例を示すと、１種類以上のプロセスガスが二酸化炭素又はエッチャントガスを含むときは、フォトレジスト剥離操作１７２が実施される。別の例を示すと、１種類以上のプロセスガスが酸素又はエッチャントガスを含むときは、デスカム操作１６４が実施される。

留意すべきは、一部の実施形態では、システム１２００において、ＲＦＧ１１０２ではない他のＲＦＧ、ＲＦケーブル１１２６ではない他のＲＦケーブル、ＩＭＣ１１０４ではない他のＩＭＣ、ＲＦ伝送路１１２８ではない他のＲＦ伝送路、ＲＦＧ１１１２ではない他のＲＦＧ、ＲＦケーブル１１３０ではない他のＲＦケーブル、ＩＭＣ１１１４ではない他のＩＭＣ、ＲＦ伝送路１１３２ではない他のＲＦ伝送路が使用されることである。

更に留意すべきは、基板パッケージ１２０８が、基板パッケージ１２０８に対してデスカム操作１６４が実施されるときは基板パッケージ１３５（図１Ｂ）の一例であることである。更に、基板パッケージ１２０８は、基板パッケージ１２０８に対してフォトレジスト剥離操作１７２が実施されるときは基板パッケージ１３７（図１Ｂ）の一例である。また、基板パッケージ１２０８は、基板パッケージ１２０８に対してバリア・銅シードエッチング操作１７４が実施されるときは基板パッケージ１３９（図１Ｂ）の一例である。

一部の実施形態では、フォトレジスト剥離の操作１７２及びバリア・シード層エッチングの操作１７４は、例えばシステム１２００ではない他のプロセスツールなどの同じ１つのプロセスツールの中で実施されることが極めて多く、デスカム操作１６４は、システム１２００を使用して実施される。更に、フォトレジスト剥離の操作１７２を実施するためのプロセスツール内では、溶剤型のウェット化学剤が、枚葉式スプレーシステムによって施される。同様に、本書で説明される銅シード層をエッチングするために、例えば希釈ピラニア溶液等の銅エッチャントが、枚葉式スプレーシステムを通じて基板の上にわたって吐出される。

図１３Ａは、前処理操作１６６（図１Ｂ）を例示するためのシステム１３００の一実施形態の図である。システム１３００は、チャンバ１３０２と、モータ１３０４と、容器１３０６とを含む。モータ１３０４は、上述された１つ以上の接続機構を通じてウエハホルダ１３０８に結合される。ウエハホルダ１３０８は、基板パッケージ１３１２を保持する。基板パッケージ１３１２は、デスカム操作１６４が実施されて前処理操作１６６が実施されるところである基板パッケージ１３５（図１Ｂ）の一例である。

ホストコンピュータ８０４は、更にバルブ１３１０を開かせるために、上述されたバルブドライバに信号を送信する。バルブ１３１０が開かれると、容器１３０６からの、例えば水、水混和性溶媒、化学溶液、脱イオン水、脱イオン水と化学溶液との組み合わせ等の事前湿潤溶液が、チャンバ１３０２内へ流れる。更に、ホストコンピュータ８０４は、モータ１３０４を動作させるために、上述されたモータドライバに信号を送信する。モータ１３０４は、基板パッケージ１３１２がチャンバ１３０２の中の事前湿潤流体に浸漬されることを可能にするために、例えば回転する等してウエハホルダ１３０８の位置を下降させるように動作する。

基板パッケージ１３１２が事前湿潤を施されたら、モータ１３０４は、基板パッケージ１３１２を事前湿潤流体の中に浸漬した状態から取り出すために、ウエハホルダ１３１２を上昇させるように動作される。モータ１３０４は、更に、基板パッケージ１３１２の表面から事前湿潤流体を取り除くために、ウエハホルダ１３１２を回転させるように動作される。前処理操作１６６の前、最中、又は後に、真空ポンプ１１１６は、基板パッケージ１３１２の表面からの例えば事前湿潤流体などの望ましくないあらゆる残余物質をチャンバ１３０２から取り除くように動作される。

図１３Ｂは、前処理操作１６６（図１Ｂ）を例示するためのシステム１３２０の一実施形態の図である。システム１３２０は、チャンバ１３２２と、モータ１３０４と、容器１３０６とを含む。モータ１３０４は、上述された１つ以上の接続機構を通じてチャック１３２４に結合される。チャック１３２４は、基板パッケージ１３１２を保持する。例えば、チャック１３２４は、基板パッケージ１３１２を保持するために、基板パッケージ１３１２の外周の周りに例えば１２０度などの等角間隔で方向付けられたアームを有する。

ホストコンピュータ８０４は、バルブ１３１０を開くために、上述されたバルブドライバに信号を送信する。バルブ１３１０が開かれると、容器１３０６からの事前湿潤流体が、チャンバ１３２２内の基板パッケージ１３１２の上へ吐出される又は噴き付けられる。

更に、ホストコンピュータ８０４は、モータ１３０４を動作させるために、上述されたモータドライバに信号を送信する。モータ１３０４は、基板パッケージ１３１２がチャック１３２４によって保持されており事前湿潤流体が基板パッケージ１３１２に供給されている間に、基板パッケージ１３１２を例えば回転させるために、例えば回転する等して動作する。基板パッケージ１３１２は、基板パッケージ１３１２を滑りにくくする又は動きにくくするために保持されている。一部の実施形態では、事前湿潤流体が基板パッケージ１３１２に供給されている間、モータ１３０４は動作されない。

基板パッケージ１３１２が事前湿潤を施されたら、モータ１３０４は、基板パッケージ１３１２の表面から事前湿潤流体を取り除いてチャンバ１３２４の底で収集するために、チャック１３２４を回転させるように動作される。前処理操作１６６の前、最中、又は後に、真空ポンプ１１１６は、望ましくない残余物質をチャンバ１３２４から取り除くように動作される。

図１４Ａは、電着操作１６８（図１Ｂ）を例示するためのシステム１４００の一実施形態の図である。システム１４００は、ホストコンピュータ８０４と、回転可能スピンドル１４１８と、チャンバ１４２０と、陰極液を貯蔵するための容器１４２２と、ポンプ１４２４とを含む。陰極液の例として、例えば銅、又はコバルト、又は硫酸銅、又はインバール、又はコバルト、インバール、硫酸銅、及び銅のうちの２つ以上の組み合わせなどの、導電性材料１１２で作成された液体が挙げられる。一部の実施形態では、陰極液は、導電性材料で作成された液体を含み、更に、１つ以上の促進剤と、１つ以上の平坦化剤との組み合わせを含む。様々な実施形態において、陰極液は、導電性材料で作成された液体を含み、更に、１つ以上の促進剤と、１つ以上の抑制剤との組み合わせを含む。幾つかの実施形態では、陰極液は、導電性材料で作成された液体を含み、更に、１つ以上の促進剤と、１つ以上の抑制剤と、１つ以上の平坦化剤との組み合わせを含む。促進剤は、ビアを過充填して例えばバンプ１１４（図１Ｂ）などのバンプを形成するために、例えばビア１０６（図１Ａ）、ビア５０４（図５）、ビア６０４（図６）等のビア内への導電性材料１１２の充填を加速させる。抑制剤は、例えばビア１０６（図１Ａ）、ビア５０４（図５）、ビア６０４（図６）等のビアの部分内への導電性材料１１２の充填を例えば加速を抑える、減速させる等して抑制する。例を示すと、導電性材料１１２が、例えばビア１０６、又はビア５０４、又はビア６０４等のビアの底面に主に充填されるときは、抑制剤は、ビアの側面における導電性材料１１２の充填を抑制する。側面は、底面に隣接し、底面に対して例えば傾斜する、右上がりする、左上がりする等して角度がついている。平坦化剤は、例えば導電性材料１１２の平らな層ＬＬ１、平らな層ＬＬ２（図１Ｂ）等の平らな層を、例えばバリア・シード層１２３の部分１３２Ａ、バリア・シード層１２３の部分１３２Ｂ（図１Ｂ）等の別の層の上に形成するために、導電性材料１１２を平坦にする。一部の実施形態では、陰極液は、導電性材料で作成された液体を含み更に例えば促進剤と抑制剤と平坦化剤との組み合わせなどの添加剤を含むめっき化学剤である。

基板パッケージ１４０４が、チャンバ１４２０のウエハホルダ１４０６によって保持、位置決め、及び回転される。チャンバ１４２０は、めっきセル１４０８を含み、これは、例えば、銅電極等の対電極１４０９と陽極液とを伴う陽極チャンバを有する二重チャンバセルである。陽極チャンバと陰極チャンバは、例えば、電着に使用されサポート部材１４１２によってサポートされる例えばカチオン膜等の膜１４１０によって分離される。システム１４００は、更に、チャンネルイオン抵抗板（ＣＩＲＰ）１４１４を含む。分流器１４１６が、ＣＩＲＰ１４１４の上にあり、陰極液の横断せん断流の形成を助ける。陰極液は、容器１４２２からカチオン膜１４１０の上方のフローポート１４３３を経て導入される。フローポート１４３３から、陰極液は、ＣＩＲＰ１４１４を通り抜けて、例えばバリア・シード層１２３の部分１３２Ａ及び１３２Ｂ（図１Ｂ）の上、並びにバリア・シード層１２３の部分１３０（図１Ｂ）の上などの表面上への衝突フローを生じさせ、ビア１０５を過充填してバンプ１１４を形成する、並びに部分１３２Ａ及び１３２Ｂ上に導電性材料１１２を堆積させて平らな層ＬＬ１及びＬＬ２を形成する。更に、陰極液は、容器１４２２からポンプ１４２４を経て、チャンバ１４２０の側部１４０２に位置するフローポート１４３０内へ導入される。例えば、フローポート１４３０の入口は、陽極１４０８の下方に位置する。この例では、フローポート１４３０は、めっきセル１４０８の側壁１４３２内の通路である。この機能的結果は、陰極液の流れが、ＣＩＲＰ１４１４と基板パッケージ１４０４との間に形成されためっき領域内へ直接導入されて、図１４Ａにおいて矢印の方向１４０７によって示されるような基板パッケージ１４０４にわたる横断せん断流を強化することである。例えば、横断せん断流は、平らな層ＬＬ１及びＬＬ２の上面１２０に平行な方向１４０７である。横断せん断流は、平らな層ＬＬ１とＬＬ２との間にバンプ１１４を形成するために、隣接区域Ａ１とＡ２との間に供給される。

更に、導電性材料１１２と、促進剤、抑制剤、及び平坦化剤のうちの２つ以上の組み合わせとを有する陰極液が、チャンバ１４２０内の基板パッケージ１４０４上へ導入されると、ホストコンピュータ８０４は、システム１４００の直流（ＤＣ）電力源１４３４を制御して、対電極１４０９に及びウエハホルダ１４０６にＤＣ電力を供給する。陰極液のイオンが基板パッケージ１４０４上に電着することを可能にするために、ウエハホルダ１４０６は、ＤＣ電力によって正に帯電して陰極として機能し、対電極１４０９は、ＤＣ電力によって負に帯電して陽極として機能する。一部の実施形態では、電着操作１６８のために、ウエハホルダ１４０６及び基板パッケージ１４０４は、陰極として機能し、陽極がＣｕ→Ｃｕ²⁺から酸化される間にＣｕ²⁺→Ｃｕの還元を伴う。これらの実施形態では、陽極は、銅を含む。

図１４Ｂは、電気研磨操作１７０（図１Ｂ）を例示するためのシステム１４０１の一実施形態の図である。システム１４０１は、システム１４０１がチャンバ１４２１及び容器１４２３を含むことを除き、システム１４００（図１４Ａ）と構造及び構成要素が同様である。チャンバ１４２１は、チャンバ１４２１が対電極１４１１を含むことを除き、チャンバ１４２０（図１４Ａ）と構造及び構成要素が同様である。例えばリン酸、塩酸、硫酸等などの酸が、容器１４２３の内部に貯蔵され、陰極液の代わりに使用されてチャンバ１４２１内の基板パッケージ１４０４上へ導入されると、ホストコンピュータ８０４は、システム１４０１のＤＣ電力源１４３４を制御して、対電極１４１１に及びウエハホルダ１４０６にＤＣ電力を供給する。基板パッケージ１４０４のバンプ１１４などのバンプの電気研磨を可能にするために、ウエハホルダ１４０６は、ＤＣ電力によって負に帯電して陽極として機能し、対電極１４１１は、ＤＣ電力によって正に帯電して陰極として機能する。陽極反応は、Ｃｕ→Ｃｕ²⁺であり、陰極反応は、２Ｈ⁺→Ｈ₂である。陰極は、例えばチタン、又はプラチナ、又はイリジウム、又はこれらのうちの２つ以上の組み合わせなどの、不活性材料で作成される。

分流器１４１６が、ＣＩＲＰ１４１４の上にあり、酸の横断せん断流の形成を助ける。酸は、容器１４２２から膜１４１０の上方のフローポート１４３３を経て導入される。フローポート１４３３から、酸は、ＣＩＲＰ１４１４を通り抜けて、基板パッケージ１４０４の例えばバンプ１１４の上などの表面上への衝突フローを生じさせ、バンプ１１４を除去してＲＤＬ層１０４の上面１２０（図１Ｂ）を形成する。更に、酸は、容器１４２３からポンプ１４２４を経てフローポート１４３０内へ導入される。この機能的結果は、酸の流れが、ＣＩＲＰ１４１４と基板パッケージ１４０４との間に形成された領域内へ直接導入されて、図１４Ｂにおいて矢印の方向１４０７によって示されるような基板パッケージ１４０４にわたる横断せん断流を強化することである。横断せん断流は、平らな層ＬＬ１とＬＬ２との間のバンプ１１４を除去して平らな層ＬＬ３を更に形成するために、隣接区域Ａ１とＡ２との間のバンプ１１４に向けて供給される。

留意すべきは、基板パッケージ１４０４が、基板パッケージ１４０４に対して電着操作１６８（図１Ｂ）が実施されるときは基板パッケージ１３５の一例であることである。更に、留意すべきは、基板パッケージ１４０４が、基板パッケージ１４０４に対して電気研磨操作１７０（図１Ｂ）が実施されるときは基板パッケージ１４１（図１Ｂ）の一例であることである。

本書で説明される実施形態は、手持ち式ハードウェアユニット、マイクロプロセッサシステム、マイクロプロセッサベースの若しくはプログラム可能な家庭用電子機器、ミニコンピュータ、メインフレームコンピュータなどの、様々なコンピュータシステム構成で実施されてよい。実施形態は、また、コンピュータネットワークを通じてリンクされた遠隔処理ハードウェアユニットによってタスクが実施される分散コンピューティング環境内でも実施できる。

一部の実施形態では、コントローラは、システムの一部であってよく、該システムは、上述された例の一部であってよい。このようなシステムは、１つ若しくは複数の処理ツール、１つ若しくは複数のチャンバ、処理のための１つ若しくは複数のプラットフォーム、及び／又は特定の処理コンポーネント（ウエハ台座、ガスフローシステム等）を含む。これらのシステムは、半導体ウエハ又は基板の処理の前、最中、及び後にそれらの動作を制御するための電子機器と一体化される。電子機器は、「コントローラ」と称され、これは、１つ又は複数のシステムの様々なコンポーネント又は副部品を制御してよい。コントローラは、処理要件及び／又はシステムタイプに応じ、プロセスガスの配送、温度の設定（例えば、加熱及び／又は冷却）、圧力の設定、真空の設定、電力の設定、ＲＦ発生器の設定、ＲＦ整合回路の設定、周波数の設定、流量の設定、流体配送の設定、位置及び動作の設定、ツールへの、及びシステムに接続された若しくはインターフェース接続されたその他の移送ツール及び／若しくはロードロックに対してウエハを出入りさせるウエハ移送などの、本書で開示されるプロセスの任意を制御するようにプログラムされる。

概して、多岐にわたる実施形態において、コントローラは、命令を受信する、命令を発行する、動作を制御する、洗浄動作を可能にする、終点測定を可能にするなどを行う様々な集積回路、ロジック、メモリ、及び／又はソフトウェアを有する電子機器として定義される。集積回路は、プログラム命令を格納するファームウェアの形態をとるチップ、デジタル信号プロセッサ（ＤＳＰ）、ＡＳＩＣとして定められたチップ、及び／又はプログラム命令（例えば、ソフトウェア）を実行する１つ以上のマイクロプロセッサ若しくはマイクロコントローラを含む。プログラム命令は、様々な個別設定（又はプログラムファイル）の形でコントローラに伝えられて、半導体ウエハに対して若しくは半導体ウエハのために又はシステムに対して特定のプロセスを実行に移すための動作パラメータを定義する命令である。動作パラメータは、一部の実施形態では、１枚以上の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、及び／又はウエハダイの作成における１つ以上の処理操作を実現するためにプロセスエンジニアによって定義されるレシピの一部である。

コントローラは、一部の実施形態では、システムと一体化された、システムに結合された、それ以外の形でシステムにネットワーク接続された、若しくはこれらの組み合わせである、コンピュータの一部である、又はそのようなコンピュータに結合される。例えば、コントローラは、「クラウド」の中、即ちファブホストコンピュータシステムの全体若しくは一部の中にあり、これは、ウエハ処理の遠隔アクセスを可能にする。コンピュータは、作成動作の現進行状況を監視するために、又は過去の作成動作の履歴を調査するために、又は複数の作成動作から傾向若しくは性能基準を調査するために、又は現処理のパラメータを変更するために、又は処理操作を設定して現処理を追跡するために、又は新しいプロセスを開始させるために、システムへの遠隔アクセスを可能にする。

一部の実施形態では、遠隔コンピュータ（例えば、サーバ）が、ローカルネットワーク又はインターネットを含むネットワークを通じてシステムにプロセスレシピを提供する。遠隔コンピュータは、パラメータ及び／若しくは設定の入力又はプログラミングを可能にするユーザインターフェースを含み、これらのパラメータ及び／又は設定は、次いで、遠隔コンピュータからシステムに伝えられる。一部の例では、コントローラは、１つ以上の動作中に実施される各処理操作のためのパラメータを指定するデータの形式で命令を受信する。理解すべきは、パラメータが、実施されるプロセスのタイプに、及びコントローラがインターフェース接続されるように又は制御するように構成されたツールのタイプに特有であることである。したがって、上述のように、コントローラは、ネットワークによって結ばれて本書で説明されるプロセス及び制御などの共通の目的に向かって作業する１つ以上の個別のコントローラを含むなどによって、分散される。このような目的のための分散コントローラの一例に、（プラットフォームレベルで又は遠隔コンピュータの一部としてなどで）遠隔設置されてチャンバにおけるプロセスを協同で制御する１つ以上の集積回路とやり取りするチャンバ上の１つ以上の集積回路がある。

代表的なシステムには、制限なく、プラズマエッチングチャンバ若しくはプラズマエッチングモジュール、堆積チャンバ若しくは堆積モジュール、スピンリンスチャンバ若しくはスピンリンスモジュール、金属めっきチャンバ若しくは金属めっきモジュール、洗浄チャンバ若しくは洗浄モジュール、ベベルエッジエッチングチャンバ若しくはベベルエッジエッチングモジュール、物理蒸着（ＰＶＤ）チャンバ若しくはＰＶＤモジュール、化学気相成長（ＣＶＤ）チャンバ若しくはＣＶＤモジュール、原子層堆積（ＡＬＤ）チャンバ若しくはＡＬＤモジュール、原子層エッチング（ＡＬＥ）チャンバ若しくはＡＬＥモジュール、イオン注入チャンバ若しくはイオン注入モジュール、追跡チャンバ若しくは追跡モジュール、並びに半導体ウエハの作成及び／若しくは製造に関係付けられた若しくは使用されるその他の半導体処理システムがある。

更に留意すべきは、一部の実施形態では、上述された動作が、例えば誘導結合プラズマ（ＩＣＰ）リアクタを含むプラズマチャンバ、トランス結合プラズマチャンバ、容量結合プラズマリアクタ、導体ツール、誘電体ツール、電子サイクロトロン共鳴（ＥＣＲ）リアクタを含むプラズマチャンバ等の、幾つかのタイプのプラズマチャンバに適用することである。例えば、１つ以上のＲＦ発生器が、ＩＣＰリアクタ内でインダクタに結合される。インダクタの形状の例として、ソレノイド、ドーム状コイル、平らな形状のコイル等が挙げられる。

上記のように、ツールによって実施される１つ以上のプロセス操作に応じ、コントローラは、その他のツール回路若しくはツールモジュール、その他のツールコンポーネント、クラスタツール、その他のツールインターフェース、隣接するツール、近隣のツール、工場の随所に設置されたツール、メインコンピュータ、別のコントローラ、又は半導体製造工場におけるツール場所及び／若しくは装填ポートに対してウエハが入った容器を出し入れする材料輸送に使用されるツールのうちの、１つ以上とやり取りする。

上記の実施形態を念頭に置くと、理解すべきは、一部の実施形態が、コンピュータシステムに格納されたデータを伴う様々なコンピュータ実行動作を利用するものがあることである。これらの動作は、物理量の物理的操作を必要とする動作である。本書で説明されて実施形態の一部を構成する動作は、有用な機械動作である。

一部の実施形態は、また、これらの動作を実施するためのハードウェアユニット又は装置にも関する。装置は、特殊用途コンピュータ用に特別に構成される。特殊用途コンピュータとして定められるときは、コンピュータは、その特殊用途のために動作可能でありつつ、特殊用途の一部ではないその他の処理、プログラム実行、又はルーチンも実施する。

一部の実施形態では、動作は、コンピュータメモリ若しくはキャッシュに格納された又はコンピュータネットワークを通じて得られた１つ以上のコンピュータプログラムによって選択的にアクティブにされた又は構成されたコンピュータによって処理されてよい。データがネットワークを通じて得られるときは、そのデータは、例えばコンピューティングリソースのクラウドなどの、ネットワーク上のその他のコンピュータによって処理されてよい。

１つ又は複数の実施形態が、非一時的なコンピュータ読み取り可能媒体上のコンピュータ読み取り可能コードとしても作成できる。非一時的なコンピュータ読み取り可能媒体は、コンピュータシステムによって後で読み出されるデータを格納する例えばメモリデバイス等の任意のデータストレージハードウェアユニットである。非一時的なコンピュータ読み取り可能媒体の例として、ハードドライブ、ネットワーク接続ストレージ（ＮＡＳ）、ＲＯＭ、ＲＡＭ、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、記録可能ＣＤ（ＣＤ−Ｒ）、書き換え可能ＣＤ（ＣＤ−ＲＷ）、磁気テープ、並びにその他の光及び非光データストレージハードウェアユニットが挙げられる。一部の実施形態では、非一時的なコンピュータ読み取り可能媒体は、コンピュータ読み取り可能コードが分散方式で格納及び実行されるようにネットワーク結合コンピュータシステムに分散された有形のコンピュータ読み取り可能媒体を含む。

上記の方法の動作は、特定の順番で提示されているが、様々な実施形態において、これらの動作は、その間にその他のハウスキーピング動作が実施されること、又は僅かに異なる時点で生じるように調整されること、又は処理動作が様々な時間間隔で発生する若しくは上述とは異なる順番で実施されることを許容するシステム内で分散されることが、理解されるべきである。

更に留意すべきは、一実施形態において、上述された任意の実施形態からの１つ又は複数の特徴が、本開示で説明された様々な実施形態で説明された範囲から逸脱することなくその他の任意の実施形態の１つ又は複数の特徴と組み合わされることである。

以上の実施形態は、理解を明瞭にする目的で幾らか詳細に説明されてきたが、添付の特許請求の範囲内で特定の変更及び修正が実施できることが明らかである。したがって、これらの実施形態は、例示的であって限定的ではないと見なされ、本明細書で与えられる詳細に限定されず、添付の特許請求の範囲及びそれらの均等物の範囲内で変更されえる。

Claims (20)

1. ビアの上方の再配線層のトポグラフィ均一性を向上させるために基板を処理するための方法であって、
   前記基板の上にわたるフォトレジスト層をパターン化し、前記パターン化は、導電線のための領域を画定し、前記導電線は、前記再配線層のレベルにあり、
   導電性材料が前記ビア及び前記導電線のための領域を充填するように前記導電性材料を堆積させ、前記堆積は、更に、前記ビアの真上に前記導電性材料のバンプを形成するために、前記導電線の導電性材料の過成長を引き起こすように制御され、
   前記基板の上にわたって存在する前記パターン化フォトレジスト層を維持したままで、前記導電線及び前記バンプを平坦化し、前記平坦化は、前記導電線及び前記バンプにわたる水平せん断力を及ぼす液状化学物質によって促され、
   前記平坦化の実施後に前記フォトレジストを剥離する、
   ことを備える方法。
2. 請求項１に記載の方法であって、更に、
   前記導電線の前記平坦化された上面の上に誘電体材料層を堆積させ、
   前記誘電体材料層内に追加のビアを形成するために、前記誘電体材料層をパターン化し、
   前記誘電体材料層の上に薄いバリア・シード層を形成するために、前記パターン化誘電体材料層の上にバリア・シード層を堆積させ、
   厚い層を形成するために、前記薄いバリア・シード層の上に、前記追加のビアを内包する追加のフォトレジスト層を堆積させ、
   前記追加のフォトレジスト層の、残りのフォトレジスト材料からなる２つの近接領域の間の距離が、前記追加のビアのそれぞれの最大幅よりも大きくなるように、前記追加のフォトレジスト層をパターン化する、
   ことを備える方法。
3. 請求項２に記載の方法であって、更に、
   残りのフォトレジスト層からなる前記２つの近接領域の間に追加の導電性材料を堆積させることを備え、
   前記追加の導電性材料の堆積は、
   前記追加のビアを充填し、
   前記追加のフォトレジスト層の前記２つの近接領域の間に追加のバンプを形成し、前記追加のバンプは、前記追加のビアのうちの１つの真上に形成され、
   前記追加のバンプと、前記残りのフォトレジスト材料からなる前記２つの近接領域のうちの１つとの間に、平らな層を成長させ、
   前記追加のバンプと、前記２つの近接領域のうちの別の１つとの間に、平らな層を成長させる、
   ことを含む、方法。
4. 請求項３に記載の方法であって、更に、
   前記２つの近接領域の間に前記追加の導電性材料からなる平らな層を形成するために、前記２つの近接領域の間に形成されている前記バンプを電気研磨することを備える方法。
5. 請求項４に記載の方法であって、
   前記電気研磨は、前記追加のバンプと、前記２つの近接領域のうちの１つとの間の層に平行な水平方向にせん断力を及ぼすことによって実施される、方法。
6. 請求項４に記載の方法であって、更に、
   前記バンプの前記電気研磨後に前記追加のフォトレジスト層を剥離することを備える方法。
7. 再配線層（ＲＤＬ）の均一性を実現するための方法であって、
   基板上に位置するパッドの上に誘電体層を堆積させ、
   前記誘電体層の複数の中間部分を形成するために、前記誘電体層内に複数のビアを形成し、
   前記誘電体層の上に膜を形成するために、前記誘電体層の上にバリア・シード層を堆積させ、前記膜は、前記ビア内に及び前記中間部分の上に形成され、
   前記誘電体層の前記中間部分にわたって層を形成するために、前記シード層の膜の上にフォトレジストを堆積させ、
   前記ビア内に堆積されている前記膜の部分及び前記誘電体層の前記中間部分の区域上に堆積されている前記膜の追加の部分を露出させるために前記フォトレジストを部分的に除去することによって、前記フォトレジストの断続区域をパターン化し、
   前記ビア内に堆積されている前記膜の前記部分の上に及び前記膜の前記追加の部分の上に、前記再配線層の高さが前記フォトレジストの前記層の高さ未満であるように前記再配線層を堆積させ、前記再配線層の高さ及び前記フォトレジストの前記層の高さは前記基板から測定され、前記再配線層の前記堆積は前記ビアを過充填するために実施され、前記過充填は前記再配線層のバンプを形成するために実施され、前記バンプは前記フォトレジストの前記断続区域の間に形成され、
   均一性を実現するために、前記フォトレジストの前記断続区域の間の前記バンプを除去する、
   ことを備える方法。
8. 請求項７に記載の方法であって、更に、
   前記バリア・シード層を部分的に露出させるために、前記フォトレジストを剥離することを備える方法。
9. 請求項８に記載の方法であって、更に、
   前記誘電体層の上の前記バリア層を部分的に露出させるために、前記シード層の前記部分をエッチングし、
   前記誘電体層を部分的に露出させるために、前記バリア層の前記部分をエッチングする、
   ことを備える方法。
10. 請求項７に記載の方法であって、
    前記再配線層は、銅で作成される、方法。
11. 請求項７に記載の方法であって、
    前記再配線層は、コバルト、又はインバール、又はニッケル、又はニッケルとコバルトと鉄との合金、又はこれらのうちの２つ以上の組み合わせで作成される、方法。
12. 請求項７に記載の方法であって、
    前記再配線層の堆積は、前記ビア内に堆積されている前記膜の前記部分及び前記膜の前記追加の部分の上における陰極液の横断流を促すことによって、チャンバの側部を通じて前記陰極液を堆積させることを含む、方法。
13. 請求項１２に記載の方法であって、
    前記陰極液は、前記ビアを過充填して前記バンプを作成するために促進剤を含む、方法。
14. 請求項１２に記載の方法であって、
    前記陰極液は、前記再配線層の水平な部分を作成するために平坦化剤を含み、前記平らな部分のうちの１つは、前記バンプのうちの１つと、前記フォトレジストの前記断続区域のうちの１つとの間である、方法。
15. 再配線層（ＲＤＬ）の均一性を実現するための方法であって、
    複数のビアを充填するために、及びパターン化された誘電体層の複数の中間部分の上に層を形成するために、バリア・シード層の膜の上にフォトレジストを堆積させ、
    前記ビア内に堆積されている前記膜の部分及び前記パターン化誘電体層の前記中間部分の区域上に堆積されている前記膜の追加の部分を露出させるために前記フォトレジストを部分的に除去することによって、前記フォトレジストの断続区域をパターン化し、
    前記ビア内に堆積されている前記膜の前記部分の上に及び前記膜の前記追加の部分の上に、前記再配線層の高さが前記フォトレジストの前記層の高さ未満であるように前記再配線層を堆積させ、前記再配線層の高さ及び前記フォトレジストの前記層の高さは基板から測定され、前記再配線層の前記堆積は前記ビアを過充填するために実施され、前記過充填は前記再配線層のバンプを形成するために実施され、前記バンプは前記フォトレジストの前記断続区域の間に形成され、
    均一性を実現するために、前記フォトレジストの前記断続区域の間の前記バンプを除去する、
    ことを備える方法。
16. 請求項１５に記載の方法であって、
    前記再配線層は、銅で作成される、方法。
17. 請求項１５に記載の方法であって、
    前記再配線層は、コバルト、又はインバール、又はニッケル、又はニッケルとコバルトと鉄との合金、又はこれらのうちの２つ以上の組み合わせで作成される、方法。
18. 請求項１５に記載の方法であって、
    前記再配線層の前記堆積は、前記ビア内に堆積された前記膜の前記部分及び前記追加の部分の上における陰極液の横断流を促すことによって、チャンバの側部を通じて前記陰極液を堆積させることを含む、方法。
19. 請求項１８に記載の方法であって、
    前記陰極液は、前記ビアを過充填して前記バンプを作成するために促進剤を含む、方法。
20. 請求項１８に記載の方法であって、
    前記陰極液は、前記再配線層の平らな部分を作成するために平坦化剤を含み、前記平らな部分のうちの１つは、前記バンプのうちの１つと、前記フォトレジストの前記断続区域のうちの１つとの間である、方法。

Images