CN101958346A - 横向双扩散金属氧化物半导体场效应管及其制作方法 - Google Patents
横向双扩散金属氧化物半导体场效应管及其制作方法 Download PDFInfo
- Publication number
- CN101958346A CN101958346A CN2009100549554A CN200910054955A CN101958346A CN 101958346 A CN101958346 A CN 101958346A CN 2009100549554 A CN2009100549554 A CN 2009100549554A CN 200910054955 A CN200910054955 A CN 200910054955A CN 101958346 A CN101958346 A CN 101958346A
- Authority
- CN
- China
- Prior art keywords
- field effect
- oxide semiconductor
- effect transistor
- deep trap
- semiconductor field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种横向双扩散金属氧化物半导体场效应管及其制作方法,所述横向双扩散金属氧化物半导体场效应管,包括:衬底,所述衬底上的深阱及所述深阱两侧的隔离层;位于所述深阱中的栅极结构;位于所述栅极结构一侧的深阱中的具有阶梯状载流子浓度分布的源区;位于所述栅极结构另一侧的深阱内的接触孔,以及与接触孔处于深阱内一端电连接的漏极;其中,所述漏极与所述源区具有深度差。本发明提供一种新型的LDMOS器件,使其在不增加器件横向距离的基础上,可实现对开态电阻和击穿电压的调整。
Description
技术领域
本发明涉及半导体器件,尤其是功率半导体器件中的横向双扩散金属氧化物半导体场效应管及其制作方法。
背景技术
功率场效应管主要包括垂直双扩散场效应管VDMOS(Vertical Double-Diffused MOSFET)和横向双扩散场效应管LDMOS(Lateral Double-Diffused MOSFET)两种类型。其中,相较于垂直双扩散场效应管VDMOS,横向双扩散场效应管LDMOS具有诸多优点,例如,后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻,以及恒定的输入阻抗和更简单的偏流电路。
开态电阻(Rdson)和击穿电压BV(Breakdown Voltage)是衡量LDMOS器件性能的两个重要参数。其中,开态电阻是指在器件工作时,从漏到源的电阻;而击穿电压是指器件被击穿前,其指定端的最高瞬间的极限电压值。较小的开态电阻以及较大的击穿电压都有利于使LDMOS具有较大的输出电流,从而具有较好的开关特性以及更强的驱动能力。
现有技术中,一种常规的LDMOS器件结构如图1所示,可包括:衬底100,衬底100上的深阱101以及两侧的隔离层102,漏极103,第一绝缘层108,第二绝缘层106,栅电极层107,以及包括重掺杂区104和轻掺杂区105的源极。在源区的工艺实现中,首先通过高浓度的砷(As)形成源极重掺杂区104,再进行硼(B)的低浓度注入并加以高温推进,使得所注入的硼(B)在栅电极层107边界下沿着横向扩散更远,形成源极轻掺杂区105,从而构成一个有浓度梯度的沟道,沟道长度由这两次横向扩散的距离之差决定。
此外,漏极103和源区之间具有漂移区,其横向距离为D。通过调整所述漂移区的横向距离D,可实现对LDMOS的开态电阻和击穿电压的调节。高的击穿电压要求长的漂移区,而低的开态电阻则要求短的漂移区,具体来说,当所述漂移区的横向距离D减小时,LDMOS的开态电阻随之减小,但是会降低LDMOS的击穿电压;而当所述漂移区的横向距离D增大时,LDMOS的击穿电压增大,使其更耐压,但是LDMOS的开态电阻也将随之增大。因此必须选择最佳的漂移区横向距离,以便在满足一定的源漏击穿电压的前提下,具有最小的开态电阻。
然而,由于器件的尺寸越来越小,LDMOS中漂移区的可调整范围也越来越小。为了在不影响器件尺寸的前提下,获得更小的开态电阻,并且,同时还能够对击穿电压进行调节,则需要提供一种新型的LDMOS器件以及相应的制作方法。
发明内容
本发明解决的问题是提供一种横向双扩散金属氧化物半导体场效应管及其制作方法,使所述LDMOS在不增加器件横向距离的基础上,可实现对开态电阻和击穿电压的调整。
为解决上述问题,本发明提供了一种横向双扩散金属氧化物半导体场效应管,包括:衬底,所述衬底上的深阱及所述深阱两侧的隔离层;位于所述深阱中的栅极结构;位于所述栅极结构一侧的深阱中的具有阶梯状载流子浓度分布的源区;位于所述栅极结构另一侧的深阱内的接触孔,以及与接触孔处于深阱内一端电连接的漏极;其中,所述漏极与所述源区具有深度差。
此外,本发明还提供了一种横向双扩散金属氧化物半导体场效应管的制作方法,提供具有隔离结构以及深阱的半导体衬底,其特征在于,还包括:在所述深阱中形成栅极结构;在所述栅极结构的一侧,以及与隔离结构之间形成阶梯状载流子分布的源区结构;在所述栅极结构另一侧的深阱中形成接触孔以及与所述接触孔在深阱内一端电连接的漏极,使所述漏极与所述源区具有深度差。
与现有技术相比,本发明具有以下优点:
所述横向双扩散金属氧化物半导体场效应管、或所述制作方法可提供一种横向双扩散金属氧化物半导体场效应管,通过调整其漏极和源极之间的深度,对其开态电阻和击穿电压进行调节,从而在不增大甚至减小器件横向尺寸的情况下,可具有较低的开态电阻或较高的击穿电压。
附图说明
图1是现有技术中常规横向双扩散金属氧化物半导体场效应管的结构示意图;
图2是本发明横向双扩散金属氧化物半导体场效应管实施方式的剖面结构示意图;
图3是本发明横向双扩散金属氧化物半导体场效应管另一种实施方式的剖面结构示意图;
图4是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式的流程示意图;
图5-图8是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式中在半导体衬底中形成隔离结构的剖面结构示意图;
图9是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式中形成深阱的剖面结构示意图;
图10-图12是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式中形成栅电极的剖面结构示意图;
图13-图14是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式中形成源区的剖面结构示意图;
图15-图19是本发明横向双扩散金属氧化物半导体场效应管制作方法实施方式中形成漏区的剖面结构示意图。
具体实施方式
下面结合附图和具体实施例,对本发明LDMOS以及LDMOS制作方法的实施方式作进一步说明。
在本发明一种具体实施例中,所提供的LDMOS剖面图参考图2,该LDMOS可包括:衬底200,衬底200上的深阱201及两侧的隔离层202;位于深阱201中的栅绝缘层206,以及被栅绝缘层206包围的栅电极207;位于栅电极207一侧的深阱中的第一掺杂区205,位于第一掺杂区中的第二掺杂区204,第一掺杂区205和第二掺杂区204与栅绝缘层206邻接;位于栅电极207另一侧深阱中的接触孔209,以及与接触孔209在深阱中的一端电相连的漏极203。
上述结构中,漏极203可位于深阱201中,或部分位于深阱201中,部分位于衬底200中;接触孔209中可填充导电物质,以起到电连接作用;第一掺杂区205与第二掺杂区204具有不同浓度的载流子分布,共同构成源区,且与漏区203之间存在深度差;并且,栅电极207位于深阱201内,与第一掺杂区205和第二掺杂区204邻接,当LDMOS处于工作状态时,栅电极207可有效地对导电粒子的漂移进行控制
其中,在具体实施例中,漏极203可为N型重掺杂区,例如可采用掺杂浓度在1016/cm3-1019/cm3范围内的砷注入而实现。可通过沉积钨或者回流焊接铝,从而实现在接触孔209中填充导电物质,接触孔209的深度为L1,其中,L1可为1000埃至8微米(μm);接触孔209的绝缘层208可为二氧化硅或氮化硅,其厚度可为100纳米。
在另一种实施方式中,参考图3,接触孔209和绝缘层208之间还可包括隔离层210,其中隔离层210可通过沉积氮化钛/钛而实现,隔离层210的厚度可为200埃至2000埃。例如,可采用氯化钛(TiCl4)与氨气(NH3)的混合物,基于0.2托(Torr)的压强与560摄氏度的温度,在绝缘层208表面沉积1000埃(A)厚度的氮化钛膜;还可采用氯化钛,基于0.2托的压强与560摄氏度的温度,在绝缘层208表面沉积300埃厚度的钛膜。
此外,在本发明LDMOS各实施方式中,第一掺杂区205和第二掺杂区204作为源区,与漏极203分别位于栅电极207的两侧。第一掺杂区205可为第一导电型掺杂区,第二掺杂区204可为第二导电型掺杂区,并且第二掺杂区204的掺杂浓度高于第一掺杂区205的掺杂浓度,从而形成有梯度的沟道浓度。例如,可采用硼离子(B+)对第一掺杂区205进行掺杂,使第一掺杂区205为掺杂浓度在1014/cm3-1015/cm3范围内的p型轻掺杂区;采用砷(As)对第二掺杂区204进行掺杂,使第二掺杂区204为掺杂浓度在1016/cm3-1019/cm3范围内的n型重掺杂区。
LDMOS正是利用不同导电类型粒子的扩散速度不同,通过在源区分别进行两次不同导电类型粒子的掺杂且掺杂浓度具有一定差异,产生一个有浓度梯度的沟道,从而使沟道长度为这两次掺杂的导电粒子扩散的距离之差。在现有技术中,参考图1,由于源区(重掺杂区104和轻掺杂区105)和漏极103在同一水平方向,或近似水平方向,导电粒子在深阱101表面的栅电极107的作用下,沿着水平方向即横向,进行移动,形成沟道,并且沟道长度为所掺杂的导电粒子扩散的横向距离之差D。而在本发明实施方式中,参考图2,由于深阱201的深度与第一掺杂区205或者第二掺杂区204的深度存在一定的差异,使得本发明LDMOS实施方式在工作过程中,导电粒子不仅在水平方向上进行扩散,同时还在竖直方向上进行移动,使得源区与漏区之间所形成的实际沟道与水平方向具有一定的夹角,而非现有技术中水平或近似水平方向,参考图2,所述实际沟道长度为D1。
在本发明LDMOS上述各实施方式中,在不改变源区(重掺杂区204和轻掺杂区205)和漏极203之间的水平间距的情况下,通过增大与漏极203相连的接触孔209的垂直距离L1,可增大实际沟道长度D1的值,从而获得较大的击穿电压;而缩小与漏极203相连的接触孔209的垂直距离L1,则可使实际沟道长度D1的值变小,进而获得较小的开态电阻。由于接触孔209与漏极203相连,也就是说,仅通过调节漏极203在器件中的深度,即可对LDMOS的开态电阻及击穿电压进行调整,并不受到LDMOS器件横向间距的限制,从而使本发明LDMOS可适应器件尺寸日益小型化的趋势。
参考图4,本发明实施方式还提供了一种LDMOS制作方法,包括:步骤S1,在半导体衬底上形成隔离结构;步骤S2,在所述半导体衬底上形成深阱;步骤S3,在所述深阱中形成栅极结构;步骤S4,在所述栅极结构的一侧,以及与隔离结构之间形成阶梯状源区结构;步骤S5,在所述栅极结构另一侧的深阱中形成接触孔以及与所述接触孔在深阱内一端电连接的漏极,使所述漏极与所述源区具有深度差。
下面结合图5至图19,对本发明LDMOS制作方法进行详细描述。
在步骤S1的一种实施方式中,可通过浅沟槽隔离(STI)等方法在半导体衬底300中形成隔离结构。具体来说,首先,参考图5,在半导体衬底300上通过刻蚀形成多个间隔的沟槽301;接着,参考图6,采用热氧化等方法,在半导体衬底300和沟槽301表面形成二氧化硅层302,接着,参考图7,通过化学气相沉积等方式,在二氧化硅层302上形成氮化硅层303,并且氮化硅层303注满沟槽301;然后,参考图8,采用化学机械研磨等方式形除去沟槽301之外的氮化硅层303以及每两个沟槽301之间的二氧化硅层302。
在步骤S2的一种实施方式中,参考图9,可在每两个沟槽301之间通过离子注入的方式,形成深阱310。例如,可通过在p型半导体衬底上注入砷,以形成n型深阱。
在步骤S3的一种实施方式中,首先,参考图10,在具有隔离结构的深阱310中刻蚀形成沟槽311;接着,参考图11,在所形成的沟槽311中,通过热氧化或化学气象沉积等方式,在沟槽311表面中形成栅绝缘层320,例如氧化硅;然后,参考图12,通过化学气相沉积等方式,在栅绝缘层320上形成多晶硅,使多晶硅注满沟槽311,并通过化学机械研磨等方式去处沟槽311外的氧化硅及多晶硅,形成栅电极330结构。
在步骤S4的一种实施方式中,首先,参考图13,在栅电极330和隔离结构之间的深阱310形成第一掺杂区340,例如,通过向栅电极330和隔离结构之间的深阱310进行p型离子注入,形成p型轻掺杂区340,其中,掺杂离子为硼,掺杂浓度为1014/cm3,注入能量为50KeV(1KeV=1.60217646×10-16焦耳);接着,参考图14,在第一掺杂区340中形成第二掺杂区350,例如,通过向第一掺杂区340进行高浓度n型离子注入,形成n型重掺杂区350,掺杂离子可为砷、锑、磷等,其中,砷离子的掺杂浓度可为1016/cm3,注入能量为10KEV。所形成的第一掺杂区340和第二掺杂区350共同构成源区。
上述步骤S1至步骤S4并不对相应部分的形成方法进行限制,或还可采用其它工艺、或其它反应物及其它浓度而实现,其中,步骤S1和步骤S2的顺序也可进行调换,本领域技术人员应能理解关于所述步骤S1至步骤S4的变换并不对本发明构思造成影响。
在步骤S5的一种实施方式中,首先,参考图15,在栅电极330与隔离结构之间、不含源区的一侧,可通过刻蚀形成孔361。
接着,参考图16,通过孔361,向深阱310内进行高浓度n型离子注入,形成漏极370,例如,掺杂离子为砷,掺杂浓度可为3×1015/cm3,注入能量为25KeV。
接着,参考图17,通过热氧化或化学气相沉积等方式,在孔361表面形成二氧化硅或氮化硅,构成绝缘层380。
接着,参考图18,在绝缘层380表面,形成隔离层390。例如,可通过氮化钛/钛沉积而实现;其中,可采用氯化钛与氨气的混合物,基于0.2托的压强与560摄氏度的温度,在绝缘层380表面沉积1000埃厚度的氮化钛膜;还可采用氯化钛,基于0.2托的压强与560摄氏度的温度,在绝缘层380表面沉积300埃厚度的钛膜。
接着,参考图19,在具有隔离层390的孔361中,沉积导电物质,例如可通过化学气相沉积的方式,采用氟化钨、硅烷与氢气的混合气体,在0.1托的压强和400摄氏度的温度下,在孔361中沉积厚度为5000埃的钨。然后,采用化学机械抛光等方式,去除孔361外的多余导电物质,如钨,其中,可采用悬浮三氧化二铝粒子的液态混合物作为研磨剂,且该溶液的pH值在5.0~6.5之间,保持酸性。
此外,在本发明LDMOS制作方法的其它实施方式中,形成漏极和形成源区、栅电极的顺序还可进行调换,例如,在半导体衬底上获得隔离结构及深阱后,可在所述深阱中形成接触孔以及与接触孔在深阱中的一端电连接的漏极;接着,在漏极与隔离结构之间形成栅电极;然后,在栅电极与隔离结构之间不含漏极的一侧,通过两次不同导电类型粒子的不同浓度的掺杂,形成源区。
相较于现有技术,上述本发明LDMOS制作方法的各实施方式所获得的LDMOS,可通过对其漏极380与源区的垂直距离的调整,实现对所述LDMOS的开态电阻和击穿电压的控制;具体来说,当器件尺寸进一步缩小时,可通过缩小该LDMOS漏极380与源区的垂直距离以获得更小的开态电阻,或通过增大该LDMOS漏极380与源区的垂直距离以获得更大的击穿电压,从而使对所述LDMOS的开态电阻和击穿电压的调节不受到器件具体尺寸的限制。
虽然本发明已通过较佳实施例说明如上,但这些较佳实施例并非用以限定本发明。本领域的技术人员,在不脱离本发明的精神和范围内,应有能力对该较佳实施例做出各种改正和补充,因此,本发明的保护范围以权利要求书的范围为准。
Claims (19)
1.一种横向双扩散金属氧化物半导体场效应管,包括:衬底,所述衬底上的深阱及所述深阱两侧的隔离层;位于所述深阱中的栅极结构;位于所述栅极结构一侧的深阱中的具有阶梯状载流子浓度分布的源区;位于所述栅极结构另一侧的深阱内的接触孔,以及与接触孔处于深阱内一端电连接的漏极;其中,所述漏极与所述源区具有深度差。
2.如权利要求1所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述接触孔的深度为1000埃至8微米。
3.如权利要求1所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述接触孔两侧包括绝缘层,所述绝缘层为二氧化硅或氮化硅。
4.如权利要求3所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述绝缘层厚度为100纳米。
5.如权利要求3所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述绝缘层表面还覆盖隔离层,所述隔离层为氮化钛或钛。
6.如权利要求5所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述隔离层的厚度为200埃至2000埃。
7.如权利要求1所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述漏极为N型重掺杂,掺杂离子为砷、或锑、或磷,掺杂离子浓度为1016/cm3-1019/cm3。
8.如权利要求1所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述源区包括位于所述深阱中的第一掺杂区,以及位于所述第一掺杂区中的第二掺杂区,其中,所述第一掺杂区与所述第二掺杂区具有不同浓度的载流子分布。
9.如权利要求8所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述第一掺杂区为p型轻掺杂区,掺杂浓度为1014/cm3_1015/cm3;所述第二掺杂区为n型重掺杂,掺杂浓度为1016/cm3_1019/cm3。
10.如权利要求1所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述接触孔中填充导电物质。
11.如权利要求10所述的横向双扩散金属氧化物半导体场效应管,其特征在于,所述导电物质为钨或铝。
12.一种横向双扩散金属氧化物半导体场效应管的制作方法,提供具有隔离结构以及深阱的半导体衬底,其特征在于,还包括:
在所述深阱中形成栅极结构;
在所述栅极结构的一侧,以及与隔离结构之间形成阶梯状载流子分布的源区结构;
在所述栅极结构另一侧的深阱中形成接触孔以及与所述接触孔在深阱内一端电连接的漏极,使所述漏极与所述源区具有深度差。
13.如权利要求12所述的制作方法,其特征在于,所述在所述栅极结构另一侧的深阱中形成接触孔以及与所述接触孔在深阱内一端电连接的漏极,包括:
在所述栅电极与所述隔离结构之间、不含所述源区的一侧,形成孔;
在所述孔下方的所述深阱内形成漏极;
在所述孔表面形成绝缘层;
在所述绝缘层表面形成隔离层;
在具有所述隔离层的孔中,沉积导电物质。
14.如权利要求13所述的制作方法,其特征在于,所述在孔下方的深阱内形成漏极包括,采用砷进行高浓度离子注入,掺杂离子浓度为3×1015/cm3,注入能量为25KeV。
15.如权利要求12所述的制作方法,其特征在于,所述在栅极结构的一侧以及与隔离结构之间形成阶梯状载流子分布的源区结构包括:
在所述栅电极和所述隔离结构之间的深阱中形成第一掺杂区;
在所述第一掺杂区中形成第二掺杂区;
其中,所述第一掺杂区与所述第二掺杂区具有不同浓度的载流子分布。
16.如权利要求13所述的制作方法,其特征在于,所述在绝缘层表面形成隔离层包括:采用氯化钛与氨气的混合物,基于0.2托的压强与560摄氏度的温度,在所述绝缘层表面沉积1000埃厚度的氮化钛膜。
17.如权利要求13所述的制作方法,其特征在于,所述在所述绝缘层表面形成隔离层包括:采用氯化钛,基于0.2托的压强与560摄氏度的温度,在所述绝缘层表面沉积300埃厚度的钛膜。
18.如权利要求13所述的制作方法,其特征在于,所述在具有隔离层的孔中沉积导电物质包括:采用氟化钨、硅烷与氢气的混合气体,在0.1托的压强和400摄氏度的温度下,在所述孔中沉积厚度为5000埃的钨。
19.如权利要求13所述的制作方法,其特征在于,所述在具有隔离层的孔中沉积导电物质包括:采用回流焊接工艺在所述孔中沉积铝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100549554A CN101958346B (zh) | 2009-07-16 | 2009-07-16 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100549554A CN101958346B (zh) | 2009-07-16 | 2009-07-16 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958346A true CN101958346A (zh) | 2011-01-26 |
CN101958346B CN101958346B (zh) | 2012-07-11 |
Family
ID=43485580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100549554A Expired - Fee Related CN101958346B (zh) | 2009-07-16 | 2009-07-16 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958346B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103499782A (zh) * | 2013-08-21 | 2014-01-08 | 深圳市晶导电子有限公司 | 垂直双扩散金属氧化物半导体场效应晶体管的测试方法 |
WO2015021927A1 (zh) * | 2013-08-13 | 2015-02-19 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应晶体管 |
CN108242467A (zh) * | 2016-12-27 | 2018-07-03 | 无锡华润上华科技有限公司 | Ldmos器件及其制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202810A (ja) * | 2005-01-18 | 2006-08-03 | Sharp Corp | 横型二重拡散型mosトランジスタおよびその製造方法 |
KR100761825B1 (ko) * | 2005-10-25 | 2007-09-28 | 삼성전자주식회사 | 횡형 디모스 (ldmos) 트랜지스터 및 그 제조 방법 |
KR100877674B1 (ko) * | 2007-09-12 | 2009-01-08 | 주식회사 동부하이텍 | Ldmos 소자 |
KR20090072013A (ko) * | 2007-12-28 | 2009-07-02 | 주식회사 동부하이텍 | 수평형 디모스 트랜지스터 |
CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
-
2009
- 2009-07-16 CN CN2009100549554A patent/CN101958346B/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015021927A1 (zh) * | 2013-08-13 | 2015-02-19 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应晶体管 |
CN103499782A (zh) * | 2013-08-21 | 2014-01-08 | 深圳市晶导电子有限公司 | 垂直双扩散金属氧化物半导体场效应晶体管的测试方法 |
CN103499782B (zh) * | 2013-08-21 | 2017-02-22 | 深圳市晶导电子有限公司 | 垂直双扩散金属氧化物半导体场效应晶体管的测试方法 |
CN108242467A (zh) * | 2016-12-27 | 2018-07-03 | 无锡华润上华科技有限公司 | Ldmos器件及其制作方法 |
WO2018121132A1 (zh) * | 2016-12-27 | 2018-07-05 | 无锡华润上华科技有限公司 | Ldmos器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101958346B (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8975688B2 (en) | Semiconductor device with voltage compensation structure | |
US8349693B2 (en) | Method of manufacturing a semiconductor device having a super junction | |
US9024381B2 (en) | Semiconductor device and fabricating method thereof | |
US9166005B2 (en) | Semiconductor device with charge compensation structure | |
US20130307058A1 (en) | Semiconductor Devices Including Superjunction Structure and Method of Manufacturing | |
KR20100029701A (ko) | 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법 | |
EP3651202B1 (en) | Semiconductor device with superjunction and oxygen inserted si-layers | |
US9000516B2 (en) | Super-junction device and method of forming the same | |
CN101743621A (zh) | 具有不同掺杂的有应变的电流电极区域的晶体管 | |
CN103311275B (zh) | 半导体器件和制造半导体器件的方法 | |
US11031466B2 (en) | Method of forming oxygen inserted Si-layers in power semiconductor devices | |
CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
CN102163622A (zh) | 包含具有超级结的沟槽mosfet的半导体器件 | |
CN103390645A (zh) | 横向扩散金属氧化物半导体晶体管及其制作方法 | |
CN102694022A (zh) | 半导体装置及其制造方法 | |
CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
CN102148143B (zh) | 半导体器件和晶体管 | |
US9105495B2 (en) | Semiconductor device and related fabrication methods | |
CN101958346B (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
CN103236439A (zh) | 一种新型结构的vdmos器件及其制造方法 | |
CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
EP2673806B1 (en) | Fabrication method of a semiconductor device | |
US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
CN100502041C (zh) | 半导体器件 | |
CN102034715A (zh) | 功率金属氧化物半导体场效应晶体管的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120711 Termination date: 20200716 |
|
CF01 | Termination of patent right due to non-payment of annual fee |