CN108242467A - Ldmos器件及其制作方法 - Google Patents

Ldmos器件及其制作方法 Download PDF

Info

Publication number
CN108242467A
CN108242467A CN201611228281.1A CN201611228281A CN108242467A CN 108242467 A CN108242467 A CN 108242467A CN 201611228281 A CN201611228281 A CN 201611228281A CN 108242467 A CN108242467 A CN 108242467A
Authority
CN
China
Prior art keywords
groove
drift region
ldmos device
depth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611228281.1A
Other languages
English (en)
Other versions
CN108242467B (zh
Inventor
张广胜
张森
胡小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201611228281.1A priority Critical patent/CN108242467B/zh
Priority to PCT/CN2017/112313 priority patent/WO2018121132A1/zh
Publication of CN108242467A publication Critical patent/CN108242467A/zh
Application granted granted Critical
Publication of CN108242467B publication Critical patent/CN108242467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种LDMOS器件及其制作方法。一种LDMOS器件，包括衬底、位于衬底上的漂移区，所述漂移区包括源区和漏区；以及包围所述漂移区的沟槽，所述沟槽的深度大于所述漂移区的深度。由于其沟槽包围了漂移区，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向衬底，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。此外，还提供了一种LDMOS器件的制作方法。

Description

LDMOS器件及其制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及LDMOS器件及其制作方法。
背景技术
横向双扩散金属氧化物半导体场效应管(Lateral Double-diffuse MOS，LDMOS)器件的制造主要是利用双扩散技术，在相同的有源区相继进行两次硼磷扩散，由两次硼磷扩散的横向结深之差来精确控制沟道的长度。同时，漂移区在沟道和漏端之间起缓冲作用，削弱了LDMOS器件的短沟道效应。
传统的高压功率LDMOS器件通常采用Double-RESURF(降低表面电场)技术来形成，Double-RESURF技术为：在器件的漂移区中部表面内引入与漂移区导电类型相反的掺杂区，改善漂移区表面电场分布，提高击穿电压。LDMOS器件在高温工作时，由于晶格散射和碰撞产生的电子空穴对，从而产生的漏电流会被LDMOS器件的衬底收集，围绕衬底流动，会对LDMOS器件对外围的控制逻辑电路产生噪声干扰，串扰外围的控制逻辑电路，影响其产品性能。
发明内容
基于此，有必要针对上述问题，提供一种在高温工作条件下，减小漏电电流对外围控制逻辑电路串扰的LDMOS器件。
一种LDMOS器件，包括：
衬底；
位于衬底上的漂移区，所述漂移区包括源区和漏区；以及，
包围所述漂移区的沟槽，所述沟槽的深度大于所述漂移区的深度。
在其中一个实施例中，所述沟槽内填充有多晶硅、氧化硅、氮化硅和氮氧化物中的一种。
在其中一个实施例中，所述沟槽的下方注入有与所述漂移区掺杂类型相反的杂质。
在其中一个实施例中，所述沟槽的数量为多条。
在其中一个实施例中，多条所述沟槽的深度相同；或，
多条所述沟槽的深度呈梯度递减，且靠近所述漂移区的沟槽的深度浅，远离所述漂移区的沟槽的深度深；或，
多条所述沟槽的深度呈梯度递增，且靠近所述漂移区的沟槽的深度深，远离所述漂移区的沟槽的深度浅。
在其中一个实施例中，在所述漂移区内还设有与所述漂移区掺杂类型相反的埋层。
在其中一个实施例中，述埋层的数量为多个。
此外，还提供一种LDMOS器件的制作方法，包括：
提供衬底；
在形成LDMOS器件区域的所述衬底的四周边缘开设沟槽；
在所述衬底上形成漂移区，所述沟槽包围所述漂移区，且所述沟槽的深度大于所述漂移区的深度；
在所述漂移区内形成有源区和漏区。
在其中一个实施例中，所述方法还包括：
在所述沟槽内填充多晶硅、氧化硅、氮化硅和氮氧化中的一种。
在其中一个实施例中，所述方法还包括：
从所述沟槽的底部注入与所述漂移区掺杂类型相反的杂质，注入的与所述漂移区掺杂类型相反的杂质位于所述沟槽的下方。
上述LDMOS器件，包括衬底，位于衬底上的漂移区，所述漂移区内包括源区和漏区；以及包围所述漂移区的沟槽，其中，所述沟槽的深度大于所述漂移区的深度。由于其沟槽包围了漂移区，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向衬底，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。
附图说明
图1为一实施例中LDMOS器件的结构示意图；
图2为另一实施例中LDMOS器件的结构示意图；
图3为再一实施例中LDMOS器件的结构示意图；
图4为一实施例中LDMOS器件具有多条沟槽的结构示意图；
图5为另一实施例中LDMOS器件具有多条沟槽的结构示意图；
图6为一实施例中LDMOS器件具有顶埋层的结构示意图；
图7为另一实施例中LDMOS器件具有顶埋层的结构示意图；
图8为一实施例中LDMOS器件具有多层埋层的结构示意图；
图9为另一实施例中LDMOS器件具有多层埋层的结构示意图；
图10为一实施例中LDMOS器件的制作方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示为一实施例中LDMOS器件的结构示意图，LDMOS器件包括衬底10、位于衬底10上的漂移区20，所述漂移区20内包括源区201和漏区220，以及包围所述漂移区20的沟槽110，所述沟槽110的深度大于所述漂移区20的深度。
衬底10可以为硅衬底10，也可以为锗、锗硅、锗化硅或砷化镓衬底10，还可以是绝缘体上硅(Silicon-on-insulator，SOI)衬底10等。在本实施例中，在硅衬底10中掺杂三价元素，形成P型半导体衬底10，其中，P型半导体衬底10具有较高电阻率，进而可以实现衬底10耗尽。在其他实施例中，也可以在硅衬底10中掺杂五价元素，形成N型半导体衬底10。
在衬底10形成LDMOS器件的四周外围边缘开设沟槽110，并在沟槽110围合形成的区域范围内的衬底10上设有漂移区20。所述漂移区20采用扩散技术，在衬底10上采用长时间的高温(1250℃左右)推阱来形成大约漂移区20。当然，漂移区20还可以通过外延技术，在衬底10上采用低浓度的外延层来形成LDMOS器件的漂移区20。在本实施例中，通过扩散技术在衬底10上形成漂移区20。其中，漂移区20的深度满足LDMOS器件衬底耗尽和电流导通路径的需求，其漂移区20的深度可以根据实际需求来设定。
在一实施例中，源区201位于漂移区20内的有源阱区210内，其中，源区201是在有源阱区210相继进行两次硼磷扩散而形成，由两次硼磷扩散的横向结深之差来精确控制沟道的长度。LDMOS器件还包括设在漂移区20上的漏区220、从漏区220引出的漏极端204；从源区201引出的源极端202；设在漂移区20上的场氧化层30；设在源区201上的栅极206，栅极206从源区201上延长到场氧化层30之上。其中，场氧化层30决定该器件的漂移区20长度，不同的长度将得到不同电压耐压值。漂移区20的存在提高了器件的击穿电压，并减小了源、漏两极之间的寄生电容，有利于改善频率特性。
由于沟槽110的深度大于所述漂移区20的深度且沟槽110包围了漂移区20，也即，LDMOS器件的漂移区20与外围的逻辑电路被所述沟槽110隔离开来，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向LDMOS器件，其LDMOS器件的衬底10就不会收集漏电流，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。
在一实施例中，参考图2，所述沟槽110内还填充有多晶硅、氧化硅、氮化硅和氮氧化物中的一种。在本实施例中，沟槽110内填充有多晶硅，多晶硅的氧化而形成了氧化层111。由于氧化层111具有一定的耐压能力，使LDMOS器件的源极电压可以浮动到一定的电压值，进而使本实施例中的LDMOS器件变为全隔离型LDMOS器件。
在一实施例中，参考图3，在沟槽110的底部注入了与所述漂移区20掺杂类型相反的杂质113，注入的与所述漂移区20掺杂类型相反的杂质113位于沟槽110的下方。在注入过程中，通常通过0度角注入的方式，在所述沟槽110的底部注入具有一定浓度的杂质，注入后的具有一定浓度的杂质形成于沟槽的下方。其中，形成在沟槽110下方的杂质113与漂移区20掺杂类型相反。由于注入的杂质113类型与漂移区20掺杂类型相反，可以辅助漂移区20耗尽，从而可以增加漂移区20浓度，减小LDMOS器件的导通电阻。由于漂移区20的底部耗尽作用从而减小表面电场，提高了LDMOS器件的性能和可靠性。在本实施例中，LDMOS器件为N型LDMOS器件，其漂移区20的掺杂杂质为磷或砷等n-型杂质，其注入在沟槽110下方的杂质113为硼等p-型杂质。
在一实施例中，以N型LDMOS器件为例，其沟槽110的数量为多条，多条所述沟槽110的深度相等，参考图4。在沟槽110底部注入与漂移区20掺杂类型相反的杂质113(p-型掺杂)后，与漂移区20掺杂类型相反的杂质113(p-型掺杂)位于沟槽110的下方，可以提高漂移区20底部的杂质浓度，进而可以改善漂移区20底部的表面电场分布，提高LDMOS的击穿电压。
在一实施例中，以N型LDMOS器件为例，其沟槽110的数量为多条，多条所述沟槽110的深度呈梯度递减，且靠近所述漂移区20的沟槽110的深度浅，远离所述漂移区20的沟槽110的深度深，参考图5。也即，从沟槽110的底部注入，形成在沟槽110下方与漂移区20掺杂类型相反的杂质(p-型掺杂)113后，就会得到呈阶梯排列的P型杂质分布状，从而可以更好的优化漂移区20底部的杂质浓度，进而可以更好的改善漂移区20底部的表面电场分布，提高LDMOS的击穿电压。
在一实施例中，以N型LDMOS器件为例，其沟槽110的数量为多条，多条所述沟槽110的深度呈梯度递增，且靠近所述漂移区20的沟槽110的深度深，远离所述漂移区20的沟槽110的深度浅(图中未示)。相应地，从沟槽110的底部注入，形成在沟槽110下方与漂移区20掺杂类型相反的杂质(p-型掺杂)113后，就会得到呈阶梯排列的P型杂质分布状，从而可以更好的优化漂移区20底部的杂质浓度，进而可以更好的改善漂移区20底部的表面电场分布，提高LDMOS的击穿电压。
在一实施例中，其沟槽110的数量为多条，多条所述沟槽110的深度呈阶梯状分布，其多条沟槽110的宽度也可以呈递增或递减的排布，参考图5。通过合理的设置多条沟槽110的深度和宽度，在一实施例中，多条沟槽110的宽度由外围向漂移区20逐渐递增，其多条沟槽110的深度由外围向漂移区20逐渐递减，可以使漂移区20底部的杂质浓度达到最大、漂移区20底部的表面电场分布以及LDMOS的击穿电压达到大。同时，由于多条沟槽110的宽度由外围向漂移区20逐渐递增，可以更好的避免漏电流向衬底10集中，起到了隔离电流的作用，避免了LDMOS器件与外围逻辑电路的串扰的发生。
在其他实施例中，其多条沟槽110的宽度、深度的变化趋势及其排列布局均可以根据实际需求来设定，并不限于上述内容。
在所述漂移区20内还设有与所述漂移区20掺杂类型相反的埋层230。通过在漂移区20的不同位置设置不同层数的埋层230，可以提高漂移区20的浓度，进而降低导通电阻。
在一实施例中，以N型LDMOS器件为例。埋层230位于漂移区20的顶部，参考图7和图8，在漂移区20的顶部采用离子注入工艺形成与N型漂移区20掺杂类型相反的p-top层(对于N型LDMOS器件而言为P型top层，简称p-top层)。p-top层能帮助载流子在漂移区20的耗尽，改善漂移区20表面电场分布以实现较高的击穿电压和较低的导通电阻。
在一实施例中，埋层230位于漂移区20内，参考图8和图9，在LDMOS器件的漂移区20中部表面内引入与N型漂移区20导电类型相反的掺杂(p-型掺杂)，改善漂移区20内部的电场分布，提高击穿电压，提高漂移区20的掺杂浓度，降低导通电阻，提高了LDMOS器件的性能和可靠性。
在一实施例中，在漂移区20内还设有多个埋层230，其埋层230的分布可以为单行多列，也可以为多行单列，也可以为多行多列，当然也可以为不规则的排列。其埋层230的数量及层数可以根据实际需求来设定，通过合理的布局可以提高漂移区20的掺杂浓度，降低导通电阻，提高了LDMOS器件的性能和可靠性。
在其他实施例中，LDMOS器件中的埋层230与沟槽110可以任意组成，并不限于上述所列举的实施例。
上述LDMOS器件通过设置沟槽110，可以使LDMOS器件的漂移区20与外围的逻辑电路被所述沟槽110隔离开来，从而可以避免LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向LDMOS器件以外的衬底10，其LDMOS器件区域外的衬底10就不会收集漏电流，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。同时，通过往沟槽110内注入与漂移区20掺杂杂质类型相反的杂质，可以提高漂移区20底部的浓度、减小导通电阻和改善漂移区20顶部的表面电场分布，提高了LDMOS器件的性能和可靠性。
上述所有实施例中的沟槽110、沟槽110内填充的多晶硅、氧化硅、氮化硅或氮氧化；以及在沟槽110底部注入的与漂移区20掺杂类型相反的杂质不仅可以应用于横向双扩散场效应晶体管(LDMOS)，还可以扩展到横向绝缘栅双极型功率晶体管(LateralInsulated-gate Bipolar Transistor，LIGBT)、静电感应晶体管(Static InductionTransistor，SIT)、横向晶闸管、PN二极管、屏蔽栅场效应晶体管等常见功率器件中。随着半导体器件技术的发展，采用上述实例例中的沟槽110结构还可以制作更多的高压、低导通电阻的功率器件。
LDMOS器件的制作方法，包括如下步骤：
步骤S110：提供衬底。
提供衬底，其中，衬底可以为硅衬底，也可以为锗、锗硅、锗化硅或砷化镓衬底，还可以是绝缘体上硅(Silicon-on-insulator，SOI)衬底等。在本实施例中，在硅衬底中掺杂三价元素，形成P型半导体衬底10，其中，P型半导体衬底具有较高电阻率，进而可以实现衬底耗尽。在其他实施例中，也可以在硅衬底中掺杂五价元素，形成N型半导体衬底。
步骤S120：在形成LDMOS器件区域的所述衬底的四周边缘开设沟槽。
通过刻蚀，在形成LDMOS器件区域的所述衬底的四周边缘开设沟槽，其中，沟槽围合形成一个闭合的区域。
步骤S130：在所述衬底上形成漂移区，所述沟槽包围所述漂移区，且所述沟槽的深度大于所述漂移区的深度。
在沟槽围合形成一个闭合的区域的衬底上，通过扩散或外延技术形成漂移区，其中，沟槽的深度大于漂移区的深度。所述漂移区采用扩散技术，在衬底上采用长时间的高温(1250℃左右)推阱来形成大约漂移区。当然，漂移区还可以通过外延技术，在衬底上采用低浓度的外延层来形成LDMOS器件的漂移区。在本实施例中，通过扩散技术在衬底上形成漂移区。其中，沟槽的深度大于漂移区的深度。
由于沟槽的深度大于所述漂移区的深度且沟槽包围了漂移区，也即，LDMOS器件的漂移区与外围的逻辑电路被所述沟槽隔离开来，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向LDMOS器件，其LDMOS器件的衬底就不会收集漏电流，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。
步骤S140：在所述漂移区内形成有源区和漏区。
在漂移区通过离子注入的方式，形成有源阱区，在有源阱区相继进行两次硼磷扩散形成源区，由两次硼磷扩散的横向结深之差来精确控制沟道的长度。也是通过离子注入的方式，形成漏区。在漂移区上淀积氧化物，形成场氧化层。通过窗口刻蚀、多晶硅沉积、金属场板窗口刻蚀以及金属沉积、金属刻蚀，形成源极端、漏极端以及栅极，其中栅极从源区上延长到场氧化层之上。漂移区的存在提高了器件的击穿电压，并减小了源、漏两极之间的寄生电容，有利于改善频率特性。
所述方法还包括在所述沟槽内填充多晶硅、氧化硅、氮化硅和氮氧化中的一种的步骤。
在一实施例中，在沟槽内填充有多晶硅，多晶硅的氧化而形成了氧化层。由于氧化层具有一定的耐压能力，使LDMOS器件的源极电压可以浮动到一定的电压值，进而使本实施例中的LDMOS器件变为全隔离型LDMOS器件。
所述方法还包括从所述沟槽的底部注入与所述漂移区掺杂类型相反的杂质，所述注入的与所述漂移区掺杂类型相反的杂质位于所述沟槽的下方的步骤。
从沟槽底部注入，形成在沟槽下方与所述漂移区掺杂类型相反的杂质。在注入过程中，通常通过0度角注入的方式在所述沟槽的底部注入具有一定浓度的杂质，注入后的具有一定浓度的杂质形成于沟槽的下方。其中，形成在沟槽底部的杂质与漂移区掺杂类型相反。由于注入的杂质类型与漂移区掺杂类型相反，可以辅助漂移区耗尽，从而可以增加漂移区浓度，减小LDMOS器件的导通电阻。由于漂移区的底部耗尽作用从而减小表面电场，提高了LDMOS器件的性能和可靠性。在本实施例中，LDMOS器件为N型LDMOS器件，其漂移区的掺杂杂质为磷或砷等n-型杂质，其填充在沟槽底部的杂质为硼等p-型杂质。
在一实施例中，沟槽的数量为多条，其中，多条所述沟槽的深度相等。通过设置多条沟槽，并在沟槽的底部注入与漂移区掺杂类型相反的杂质(p-型掺杂)后，与漂移区掺杂类型相反的杂质(p-型掺杂)位于沟槽的下方，增加了漂移区的杂质浓度，进而可以改善漂移区底部的表面电场分布，提高LDMOS的击穿电压。
在一实施例中，其多条所述沟槽的深度呈梯度递减，且靠近所述漂移区的沟槽的深度浅，远离所述漂移区的沟槽的深度深。在一实施例中，多条所述沟槽的深度呈梯度递增，且靠近所述漂移区的沟槽的深度深，远离所述漂移区的沟槽的深度浅。通过设置多条沟槽，并在沟槽的底部注入与漂移区掺杂类型相反的杂质(p-型掺杂)后，与漂移区掺杂类型相反的杂质(p-型掺杂)位于沟槽的下方，就会得到呈阶梯排列的P型杂质分布状，从而可以更好的优化漂移区底部的杂质浓度，进而可以更好的改善漂移区底部的表面电场分布，提高LDMOS的击穿电压。
在一实施例中，还包括在漂移区的顶部形成顶埋层的步骤。在漂移区的顶部采用离子注入工艺形成与N型漂移区掺杂类型相反的p-top层(对于N型LDMOS器件而言为P型top层，简称p-top层)。p-top层能帮助载流子在漂移区的耗尽，改善漂移区表面电场分布以实现较高的击穿电压和较低的导通电阻。相应地，还可以通过离子注入工艺在漂移区的内部形成多层埋层，进而改善漂移区内部的电场分布，提高击穿电压，提高漂移区的掺杂浓度，降低导通电阻，提高了LDMOS器件的性能和可靠性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种LDMOS器件，其特征在于，包括：
衬底；
位于衬底上的漂移区，所述漂移区包括源区和漏区；以及，
包围所述漂移区的沟槽，所述沟槽的深度大于所述漂移区的深度。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述沟槽内填充有多晶硅、氧化硅、氮化硅和氮氧化物中的一种。
3.根据权利要求2所述的LDMOS器件，其特征在于，所述沟槽的下方注入有与所述漂移区掺杂类型相反的杂质。
4.根据权利要求1所述的LDMOS器件，其特征在于，所述沟槽的数量为多条。
5.根据权利要求4所述的LDMOS器件，其特征在于，多条所述沟槽的深度相同；或，
多条所述沟槽的深度呈梯度递减，且靠近所述漂移区的沟槽的深度浅，远离所述漂移区的沟槽的深度深；或，
多条所述沟槽的深度呈梯度递增，且靠近所述漂移区的沟槽的深度深，远离所述漂移区的沟槽的深度浅。
6.根据权利要求1所述的LDMOS器件，其特征在于，在所述漂移区内还设有与所述漂移区掺杂类型相反的埋层。
7.根据权利要求6所述的LDMOS器件，其特征在于，所述埋层的数量为多个。
8.一种LDMOS器件的制作方法，其特征在于，包括：
提供衬底；
在形成LDMOS器件区域的所述衬底的四周边缘开设沟槽；
在所述衬底上形成漂移区，所述沟槽包围所述漂移区，且所述沟槽的深度大于所述漂移区的深度；
在所述漂移区内形成有源区和漏区。
9.根据权利要求8所述的LDMOS器件的制作方法，其特征在于，所述LDMOS器件的制作方法还包括：
在所述沟槽内填充多晶硅、氧化硅、氮化硅和氮氧化中的一种。
10.根据权利要求8所述的LDMOS器件的制作方法，其特征在于，所述LDMOS器件的制作方法还包括：
从所述沟槽的底部注入与所述漂移区掺杂类型相反的杂质，注入的与所述漂移区掺杂类型相反的杂质位于所述沟槽的下方。
CN201611228281.1A 2016-12-27 2016-12-27 Ldmos器件及其制作方法 Active CN108242467B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611228281.1A CN108242467B (zh) 2016-12-27 2016-12-27 Ldmos器件及其制作方法
PCT/CN2017/112313 WO2018121132A1 (zh) 2016-12-27 2017-11-22 Ldmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611228281.1A CN108242467B (zh) 2016-12-27 2016-12-27 Ldmos器件及其制作方法

Publications (2)

Publication Number Publication Date
CN108242467A true CN108242467A (zh) 2018-07-03
CN108242467B CN108242467B (zh) 2020-05-22

Family

ID=62702634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611228281.1A Active CN108242467B (zh) 2016-12-27 2016-12-27 Ldmos器件及其制作方法

Country Status (2)

Country Link
CN (1) CN108242467B (zh)
WO (1) WO2018121132A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192871A (zh) * 2020-01-06 2020-05-22 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法
CN113363323A (zh) * 2020-03-05 2021-09-07 苏州大学 单栅场效应晶体管器件及调控其驱动电流的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682024B (zh) * 2020-06-30 2022-12-02 电子科技大学 一种bcd半导体器件
CN113206145B (zh) * 2021-04-22 2022-08-05 电子科技大学 改善热载流子注入的功率半导体器件
CN114823911B (zh) * 2022-06-30 2022-10-04 成都蓉矽半导体有限公司 集成高速续流二极管的沟槽碳化硅mosfet及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273030A1 (en) * 2006-06-12 2009-11-05 Austriamicrosystems Ag Semiconductor Device with a Trench Isolation and Method of Manufacturing Trenches in a Semiconductor Body
CN101958346A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路
CN102403350A (zh) * 2010-09-07 2012-04-04 上海华虹Nec电子有限公司 Ldmos高压器件结构及制备方法
US20130134511A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Semiconductor Device with Self-Biased Isolation
CN103137692A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构
CN104241358A (zh) * 2013-06-19 2014-12-24 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104766885A (zh) * 2014-01-08 2015-07-08 无锡华润上华科技有限公司 一种对称隔离ldmos器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273030A1 (en) * 2006-06-12 2009-11-05 Austriamicrosystems Ag Semiconductor Device with a Trench Isolation and Method of Manufacturing Trenches in a Semiconductor Body
CN101958346A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 横向双扩散金属氧化物半导体场效应管及其制作方法
CN102097327A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 双通道沟槽ldmos晶体管和bcd工艺
CN102403350A (zh) * 2010-09-07 2012-04-04 上海华虹Nec电子有限公司 Ldmos高压器件结构及制备方法
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路
US20130134511A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Semiconductor Device with Self-Biased Isolation
CN103137692A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构
CN104241358A (zh) * 2013-06-19 2014-12-24 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104766885A (zh) * 2014-01-08 2015-07-08 无锡华润上华科技有限公司 一种对称隔离ldmos器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192871A (zh) * 2020-01-06 2020-05-22 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN111192871B (zh) * 2020-01-06 2022-04-15 杰华特微电子股份有限公司 用于静电防护的晶体管结构及其制造方法
CN113363323A (zh) * 2020-03-05 2021-09-07 苏州大学 单栅场效应晶体管器件及调控其驱动电流的方法
WO2021174685A1 (zh) * 2020-03-05 2021-09-10 苏州大学 单栅场效应晶体管器件及调控其驱动电流的方法
CN113363323B (zh) * 2020-03-05 2023-08-18 苏州大学 单栅场效应晶体管器件及调控其驱动电流的方法
CN111987166A (zh) * 2020-09-07 2020-11-24 杰华特微电子（杭州）有限公司 横向双扩散晶体管的制造方法
CN111987166B (zh) * 2020-09-07 2022-09-20 杰华特微电子股份有限公司 横向双扩散晶体管的制造方法

Also Published As

Publication number Publication date
WO2018121132A1 (zh) 2018-07-05
CN108242467B (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN108242467A (zh) Ldmos器件及其制作方法
CN107785415B (zh) 一种soi-rc-ligbt器件及其制备方法
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN105789311B (zh) 横向扩散场效应晶体管及其制造方法
KR20080044127A (ko) 고전압 반도체 소자 및 그 제조 방법
CN104701178A (zh) 使用电化学蚀刻制造半导体器件方法以及半导体器件
CN101246904A (zh) 半导体器件及其制造方法
CN109768091B (zh) 一种双沟槽SS-SiC MOSFET结构
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN104979404A (zh) 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管
JP7056031B2 (ja) 半導体装置
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN101916780A (zh) 一种具有多层超结结构的ldmos器件
CN111384153A (zh) 一种具有接地p型区的sgt器件及其制备方法
CN105914231B (zh) 电荷存储型igbt及其制造方法
CN102136493A (zh) 高压隔离型ldnmos器件及其制造方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN106098777A (zh) 一种分裂栅积累型dmos器件
CN101916729A (zh) 具有多层超结结构的soi ldmos器件制作方法
CN105576025A (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN113224148B (zh) 具有氮化硅阻挡层的sgt器件及制备方法
CN110504260A (zh) 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
US9054149B2 (en) Semiconductor device with diagonal conduction path
CN114005877A (zh) 一种超薄超结igbt器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant