CN101952894A - 读取使能信号调整闪存装置和闪存装置的读取控制方法 - Google Patents

读取使能信号调整闪存装置和闪存装置的读取控制方法 Download PDF

Info

Publication number
CN101952894A
CN101952894A CN2008801273193A CN200880127319A CN101952894A CN 101952894 A CN101952894 A CN 101952894A CN 2008801273193 A CN2008801273193 A CN 2008801273193A CN 200880127319 A CN200880127319 A CN 200880127319A CN 101952894 A CN101952894 A CN 101952894A
Authority
CN
China
Prior art keywords
flash memory
control signal
flash
flash cell
reads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801273193A
Other languages
English (en)
Inventor
郑贤模
朴汉默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indilinx Co Ltd
Original Assignee
Indilinx Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indilinx Co Ltd filed Critical Indilinx Co Ltd
Publication of CN101952894A publication Critical patent/CN101952894A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于调整读取信号时点的闪存装置和所述闪存装置的读取控制方法。所述闪存装置包括：多个闪存单元；通用输入/输出总线，其与所述多个闪存单元的每一个相连接；和控制器，其将读取控制信号传播至从所述多个闪存中选择出的闪存单元，并经由所述通用输入/输出总线从所述选择出的闪存单元接收读取的数据，所述控制器与所述通用输入/输出总线相连接，其中，所述控制器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。

Description

读取使能信号调整闪存装置和闪存装置的读取控制方法
技术领域
本发明涉及一种闪存装置，更详细讲，涉及一种控制器，其控制闪存的读取操作及其方法。
背景技术
闪存是一种非易失性的内存装置，其耐冲击、可低功耗操作并具有高集成度。闪存通常作为用于便携式终端、嵌入式系统等的存储介质使用。最近，随着闪存价格下降，在通过连接多个闪存来提高闪存存储容量的固态硬盘(Solid State Disk：SSD)类型产品已经开发，而SSD已经在许多领域被用作用于硬盘的存储介质的替代物。
市场上可用的闪存具有大约8GB到64GB的容量，200us的内部作业时间，和25ns/字节的数据传播速率。因此，要将闪存用作相当于硬盘的大容量存储装置，必需通过连接多个闪存扩大带宽和容量。
普通的SSD包含多个闪存单元。SSD由独立运作的多个通道(channel)组成。此外，单一通道由共用一个总线(bus)的多个闪存库(bank)组成。单一库由共同一个地址总线并具有一条单独数据总线的至少一个闪存组成。
在单一通道的负读取使能(negative READ ENABLE：nRE)信号下降至0之后的预先确定的延时时间Td，读取数据开始被从芯片使能内存库输出至总线，在所述nRE信号上升到1之后的预先确定的延时时间Td，读取数据从总线消失。当读取数据被正常输出到总线时，要求计算机系统(主机系统或处理器)使用缓冲区读取数据。在这里，从正常读取数据占用总线时到计算机系统启动以读取数据时的时间被称为建立时间(setup time)。要求所述建立时间要充足，具体说来，要求建立时间与从每个闪存所需的时间一样多，以便计算机系统从总线正常地读取所述读取数据。
用于每个闪存的延时时间Td可不同。闪存装置的特性偏差(variation)或与计算机系统的距离偏差，可能会导致出现Td差异，甚至单一闪存中的Td也可能根据的运行环境如温度等不同。
当闪存装置的延时时间过长时，在计算机系统被要求从总线上读取所述读取数据时，在总线上正常读取数据可能无法出现。在这种情况下，据说闪存装置和电脑系统无法满足建立时间，且计算机系统读取的值是正常读取数据值是不可靠的。
由于固态硬盘成为大容量存储介质，更多闪存装置被连接在一起，且单一控制器或单一计算机系统控制闪存装置的情况有所增加。需要控制时点以减少读取误差的方法的发展跟上追求高容量和系统时钟高速度的趋势。
发明内容
技术目的
本发明的一个方面提供一种用于控制每个闪存的最佳读取时点装置和方法。
本发明的另一个方面还提供一种用于即使在闪存与高操作频率时钟一起执行时也可减少闪存读取操作错误的装置和方法。
此外本发明的另一个方面还提供一种在将许多闪存连接在一起以获得高带宽时，减少闪存读取操作错误的装置和方法。
技术方案
根据本发明的一个方面，提供了一种闪存装置，其包括：多个闪存单元；通用输入/输出总线，其与所述多个闪存单元的每一个相连接；和控制器，其将读取控制信号传播至从所述多个闪存中选择出的闪存单元，并经由所述通用输入/输出总线从所述选择出的闪存单元接收读取的数据，所述控制器与所述通用输入/输出总线相连接，其中，所述控制器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。
根据本发明的另一个方面，还提供一种闪存装置，其包括：闪存单元；和控制器，其将读取控制信号传播至所述闪存单元，并经由数据路由接收从所述闪存单元读取的数据，其中，所述控制器，基于对应所述闪存单元的传播延时，调整所述读取控制信号的传播时点。
仍根据本发明的另一个方面，还提供一种闪存装置，其包括：闪存单元，其存储测试模式；和控制器，其将所述测试模式相关的读取控制信号传播至所述闪存单元，并从所述闪存单元接收所述存储的测试模式，其中，所述控制器，检测在接收到的所述测试模式中是否有错误存在以搜索最佳读取控制时点，并基于检索到的读取控制时点，调整所述闪存单元相关的所述读取控制信号的传播时点。
仍根据本发明的另一个方面，还提供一种闪存装置读取控制方法，其包括：将测试模式相关的读取控制信号传播至闪存单元；从所述闪存单元接收所述测试模式；检验接收的所述测试模式中是否有错误存在；和根据所述检验的结果，调整所述测试模式相关的所述读取控制信号的传播时点。
技术效果
根据本发明的一个方面，提供一种调整每个闪存的最佳控制读取时点的方法。
此外，根据本发明，提供一种即使在闪存与高操作频率时钟一起执行时也可减少闪存读取操作错误的方法。
此外，根据本发明，提供一种即使在将许多闪存连接在一起以获得高带宽时也可减少闪存读取操作错误的方法。
附图说明
图1示出根据本发明的一个实施例的闪存装置；
图2示出由闪存装置执行的闪存读取控制方法的一个例子；
图3示出由闪存装置执行的闪存读取控制方法的另外一个例子；
图4示出由闪存装置执行的闪存读取控制方法的其他另外一个例子；和
图5是示出根据本发明的一个实施例的闪存读取控制方法的例子的流程图。
具体实施方式
虽然本发明的几个实施例将被展示和描述，本发明不仅限于所描述的示例性实施例，其中，相同数字始终表示相同元素。
图1示出根据本发明的一个实施例的闪存装置100。
参考图1，闪存装置100包括控制器110和输入/输出总线160。此外，闪存装置100包括闪存单元(0)120、闪存单元(1)130、闪存单元(2)140和闪存单元(3)150。
所述输入/输出总线分别与闪存单元(0)120、闪存单元(1)130、闪存单元(2)140、闪存单元(3)150连接，通常传播和接收数据。
所述控制器110与通用输入/输出总线160相连接，且所述控制器既可以是SSD内部的控制器，作为一个示例性实施例，如包括闪存，也可以是SSD外部的计算机系统或主机系统。
所述输入/输出总线160可以是对应单一通道的通用数据输入/输出总线。
控制器110和闪存单元(0)120之间的传播延时可能低于控制器110和闪存单元(1)130之间的传播延时(propagation delay)。随着与输入/输出总线160连接的闪存单元数目的增加，延时时间的偏差增加。
为避免由于所述闪存单元(0、1、2、和3)120、130、140、150中的每一个与控制器110之间的传播延时的偏差而发生的数据传播和接收错误，闪存装置100调整读取控制信号nRE的时点。闪存装置100可通过调整读取控制信号nRE的时点弥补传播延时的偏差。
所述闪存装置100为闪存单元(0、1、2、和3)120、130、140、150中的每一个提供最佳nRE传播时点，因此其被应用于高容量闪存系统，如SSD。由于许多闪存单元被用于高容量闪存系统，所以传播延时偏差增加。因此，由于传播延时偏差的增加，在传统配置中很难增加数据吞吐量(throughput)。
根据示例性实施例的所述闪存装置100，可针对多个闪存单元(0、1、2、和3)120、130、140、150中的每一个实时调整读取控制信号nRE的时点，并由此即使在高系统时钟环境下也可以不出错误地传播和接收数据。此外，闪存装置100，即使在包括比如图1所示的内存单元数目更多闪存单元(未示出)的闪存系统中，也可不出错误地增加数据吞吐量。
所述控制器110将读取控制信号nRE传播至从闪存单元(0、1、2和3)120、130、140和150之中选择出的闪存单元。在这里，例如，假设闪存单元(2)140被选择出。
选择出的闪存单元(2)140，在从接收到读取控制信号nRE起预定时间之后，经由通用输入/输出总线160传播读取数据。在这种情况下，从接收到读取控制信号nRE时到输出数据至输入/输出总线160的所述预定时间，可以是闪存单元(2)140的特定系统延时时间或闪存单元(2)140与通用输入/输出总线160之间的输出可能时间。
选择出的闪存单元(2)140，可在除了自然延时时间之外，在从接收到读取控制信号nRE起预定时间之后，经由通用输入/输出总线160将读取数据传播至控制器110。
所述控制器110，经由通用输入/输出总线160，接收从选择出的闪存单元(2)140传播来的读取数据。
所述控制器110，基于选择出的闪存单元(2)140与控制器110之间的传播延时，调整传播至选择出的闪存单元(2)140的读取控制信号nRE的传播时点。在这种情况下，所述控制器110还基于选择出的闪存单元(2)140与通用输入/输出总线160之间的延时时间，调整读取控制信号nRE的传播时点。
所述输入/输出总线160可以是对应单一通道的通用输入/输出总线。所述闪存单元(0、1、2和3)120、130、140和150中的每一个可以是分别与所述单一通道连接的库。所述控制器110，可对每个库分别调整读取控制信号的传播时点。
所述控制器110，可分别将系统时钟信号传播至闪存单元(0、1、2和3)120、130、140和150中每一个。由控制器110传播的系统时钟可以是通过锁相回路(phase locked loop：PLL)电路、延时锁定回路(delay locked loop：DLL)电路等的同步信号。所述控制器110可基于选择出的闪存单元(2)140与控制器110之间的传播延时，并基于读取数据的系统时钟信号相关的建立时间(setup time)，调节读取控制信号nRE的传播时点。
所述控制器110，可在系统时钟在上升沿时，接收通用输入/输出总线160中出现的读取数据。当在系统时钟处于上升沿的时间之前读取数据正常出现在通用输入/输出总线160中时，控制器110不出错误地读取接收数据。系统时钟处于上升沿的时间之前读取数据正常出现在通用输入/输出总线160中的时间，被称为建立时间。所述控制器110可调节读取控制信号nRE的传播时点以获得足够的建立时间。由于建立时间受选择的闪存单元(2)140与控制器110之间的传播延时的影响，所以控制器110可基于所述传播延时和建立时间调节读取控制信号nRE的传播时点。
所述控制器110检查读取数据中是否存在错误，并当存在错误时改变读取控制信号的传播时点，由此可调整传播时点。
用于在读取数据中检查错误的方法的例子包括，在解码错误控制代码(error control code：ECC)之后的错误检查、奇偶校验位(parity bit)的完整性(integrity)检查等。
根据本发明的另一个示例性实施例，闪存装置(未示出)可在每次闪存装置执行装置诊断时，对每个通道、库和闪存芯片调整时点。所述执行时点调整的装置诊断的例子包括电源重启、软件重启、装置诊断命令执行等。
闪存控制器(未示出)可基于内存单元和控制器之间的传播延时调节读取控制信号nRE的传播时点。
图2示出由闪存装置100执行的闪存读取控制方法的一个例子。
参考图2，控制器110，将系统时钟210传播至闪存单元(0、1、2和3)120、130、140和150中的每一个。
所述控制器110，在系统时钟210的目标上升沿的一个钟点之前传播读取控制信号nRE220，所述目标上升沿是控制器想要接收读取数据的时间。
在这种情况下，假设闪存单元(0)120被选择出。
所述控制器110可基于选择出的闪存单元(0)120与控制器110之间的传播延时很短的事实，调节读取控制信号nRE220的传播时点。所述控制器110，根据读取控制信号的nRE220的调整的传播时点，将读取控制信号nRE220传播至选择出的闪存单元(0)120。
选择出的闪存单元(0)120，可在从接收到的读取控制信号nRE220起时间Td之后，将读取数据传播至通用输入/输出总线160。波形230表示通用输入/输出总线160中出现的信号。根据波形230，在系统时钟210的目标上升沿的时间Ts之前，读取数据正常出现在通用输入/输出总线160中。
所述控制器110，可在系统时钟210的目标上升沿从通用输入/输出总线160接收读取数据。在这种情况下，所述时间Ts是读取数据的系统时钟的相关建立时间，其为足够长的时间，因此所述控制器110可从选择出的闪存单元(0)120接收读取数据而不出错误。
图3示出由闪存装置100执行的闪存读取控制方法的另外一个例子。
参考图3，控制器110将系统时钟310传播至闪存单元(0、1、2和3)120、130、140和150中的每一个。
控制器110在系统时钟310的目标上升沿时点的3/2时钟之前传播读取控制信号nRE320，所述目标上升沿时点是控制器想要接收读取数据的时间。
在这种情况下，假设闪存单元(2)140被选择出。
所述控制器110可基于选择出的闪存单元(2)140与控制器110之间的传播延时，调节读取控制信号nRE 320的传播时点。
所述控制器110可根据调整的读取控制信号nRE 320的传播时点，将读取控制信号nRE320传播至选择出的闪存单元(2)140。
由于选择出的闪存单元(2)140与控制器110之间的传播延时比闪存单元(0)120和控制器110之间的传播延时长，而通过如图2所示的读取控制方法无法获得足够的建立时间，所以所述控制器110可选择比图2的传播时点慢的读取控制信号nRE 320的传播时点。
在这种情况下，所述控制器110可将传播读取控制信号nRE 320之后的3/2个时钟的时点设定为目标上升沿，并在目标上升沿时从通用输入/输出总线160接收读取数据。
选择出的闪存单元(2)140可在从接收到读取控制信号nRE 320起的时间Td之后，将读取数据传播至通用输入/输出总线160。波形330表示通用输入/输出总线160中出现的信号。根据波形330，在系统时钟310的目标上升沿的时间Ts之前，读取数据正常出现在通用输入/输出总线160中。
所述控制器110，可在系统时钟310的目标上升沿从通用输入/输出总线160接收读取数据。在这种情况下，所述时间Ts是读取数据的系统时钟310的相关建立时间，其为足够长的时间，因此所述控制器110可从选择出的闪存单元(2)140不出错误地接收读取数据。
图4示出由闪存装置100执行的闪存读取控制方法的其他另外一个例子。
参考图4，控制器110将系统时钟410传播至闪存单元(0、1、2和3)120、130、140和150中的每一个。
所述控制器110在系统时钟410的目标上升沿时点的两个时钟之前传播读取控制信号的nRE 420。
在这种情况下，假设闪存单元(3)150被选择出。
所述控制器110，可基于选择出的闪存单元(3)150与控制器110之间的传播延时极长的事实，调节读取控制信号nRE 420的传播时点。所述控制器110，根据读取控制信号的nRE 420的调整的传播时点，将读取控制信号nRE 420传播至选择出的闪存单元(3)150。
由于选择出的闪存单元(3)150与控制器110之间的传播延时比闪存单元(2)140与控制器110之间的传播延时长，而通过如图3所示的读取控制方法无法获得足够的建立时间，所以所述控制器110可选择比图3的传播时点晚的读取控制信号nRE 420的传播时点。
在这种情况下，所述控制器110可将传播读取控制信号nRE 420之后的两个时钟的时点设定为目标上升沿，并在目标上升沿时从通用输入/输出总线160接收读取数据。
选择出的闪存单元(3)150可在从接收到读取控制信号nRE 420起的时间Td之后，将读取数据传播至通用输入/输出总线160。波形430表示通用输入/输出总线160中出现的信号。根据波形430，在系统时钟410的目标上升沿的时间Ts之前，读取数据正常出现在通用输入/输出总线160中。
所述控制器110，可在系统时钟410的目标上升沿从通用输入/输出总线160接收读取数据。在这种情况下，所述时间Ts是读取数据的系统时钟410的相关建立时间，其为足够长的时间，因此所述控制器110可从选择出的闪存单元(3)150不出错误地接收读取数据。
再次参照图1至图4，所述控制器110可为闪存单元(0、1、2和3)120、130、140和150调整读取控制信号最佳时点。
由于闪存单元(0)120与控制器110之间的传播延时短，所以所述控制器110可对闪存单元(0)120在较早时间传播读取控制信号，从而在较早的时间接收读取数据。
由于闪存单元(3)150与控制器110之间的传播延时长，所以所述控制器110可对闪存单元(3)150在较晚时间传播读取控制信号，从而在较晚的时间接收读取数据。
根据本发明的另一个示例性实施例，闪存装置(未示出)可被应用于连接多个闪存单元的闪存系统。闪存装置可为每个闪存单元提供读取控制信号的最佳传播时点。所述闪存装置可调整读取控制信号的传播时点来以最短的延时时间从每个闪存单元接收读取数据且不出错误。根据这种方法，闪存装置可使快速系统时钟被使用，并可在连接有多个闪存单元的闪存系统获得高数据吞吐量。
虽然上文示出闪存单元(0、1、2和3)120、130、140和150共享一个通用输入/输出总线160控制器110，但本发明的闪存读取控制方法不限于闪存单元共享所述通用输入/输出总线，而且其适用闪存单元经由单独的输入/输出总线分别传播和接收数据。
根据示例性实施例，贯穿整个说明书，闪存通道、闪存库和闪存芯片像被指定为闪存单元的元素一样实用，并且该事实对本技术的技术人员来说是显而易见的。
根据本发明的另一个示例性实施例，闪存装置(未示出)可在闪存单元中存储预定的特定位模式(以下简称测试模式)。
控制器将所述测试模式相关的读取控制信号传播至闪存单元，并从闪存单元接收存储的测试模式。
当读取数据由于控制器和闪存单元之间的传播延时很长而不具有足够的建立时间时，控制器接收的测试模式可能不同于预定的测试模式。
在这种情况下，控制器比较预定的测试模式和接收到的测试模式，并检测接收到的测试模式中的错误。当检测到错误时，控制器可延迟读取控制信号的传播时点并再次从闪存单元接收存储的测试模式。
所述控制器可搜索在没有检测到接收到的测试模式的错误范围中的最早的传播时点，并可将检索的传播时点确定为最佳传播时点。
所述示例性实施例包括在闪存单元中存储测试模式的操作。但是，根据另外一个示例性实施例，可在制造闪存单元时将测试模式存储在预定的地址中。根据另一个示例性实施例，使用所述测试模式搜索最佳传播时点的操作可相同。
本发明的闪存装置可为每个通道搜索读取控制信号的传播时点，且系统可根据检索的每个通道的最佳传播时点执行读取操作。
此外，本发明的闪存装置可为每个通道中的每个库搜索读取控制信号的传播时点，且系统可根据检索的每个库的最佳传播时点执行读取操作。
此外，本发明的闪存装置可为每个通道中的每个库的每个芯片搜索读取控制信号的传播时点，且系统可根据检索的每个芯片的最佳传播时点执行读取操作。
本发明的闪存装置可在电源重启操作和软件重启操作期间搜索读取控制信号的传播时点。此外，本发明的闪存装置可在装置诊断期间搜索读取控制信号的传播时点。
此外，本发明的闪存装置可在读取操作发生错误时搜索读取控制信号的传播时点。此外，本发明的闪存装置可定期搜索读取控制信号的传播时点。
此外，本发明的闪存装置可在来自操作系统用户的明确要求存在时的一定的时间搜索读取控制信号的传播时点。
传播延时可基于在生产操作期间每套闪存的特性、基于每个闪存单元的安排和基于环境如温度等被确定。
由于传统的读取控制方法使用固定的传播时点，所以，即使错误只发生在一个单一闪存单元中，所有闪存单元都会被确定为存在缺陷。但是，本发明的闪存装置，为每个闪存装置提供一种最佳传播时点，从而大大提高闪存系统的产量。
图5是示出根据本发明的一个实施例的闪存读取控制方法的例子的流程图。
参考图5，在操作S510中，所述读取控制方法将测试模式的相关读取控制信号传播至闪存单元。
在操作S520中，所述读取控制方法从闪存单元接收测试模式。
在操作S530中，所述读取控制方法验证所接收到的测试模式中是否存在错误。
当接收到测试模式中存在错误时，在操作S540中，所述读取控制方法针对测试模式调整读取控制信号的传播时点。
当测试模式中不存在错误时，所述读取控制方法可完成读取控制方法。
当接收到测试模式中不存错误时在，所述读取控制方法可使用当前传播时点将数据相关的读取控制信号传播至闪存单元。在这种情况下，所述读取控制方法，可从闪存单元接收对应读取控制信号的读取数据。
在执行操作S540之后，所述读取控制方法再次执行操作S510。
所述读取控制方法反复执行操作S510至操作S540，从而根据最终确定的传播时点将数据相关的读取控制信号传播至闪存单元。
根据示例性实施例的所述闪存读取控制方法，可被记录在包括由计算机执行各种操作的程序指令的计算机可读介质中。所述介质还可包括，单个或组合的程序指令、数据文件、数据结构等。所述媒体和程序指令，可以是用于本示例性实施例目的而特别设计构成的，或者是擅长电脑软件技术的人员熟知并可以使用的。计算机可读介质的例子包括：硬盘、软盘和磁带之类的磁介质，CD ROM和DVD之类的光记录介质，光盘之类的磁光介质，以及专门配置为存储和执行程序指令的硬件设备如只读存储器(ROM)、随机存取存储器(RAM)、闪存等。程序指令的例子不仅包括机器代码，如由编译器产生的，也可包括含有可由计算机使用解译器执行的更高级代码的文件。所述硬件装置，可配置为为执行本示例性实施例的操作而运行的一个或一个以上软件模块。
根据示例性实施例的闪存装置和/或内存控制器可使用各种类型的封装(package)来实施。例如，闪存装置和/或内存控制器可使用下列封装来实施，如PoPs(Package on Packages)、球栅阵列(Ball Grid Arrays：BGAs)、芯片级封装(Chip Scale Packages：CSPs)、塑料有引线芯片载体(Plastic Leaded Chip Carrier：PLCC)、塑料双列直插式封装(Plastic Dual In-Line Package：PDIP)、Die in Waffle Pack、Die in Wafer Form、板上芯片封装(Chip On Board：COB)、陶瓷双列直插式封装(Ceramic Dual In-Line Package：CERDIP)、塑料公制四方扁平封装(Plastic Metric Quad Flat Pack：MQFP)、四方扁平封装(Quad Flat pack：QFP)、小外形集成电路(Small Outline Integrated Circuit：SOIC)、收缩小外形封装(Shrink Small Outline Package：SSOP)、薄型小外形封装(Thin Small Outline：TSOP)、薄型四方扁平封装(Thin Quad Flat pack：TQFP)、系统封装(System In Package：SIP)、多芯片封装(Multi Chip Package：MCP)、晶圆级制备封装(Wafer-level Fabricated Package：WFP)、晶圆级堆叠工艺封装(Wafer-Level Processed Stack Package：WSP)等。
所述闪存装置和/或内存控制器可构成内存卡。在这种情况下，内存控制器可被构建为用于与外部装置通信，如使用下列各种类型协议中任何一种的主机，即通用串行总线(USB)、多媒体卡(MMC)、外设部件互连标准总线(Peripheral Component Interconnect-Express：PCI-E)、串行高级技术附件(Serial Advanced Technology Attachment：SATA)、并行ATA(Parallel ATA：PATA)、小型计算机系统接口(Small Computer System Interface：SCSI)、增强小型装置接口(Enhanced Small Device Interface：ESDI)和集成驱动器电子(Integrated Drive Electronic：IDE)。
所述闪存装置可为非易失性内存装置，即使在电源被切断时其存储的数据也可以保持。随着移动装置使用的增加，如手机、个人数字助理(PDA)、数码相机、便携式游戏机和MP3播放器，闪存装置可被更广泛地用作数据存储和代码存储。闪存装置可用于家庭电器，如高清晰度电视(HDTV)、数字视频光盘(DVD)、路由器和全球定位系统(GPS)。
根据示例性实施例的计算机系统可包括：与总线、用户界面、调制解调器如基带芯片组、内存控制器和闪存装置电子连接的微处理器。闪存装置可经由内存控制器存储N位数据。所述N位数据已经或者将要被微处理器处理，且N可以是1或大于1的整数。当计算机系统是移动设备时，可额外提供电池来供应用于计算机系统的操作电压电源。
对于掌握本技术一般技巧的人员来说，很明显，根据示例性实施例的计算机系统可进一步包括应用程序芯片组、摄像头图像处理器(camera image processor：CIS)、移动动态随机存取内存体(Dynamic Random Access Memory：DRAM)等。所述内存控制器和闪存装置可构成使用非易失性内存来存储数据的固态驱动器/磁盘(SSD)。
虽然本发明一些示例性实施例已被展示和描述，但是本发明不仅限于所描述的示例性实施例。相反，本技术领域的技术人员可以理解，在不脱离本发明的原则和精神范围内可对这些示例性实施例进行改变，其范围由权利要求书及其等同物决定。

Claims (15)

1.一种闪存装置，包括：
多个闪存单元；
通用输入/输出总线，其与所述多个闪存单元的每一个相连接；和
控制器，其将读取控制信号传播至从所述多个闪存中选择出的闪存单元，并经由所述通用输入/输出总线从所述选择出的闪存单元接收读取的数据，所述控制器与所述通用输入/输出总线相连接，
其中，所述控制器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。
2.如权利要求1所述的闪存，其中，所述控制器，分别调节所述多个闪存单元的每一个的相关所述读取控制信号的所述传播时点。
3.如权利要求1所述的闪存，其中，所述选择出的闪存单元，在从接收到所述读取控制信号起预定时间之后，经由所述通用输入/输出总线，将所述读取数据传播至所述控制器。
4.如权利要求1所述的闪存，其中，所述控制器，将时钟信号传播至所述多个闪存单元的每一个，且基于对应选择出的闪存单元的所述传播延时，并基于所述读取数据的所述时钟信号的相关建立时间，调整所述读取控制信号的所述传播时点。
5.一种闪存装置，包括：
闪存单元；和
控制器，其将读取控制信号传播至所述闪存单元，并经由数据路由接收从所述闪存单元读取的数据，
其中，所述控制器，基于对应所述闪存单元的传播延时，调整所述读取控制信号的传播时点。
6.如权利要求5所述的闪存装置，其中，所述闪存单元，在从接收到所述读取控制信号起预定时间之后，经由数据路由，将所述读取数据传播至所述控制器。
7.如权利要求5所述的闪存装置，其中，所述控制器，基于对应所述闪存单元的所述传播延时，并基于所述读取数据中是否有错误存在，调节所述读取控制信号的传播时点。
8.如权利要求5所述的闪存装置，其中，所述控制器，将时钟信号传播至所述闪存单元，并基于对应所述闪存单元的所述传播延时，且基于所述读取数据的所述时钟信号的相关建立时间，调整所述读取控制信号的所述传播时点。
9.一种闪存装置，包括：
闪存单元，其存储测试模式；和
控制器，其将所述测试模式相关的读取控制信号传播至所述闪存单元，并从所述闪存单元接收所述存储的测试模式，
其中，所述控制器，检测在接收到的所述测试模式中是否有错误存在以搜索最佳读取控制时点，并基于检索到的读取控制时点，调整所述闪存单元相关的所述读取控制信号的传播时点。
10.如权利要求9所述的闪存装置，其中，所述控制器，根据调整的所述传播时点，将所述读取控制信号传播至所述闪存单元，且，所述闪存单元，在从接收到所述读取控制信号起预定时间之后，将读取数据传播至所述控制器。
11.如权利要求9所述的闪存装置，其中，所述控制器，当所述闪存装置在基于断开之后的电源接通的重启序列、基于软件的重启序列或装置诊断模式的任何一个之中时，传播所述测试模式相关的所述读取控制信号。
12.一种闪存装置的读取控制方法，所述方法包括：
将测试模式相关的读取控制信号传播至闪存单元；
从所述闪存单元接收所述测试模式；
检验接收的所述测试模式中是否有错误存在；和
根据所述检验的结果，调整所述测试模式相关的所述读取控制信号的传播时点。
13.如权利要求12所述的方法，进一步包括：
当所述检验的结果为存在错误时，根据所述调整的传播时点，将所述测试模式相关的所述读取控制信号重新传播至所述闪存单元。
14.如权利要求12所述的方法，进一步包括：
根据所述调整的传播时点，将数据相关的读取控制信号传播至所述闪存单元；
从所述闪存单元接收所述数据相关的所述读取控制信号对应的读取数据。
15.一种存储执行权利要求12至14任一项所述方法的程序的计算机可读记录装置。
CN2008801273193A 2007-12-27 2008-08-25 读取使能信号调整闪存装置和闪存装置的读取控制方法 Pending CN101952894A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0139106 2007-12-27
KR1020070139106A KR100897298B1 (ko) 2007-12-27 2007-12-27 읽기 신호 타이밍을 조정하는 플래시 메모리 장치 및플래시 메모리 장치의 읽기 제어 방법
PCT/KR2008/004964 WO2009084796A1 (en) 2007-12-27 2008-08-25 Read enable signal adjusting flash memory device and read control method of flash memory device

Publications (1)

Publication Number Publication Date
CN101952894A true CN101952894A (zh) 2011-01-19

Family

ID=40824487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801273193A Pending CN101952894A (zh) 2007-12-27 2008-08-25 读取使能信号调整闪存装置和闪存装置的读取控制方法

Country Status (6)

Country Link
US (1) US20100287335A1 (zh)
EP (1) EP2232500A4 (zh)
JP (1) JP2011508335A (zh)
KR (1) KR100897298B1 (zh)
CN (1) CN101952894A (zh)
WO (1) WO2009084796A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137180A (zh) * 2011-11-28 2013-06-05 慧荣科技股份有限公司 闪存控制器以及产生闪存的驱动电流的方法
US8966162B2 (en) 2011-11-18 2015-02-24 Silicon Motion, Inc. Flash memory controller and method for generating a driving current for flash memories
CN108428463A (zh) * 2017-02-14 2018-08-21 爱思开海力士有限公司 存储装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8516408B2 (en) * 2009-05-26 2013-08-20 Lsi Corporation Optimization of circuits having repeatable circuit instances
JP5649293B2 (ja) * 2009-08-27 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． メモリモジュール
JP4861497B2 (ja) * 2010-05-31 2012-01-25 株式会社東芝 データ記憶装置及びメモリ調整方法
JP2012230621A (ja) * 2011-04-27 2012-11-22 Sony Corp メモリ装置、メモリ制御装置、メモリ制御方法
US9772651B2 (en) 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
US8874835B1 (en) 2014-01-16 2014-10-28 Pure Storage, Inc. Data placement based on data properties in a tiered storage device system
JP6356972B2 (ja) * 2014-01-27 2018-07-11 キヤノン株式会社 記録装置、撮像装置、及び記録装置の制御方法
US9766972B2 (en) 2014-08-07 2017-09-19 Pure Storage, Inc. Masking defective bits in a storage array
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
US10983859B2 (en) * 2014-08-07 2021-04-20 Pure Storage, Inc. Adjustable error correction based on memory health in a storage unit
US9666263B2 (en) * 2015-10-07 2017-05-30 Samsung Electronics Co., Ltd. DIMM SSD SoC DRAM byte lane skewing
US9672905B1 (en) 2016-07-22 2017-06-06 Pure Storage, Inc. Optimize data protection layouts based on distributed flash wear leveling
JP6171066B1 (ja) * 2016-09-01 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9747158B1 (en) 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
JP7130377B2 (ja) * 2018-01-29 2022-09-05 キヤノン株式会社 画像処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452311A (en) * 1992-10-30 1995-09-19 Intel Corporation Method and apparatus to improve read reliability in semiconductor memories
US20020026600A1 (en) * 2000-08-28 2002-02-28 Tae-Sung Jung Integrated circuit memory systems having programmable signal buffers for adjusting signal transmission delays and methods of operating same
KR20020039210A (ko) * 2000-11-20 2002-05-25 윤종용 데이터 지연시간을 외부에서 조절할 수 있는 반도체메모리장치 및 이를 구비하는 메모리모듈
KR20040078475A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 뱅크별로 데이터 라인의 부하 차이에 기인하는 스큐를제거할 수 있는 기입 드라이버를 구비하는 반도체메모리장치 및 이의 스큐 제거방법
US20060104115A1 (en) * 2004-11-18 2006-05-18 Chun Dexter T Robust and high-speed memory access with adaptive interface timing
JP2007531959A (ja) * 2004-03-31 2007-11-08 マイクロン テクノロジー、インコーポレイテッド 集積回路における信号タイミングの再構成

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08123717A (ja) * 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 半導体記憶装置
JPH11203864A (ja) * 1998-01-14 1999-07-30 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100304692B1 (ko) * 1998-05-29 2001-09-29 윤종용 도달지연오차를최소화하는데이터처리회로
JP2001337862A (ja) * 2000-05-29 2001-12-07 Fujitsu Ltd メモリシステム及びそのセットアップ方法
US7657706B2 (en) * 2003-12-18 2010-02-02 Cisco Technology, Inc. High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452311A (en) * 1992-10-30 1995-09-19 Intel Corporation Method and apparatus to improve read reliability in semiconductor memories
US20020026600A1 (en) * 2000-08-28 2002-02-28 Tae-Sung Jung Integrated circuit memory systems having programmable signal buffers for adjusting signal transmission delays and methods of operating same
KR20020039210A (ko) * 2000-11-20 2002-05-25 윤종용 데이터 지연시간을 외부에서 조절할 수 있는 반도체메모리장치 및 이를 구비하는 메모리모듈
KR20040078475A (ko) * 2003-03-04 2004-09-10 삼성전자주식회사 뱅크별로 데이터 라인의 부하 차이에 기인하는 스큐를제거할 수 있는 기입 드라이버를 구비하는 반도체메모리장치 및 이의 스큐 제거방법
JP2007531959A (ja) * 2004-03-31 2007-11-08 マイクロン テクノロジー、インコーポレイテッド 集積回路における信号タイミングの再構成
US20060104115A1 (en) * 2004-11-18 2006-05-18 Chun Dexter T Robust and high-speed memory access with adaptive interface timing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966162B2 (en) 2011-11-18 2015-02-24 Silicon Motion, Inc. Flash memory controller and method for generating a driving current for flash memories
CN103137180A (zh) * 2011-11-28 2013-06-05 慧荣科技股份有限公司 闪存控制器以及产生闪存的驱动电流的方法
CN103137180B (zh) * 2011-11-28 2015-05-20 慧荣科技股份有限公司 闪存控制器以及产生闪存的驱动电流的方法
CN108428463A (zh) * 2017-02-14 2018-08-21 爱思开海力士有限公司 存储装置
CN108428463B (zh) * 2017-02-14 2021-12-07 爱思开海力士有限公司 存储装置

Also Published As

Publication number Publication date
US20100287335A1 (en) 2010-11-11
JP2011508335A (ja) 2011-03-10
EP2232500A4 (en) 2011-03-23
WO2009084796A1 (en) 2009-07-09
KR100897298B1 (ko) 2009-05-14
EP2232500A1 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101952894A (zh) 读取使能信号调整闪存装置和闪存装置的读取控制方法
US9318172B2 (en) Nonvolatile memory device, read method for nonvolatile memory device, and memory system incorporating nonvolatile memory device
US9093132B2 (en) Nonvolatile memory device, memory system and controller operating method
US10073643B2 (en) Method of initializing storage device including one or more interface chips and nonvolatile memory devices connected to the one or more interface chips
JP4744867B2 (ja) データをセクタ単位にランダムに入出力することができるフラッシュメモリシステム
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
KR101529291B1 (ko) 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US20110126066A1 (en) Multi-chip memory system and related data transfer method
KR20170055395A (ko) 스토리지 장치 및 그것의 디버깅 방법
TWI754050B (zh) 微控制器、具有該微控制器的記憶系統及其操作方法
CN107797821B (zh) 重试读取方法以及使用该方法的装置
CN108962304B (zh) 存储装置及其操作方法
TW201541465A (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
KR20190018326A (ko) 메모리 시스템 및 그의 동작방법
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
KR102384962B1 (ko) 반도체 메모리 장치
US10658046B2 (en) Memory device and method for operating the same
US11049575B2 (en) Memory system and method of operating the same
KR101685636B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
TWI573033B (zh) 資料搜尋方法、記憶體儲存裝置及記憶體控制電路單元
US11646067B2 (en) Data storage device and operating method thereof
KR20090071337A (ko) 읽기 신호 타이밍을 조정하는 플래시 메모리 장치 및 플래시 메모리 장치의 읽기 제어 방법
US10452277B2 (en) Memory device and operating method thereof
CN112309444A (zh) 存储器接口电路、存储器存储装置及设定状态检测方法
KR20170126239A (ko) 제어 회로 및 이를 포함하는 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110119