CN103137180B - 闪存控制器以及产生闪存的驱动电流的方法 - Google Patents
闪存控制器以及产生闪存的驱动电流的方法 Download PDFInfo
- Publication number
- CN103137180B CN103137180B CN201110404715.XA CN201110404715A CN103137180B CN 103137180 B CN103137180 B CN 103137180B CN 201110404715 A CN201110404715 A CN 201110404715A CN 103137180 B CN103137180 B CN 103137180B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- drive current
- current value
- driving current
- flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种闪存控制器。于一实施例中,该闪存控制器耦接至多个闪存,包括一驱动电流产生器以及一处理器。该驱动电流产生器产生一驱动电流以驱动所述闪存。该处理器计算所述闪存的一数目,依据该数目产生一驱动电流值,以及指示该驱动电流产生器产生大小大于或等于该驱动电流值的该驱动电流。其中当该数目愈大时该处理器依据该数目所产生的该驱动电流值愈高。
Description
【技术领域】
本发明系有关于闪存,特别是有关于闪存的控制器。
【背景技术】
闪存需要驱动电流以驱动其运作。一般而言,闪存的驱动电流系由控制器提供。控制器提供固定大小的驱动电流以驱动其所控制器的闪存。由于单一闪存所能储存的数据量有限,一般而言一个电子装置中虽然仅有一个控制器,但控制器可能控制多个闪存以提高电子装置的数据储存量。
随着电子装置的数据储存量增加,控制器所控制的闪存数目也愈来愈多。图1为控制多个闪存的控制器102的示意图。控制器102提供的总驱动电流需要维持8个闪存111~118的数据存取运作。由于控制器所提供的总驱动电流大小系固定的,在多个闪存共享总驱动电流的情形下,每一闪存仅分配到部分驱动电流。当控制器控制了数目在四个以下的闪存时,控制器所提供的驱动电流仍可推动闪存的正确运作。当控制器控制了数目超过四个的闪存时,由于每一闪存仅分配到极小的驱动电流,闪存便难以维持精确的运作,容易产生数据存取的错误。
图2A为一闪存在适当大小的驱动电流驱动下输出的数据信号的示意图。在适当大小的驱动电流驱动下,闪存输出的数据信号的上升时间(risingtime)为1.2ns,而振幅为3.3V。然而,当闪存的驱动电流过低时,由于驱动电流所能提供的电力不足,闪存内部产生的信号会具有较大的衰减与较高的噪声,容易造成错误的运作。图2B为一闪存在过低的驱动电流驱动下产生的数据输出信号的示意图。在过低的驱动电流驱动下,闪存输出的数据信号的上升时间明显的延长为4.45ns,而振幅缩小为2.8V,容易导致控制器对读出数据值的判别的错误。为了维持闪存的数据存取的正确性,需要提供闪存合适大小的驱动电流。因此,需要提供一种闪存控制器,以产生合适的驱动电流。
【发明内容】
有鉴于此,本发明的目的在于提供一种闪存控制器,以解决现有技术存在的问题。于一实施例中,该闪存控制器耦接至多个闪存,包括一驱动电流产生器以及一处理器。该驱动电流产生器产生一驱动电流以驱动所述闪存。该处理器计算所述闪存的一数目,依据该数目产生一驱动电流值,以及指示该驱动电流产生器产生大小大于或等于该驱动电流值的该驱动电流。其中当该数目愈大时该处理器依据该数目所产生的该驱动电流值愈高。
本发明提供一种产生闪存的驱动电流的方法。首先,计算耦接至一闪存控制器的多个闪存的一数目。接着,依据该数目产生一驱动电流值。接着,指示一驱动电流产生器产生大小大于或等于该驱动电流值的一驱动电流,以驱动所述闪存。其中当该数目愈大时依据该数目所产生的该驱动电流值愈高。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举数较佳实施例,并配合所附图示,作详细说明如下:
【附图说明】
图1为控制多个闪存的控制器的示意图;
图2A为一闪存在适当大小的驱动电流驱动下输出的数据信号的示意图;
图2B为一闪存在过低的驱动电流驱动下产生的数据输出信号的示意图;
图3为依据本发明的一电子装置的示意图;
图4为依据本发明的依据闪存数目决定驱动电流大小的方法的流程图;以及
图5为依据本发明的驱动电流表的一实施例的示意图。
【主要组件符号说明】
(图1)
102~控制器;
111-118~闪存;
(图3)
300~电子装置;
320~驱动电流表;
302~控制器;
331-33N~闪存;
312~处理器;
314~驱动电流产生器;
316~随机存取内存;
318~驱动电流值缓存器。
【具体实施方式】
图3为依据本发明的一电子装置300的示意图。电子装置300包括一控制器302以及N个闪存331~33N。控制器302包括多个芯片致能接脚CE1、CE2、CE3、…、CEN,分别耦接至多个闪存331、332、333、…、33N。于一实施例中,控制器302包括处理器312、以及驱动电流产生器314。处理器312与多个闪存331、332、333、…、33N间分别耦接一命令线CMD1、CMD2、CMD3、…、CMDN,并经由所述命令线传送数据存取命令至闪存331~33N。当闪存331~33N执行所接收的数据存取命令后,闪存331~33N亦经由所述命令线分别传送响应消息至处理器312。
驱动电流产生器314产生一驱动电流,该驱动电流经过芯片致能接脚CE1、CE2、CE3、…、CEN分别驱动闪存331、332、333、…、33N。于一实施例中,控制器302包括一驱动电流值缓存器318。驱动电流值缓存器318中储存一驱动电流值。当驱动电流值缓存器318中储存驱动电流值时,驱动电流产生器314可产生大小大于或等于驱动电流值的驱动电流。因此,处理器312可藉由更改驱动电流值缓存器318中储存的驱动电流值而变更驱动电流的大小。
处理器312可检测控制器302所耦接的多个闪存的数目N,并依据闪存的数目N设定驱动电流值缓存器318中储存的驱动电流值大小,以使驱动电流产生器314产生大小适中的驱动电流以供应闪存331~33N。于一实施例中,当闪存的数目N愈大,处理器312所决定的驱动电流值愈大,以确保每一闪存331~33N均能分配到合适大小的驱动电流。于一实施例中,处理器312依据一公式决定对应数目N的驱动电流值,其中该公式反映闪存的数目N与该驱动电流值的对应关系。
于另一实施例中,控制器302包括一随机存取内存316。随机存取内存316中储存一驱动电流表320,该驱动电流表320中纪录多个闪存数目与分别对应所述闪存数目的多个驱动电流默认值。因此,当处理器312计算出控制器302所耦接的闪存的数目N后,处理器312便可依据驱动电流表320查询对应于闪存的数目N的驱动电流默认值,以作为驱动电流值缓存器318储存的驱动电流值。
图5为依据本发明的驱动电流表320的一实施例的示意图。举例来说,当控制器302所控制的闪存的数目为1,驱动电流默认值为4mA。当控制器302所控制的闪存的数目为4,驱动电流默认值为8mA。当控制器302所控制的闪存的数目为64,驱动电流默认值为64mA。因此,闪存的数目愈高,处理器312决定的驱动电流值也愈大,以使驱动电流产生器314产生符合闪存的数目多寡的驱动电流。
图4为依据本发明的依据闪存数目决定驱动电流大小的方法400的流程图。首先,电子装置300的电源被打开。由于此时控制器302的各芯片致能接脚未必皆会耦接至闪存,因此处理器312分别决定控制器302的多个芯片致能接脚CE1、CE2、…、CEN是否耦接到闪存(步骤402)。于一实施例中,处理器312依据芯片致能接脚的电位决定是否芯片致能接脚耦接至一闪存,并进而决定耦接至控制器302的闪存的总数目N。
接着,处理器312分别向闪存331、332、…、33N发送一特定命令(步骤404)。当闪存接收到特定命令后,闪存会向处理器312传送响应消息,而处理器312再依据所接收到的响应消息决定闪存的总数目N(步骤406)。于一实施例中,该特定命令为一读取闪存辨识号(read flash identifier)命令,要求所述闪存331~33N读取其辨识号。因此,处理器312可依据所接收到的闪存辨识号的个数而决定闪存的数目N。于另一实施例中,该特定命令为读取命令或写入命令。当闪存回传读取响应消息或写入响应消息之后,处理器312可依据所接收到的读取响应消息或写入响应消息的个数而决定闪存的数目N。
当处理器312决定闪存的数目N后,便可依据依据闪存的数目N查询驱动电流表320(步骤408),从而得到对应于闪存的数目N的一驱动电流值。接着,处理器312将该驱动电流值储存至驱动电流值缓存器318(步骤410),以完成驱动电流值的设定。接着,驱动电流产生器314产生大小大于或等于该驱动电流值的驱动电流以驱动闪存331~33N(步骤412)。由于驱动电流的大小系依据闪存的数目N而决定,因此驱动电流可以有充足的电力以驱动所有被控制器302所控制的闪存331~33N,而不会发生因驱动电力不足导致的信号衰减及噪声过高的情形,以避免数据存取的错误发生。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此项技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (14)
1.一种闪存控制器,耦接至多个闪存,包括:
一驱动电流产生器,产生一驱动电流以驱动所述闪存;以及
一处理器,计算所述闪存的一数目,依据该数目产生一驱动电流值,以及指示该驱动电流产生器产生大小大于或等于该驱动电流值的该驱动电流;
其中当该数目愈大时该处理器依据该数目所产生的该驱动电流值愈高,其中该闪存控制器经由多个芯片致能(chip enable)接脚耦接至所述闪存,而该处理器依据所述芯片致能接脚的电位决定所述闪存的该数目。
2.根据权利要求1所述的闪存控制器,其特征在于,该闪存控制器分别向所述闪存发送一特定命令,自所述闪存接收对应于该特定命令的多个响应消息,并依据所述响应消息决定所述闪存的该数目。
3.根据权利要求2所述的闪存控制器,其特征在于,该特定命令要求所述闪存读取所述闪存的辨识号(identifier),而所述响应消息为所述闪存回传至该闪存控制器的所述辨识号。
4.根据权利要求2所述的闪存控制器,其特征在于,该特定命令要求所述闪存存取所述闪存中储存的数据,且所述响应消息为所述闪存回传至该闪存控制器的数据存取的执行状态。
5.根据权利要求1所述的闪存控制器,其特征在于,该闪存控制器更包括一驱动电流值缓存器,该处理器将该驱动电流值储存至该驱动电流值缓存器,而该驱动电流产生器依据该驱动电流值缓存器储存的该驱动电流值产生该驱动电流。
6.根据权利要求1所述的闪存控制器,其特征在于,该处理器依据一公式决定该驱动电流值,该公式反映该数目与该驱动电流值的对应关系。
7.根据权利要求1所述的闪存控制器,其特征在于,该闪存控制器包括一随机存取内存,该随机存取内存中储存一驱动电流表,该驱动电流表中纪录多个闪存数目与分别对应所述闪存数目的多个驱动电流默认值,而该处理器由该驱动电流表中查询对应该数目的该驱动电流默认值以作为该驱动电流值。
8.一种产生闪存的驱动电流的方法,包括下列步骤:
计算耦接至一闪存控制器的多个闪存的一数目;
依据该数目产生一驱动电流值;以及
指示一驱动电流产生器产生大小大于或等于该驱动电流值的一驱动电流,以驱动所述闪存;
其中当该数目愈大时依据该数目所产生的该驱动电流值愈高,其中该闪存控制器经由多个芯片致能(chip enable)接脚耦接至所述闪存,而该数目的计算步骤包括依据所述芯片致能接脚的电位决定所述闪存的该数目。
9.根据权利要求8所述的产生闪存的驱动电流的方法,其特征在于,该数目的计算步骤包括:
自该闪存控制器分别向所述闪存发送一特定命令;
自所述闪存接收对应于该特定命令的多个响应消息;以及
依据所述响应消息决定所述闪存的该数目。
10.根据权利要求9所述的产生闪存的驱动电流的方法,其特征在于,该特定命令要求所述闪存读取所述闪存的辨识号(identifier),而所述响应消息为所述闪存回传至该闪存控制器的所述辨识号。
11.根据权利要求9所述的产生闪存的驱动电流的方法,其特征在于,该特定命令要求所述闪存存取所述闪存中储存的数据,且所述响应消息为所述闪存回传至该闪存控制器的数据存取的执行状态。
12.根据权利要求8所述的产生闪存的驱动电流的方法,其特征在于,该指示步骤包括:
以该闪存控制器一驱动电流值缓存器储存该驱动电流值;以及
使该驱动电流产生器依据该驱动电流值缓存器储存的该驱动电流值产生该驱动电流。
13.根据权利要求8所述的产生闪存的驱动电流的方法,其特征在于,该驱动电流值的产生步骤包括依据一公式决定该驱动电流值,其中该公式反映该数目与该驱动电流值的对应关系。
14.根据权利要求8所述的产生闪存的驱动电流的方法,其特征在于,该驱动电流值的产生步骤包括:
以该闪存控制器包括的一随机存取内存储存一驱动电流表,其中该驱动电流表中纪录多个闪存数目与分别对应所述闪存数目的多个驱动电流默认值;以及
由该驱动电流表中查询对应所述闪存的该数目的该驱动电流默认值以作为该驱动电流值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110404715.XA CN103137180B (zh) | 2011-11-28 | 2011-11-28 | 闪存控制器以及产生闪存的驱动电流的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110404715.XA CN103137180B (zh) | 2011-11-28 | 2011-11-28 | 闪存控制器以及产生闪存的驱动电流的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137180A CN103137180A (zh) | 2013-06-05 |
CN103137180B true CN103137180B (zh) | 2015-05-20 |
Family
ID=48496899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110404715.XA Active CN103137180B (zh) | 2011-11-28 | 2011-11-28 | 闪存控制器以及产生闪存的驱动电流的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137180B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433027A (zh) * | 2002-01-18 | 2003-07-30 | 日本电气株式会社 | 驱动能力设定方法、驱动能力设定程序及其驱动电路 |
US7146159B1 (en) * | 2003-12-23 | 2006-12-05 | Sprint Communications Company L.P. | Over-the-air card provisioning system and method |
CN101124552A (zh) * | 2004-09-27 | 2008-02-13 | 西格马特尔公司 | 用于存储数据的系统和方法 |
CN101952894A (zh) * | 2007-12-27 | 2011-01-19 | 韩商英得联股份有限公司 | 读取使能信号调整闪存装置和闪存装置的读取控制方法 |
CN102081967A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 电源电路以及使用该电源电路的半导体存储电路 |
-
2011
- 2011-11-28 CN CN201110404715.XA patent/CN103137180B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433027A (zh) * | 2002-01-18 | 2003-07-30 | 日本电气株式会社 | 驱动能力设定方法、驱动能力设定程序及其驱动电路 |
US7146159B1 (en) * | 2003-12-23 | 2006-12-05 | Sprint Communications Company L.P. | Over-the-air card provisioning system and method |
CN101124552A (zh) * | 2004-09-27 | 2008-02-13 | 西格马特尔公司 | 用于存储数据的系统和方法 |
CN101952894A (zh) * | 2007-12-27 | 2011-01-19 | 韩商英得联股份有限公司 | 读取使能信号调整闪存装置和闪存装置的读取控制方法 |
CN102081967A (zh) * | 2009-11-30 | 2011-06-01 | 海力士半导体有限公司 | 电源电路以及使用该电源电路的半导体存储电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103137180A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101804521B1 (ko) | 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템 | |
EP2443556B1 (en) | Parallel training of dynamic random access memory channel controllers | |
CN100594550C (zh) | 用于降低单片直流电源的片上终接电路、方法及存储系统 | |
US8064250B2 (en) | Providing a ready-busy signal from a non-volatile memory device to a memory controller | |
US7383416B2 (en) | Method for setting a second rank address from a first rank address in a memory module | |
CN1260736C (zh) | 半导体存储器及其更新控制电路 | |
US20200202920A1 (en) | Protocol For Refresh Between A Memory Controller And A Memory Device | |
CN109859780A (zh) | 半导体存储器 | |
CN105846972B (zh) | 发送校准方法和控制设备 | |
US8989877B2 (en) | System and method for controlling a machine | |
CN102339261B (zh) | 一种ddr2sdram控制器 | |
CN103137180B (zh) | 闪存控制器以及产生闪存的驱动电流的方法 | |
CN105095122B (zh) | 控制内存芯片的方法、芯片控制器和内存控制器 | |
CN1937075B (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
CN102820058B (zh) | 半导体存储器件及其操作方法 | |
CN105531681A (zh) | 存储装置、存储系统以及存储装置控制方法 | |
CN108231104A (zh) | 存储器件、包括其的存储系统以及存储系统的操作方法 | |
CN108809186B (zh) | 一种实现负载运行状态判断的电机控制方法及系统 | |
KR20120082292A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 | |
WO2019114450A1 (zh) | 一种数据边沿的跳变方法 | |
US8966162B2 (en) | Flash memory controller and method for generating a driving current for flash memories | |
CN102520222A (zh) | 电能表系统抗干扰控制方法 | |
CN110705128A (zh) | 一种可调参数的随机共振模拟系统 | |
KR101115453B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
CN104795098B (zh) | 存储器装置与控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |