TW201541465A - 取樣電路模組、記憶體控制電路單元及資料取樣方法 - Google Patents

取樣電路模組、記憶體控制電路單元及資料取樣方法 Download PDF

Info

Publication number
TW201541465A
TW201541465A TW103115032A TW103115032A TW201541465A TW 201541465 A TW201541465 A TW 201541465A TW 103115032 A TW103115032 A TW 103115032A TW 103115032 A TW103115032 A TW 103115032A TW 201541465 A TW201541465 A TW 201541465A
Authority
TW
Taiwan
Prior art keywords
circuit
delay
signal
clock signal
output
Prior art date
Application number
TW103115032A
Other languages
English (en)
Other versions
TWI489482B (zh
Inventor
吳仁鉅
陳安忠
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW103115032A priority Critical patent/TWI489482B/zh
Priority to US14/309,879 priority patent/US9449660B2/en
Application granted granted Critical
Publication of TWI489482B publication Critical patent/TWI489482B/zh
Publication of TW201541465A publication Critical patent/TW201541465A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種取樣電路模組、記憶體控制電路單元及資料取樣方法。取樣電路模組包括狀態機電路、第一延遲線電路、第二延遲線電路及延遲訊號輸出電路。狀態機電路反應於第一控制訊號而輸出第二控制訊號及/或第三控制訊號。第一延遲線電路用以接收參考時脈訊號與第二控制訊號以輸出第一延遲時脈訊號。第二延遲線電路用以接收參考時脈訊號與第三控制訊號以輸出第二延遲時脈訊號。延遲訊號輸出電路用以接收第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號。

Description

取樣電路模組、記憶體控制電路單元及資料取樣方法
本發明是有關於一種時脈延遲技術，且特別是有關於一種取樣電路模組及應用此取樣電路模組的記憶體控制電路單元及資料取樣方法。
在記憶體系統中，經常會使用時脈訊號來作為電路動作時序的基準。一般來說，時脈訊號是由震盪器產生，並且透過連接線將時脈訊號送至記憶體系統中的各個晶片。然而，時脈訊號在傳遞的過程中可能會發生相位偏移。溫度與系統的供給電壓變化也可能會是造成相位偏移的原因。相位偏移可能會使得記憶體系統在讀取或寫入資料時的錯誤率上升。
延遲鎖定迴路(delay locked loop,DLL)就是用來解決傳送至各晶片的時脈訊號不同步的問題。延遲鎖定迴路主要可分為類比式延遲電路與數位式延遲電路。類比式延遲電路是利用電壓來控制延遲線的延遲時間，並且類比式延遲電路的輸出時脈較容易 受電源雜訊與溫度的干擾。數位式延遲電路則是透過發送指示訊號來動態改變延遲線的延遲量或延遲級數，並且數位式延遲電路抗干擾的能力較強。在輸出時脈訊號時，若數位式延遲電路的延遲線的延遲量或延遲級數被改變，則往往會發生時脈抖動(jitter)。
特別是，對於使用數位式延遲電路的記憶體系統來說，當一筆資料正在被寫入至記憶體系統或者從記憶體系統中讀取時，若時脈訊號的相位偏移過大且沒有被即時地修正，則讀取或寫入的資料的正確性可能會下降。
有鑑於此，本發明提供一種取樣電路模組、記憶體控制電路單元及資料取樣方法，可提升資料取樣的正確性。
本發明的一範例實施例提出一種取樣電路模組，其包括延遲鎖定迴路與取樣電路。延遲鎖定迴路包括控制電路與延遲電路。控制電路用以接收參考時脈訊號以輸出第一控制訊號。延遲電路耦接至控制電路，並且包括狀態機電路、第一延遲線電路、第二延遲線電路及延遲訊號輸出電路。狀態機電路用以接收第一控制訊號，並且反應於第一控制訊號而輸出第二控制訊號及/或第三控制訊號。第一延遲線電路耦接至狀態機電路，並且用以接收參考時脈訊號與第二控制訊號以輸出第一延遲時脈訊號。第二延遲線電路耦接至狀態機電路，並且用以接收參考時脈訊號與第三控制訊號以輸出第二延遲時脈訊號。延遲訊號輸出電路耦接至第 一延遲線電路、第二延遲線電路及狀態機電路，並且用以接收第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號。取樣電路耦接至延遲鎖定迴路，並且用以接收第三延遲時脈訊號，並且根據第三延遲時脈訊號來取樣(sampling)資料訊號以獲得取樣資料。
在一範例實施例中，所述第二控制訊號用以控制第一延遲線電路的第一延遲級數，並且第三控制訊號用以控制第二延遲線電路的第二延遲級數。
在一範例實施例中，所述狀態機電路更用以輸出第四控制訊號，並且延遲訊號輸出電路接收第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號的操作包括：接收第一延遲時脈訊號、第二延遲時脈訊號及第四控制訊號以輸出第三延遲時脈訊號。
在一範例實施例中，所述延遲訊號輸出電路包括第一開關電路與第二開關電路，第四控制訊號包括第一致能訊號與第二致能訊號，第一致能訊號用以控制第一開關電路的第一開關狀態，並且第二致能訊號用以控制第二開關電路的第二開關狀態。
在一範例實施例中，所述延遲訊號輸出電路更包括相位內插(phase interpolation)電路，相位內插電路用以接收第一開關電路的第一輸出訊號及/或第二開關電路的第二輸出訊號以形成第三延遲時脈訊號。
在一範例實施例中，所述第一延遲線電路包括多個第一 延遲單元，第二延遲線電路包括多個第二延遲單元，相位內插電路包括至少一第三延遲單元與至少一第四延遲單元。所述第三延遲單元的一輸入端耦接至第一開關電路的一輸出端，所述第四延遲單元的一輸入端耦接至第二開關電路的一輸出端，並且所述第三延遲單元的一輸出端與所述第四延遲單元的一輸出端耦接至相位內插電路的一輸出端。
在一範例實施例中，所述第一延遲線電路的第一延遲級數僅在第一開關電路處於非導通狀態時被改變，並且第二延遲線電路的第二延遲級數僅在第二開關電路處於非導通狀態時被改變。
本發明的一範例實施例提出一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，其中可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述記憶體控制電路單元包括主機介面、記憶體介面、取樣電路模組及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。取樣電路模組包括延遲鎖定迴路與取樣電路。延遲鎖定迴路包括控制電路與延遲電路。控制電路用以接收參考時脈訊號以輸出第一控制訊號。延遲電路耦接至控制電路，並且包括狀態機電路、第一延遲線電路、第二延遲線電路及延遲訊號輸出電路。狀態機電路用以接收第一控制訊號，並且反應於第一控制訊號而輸出第二控制訊號及/或第三控制訊號。第一延遲線電路耦接至狀態機電路，並且用以接收參考時脈訊號與第二控 制訊號以輸出第一延遲時脈訊號。第二延遲線電路耦接至狀態機電路，並且用以接收參考時脈訊號與第三控制訊號以輸出第二延遲時脈訊號。延遲訊號輸出電路耦接至第一延遲線電路、第二延遲線電路及狀態機電路，並且用以接收第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號。取樣電路耦接至延遲鎖定迴路，並且用以接收第三延遲時脈訊號，並且根據第三延遲時脈訊號來取樣資料訊號以獲得取樣資料。記憶體管理電路耦接至主機介面、記憶體介面及取樣電路模組，並且用以發送寫入指令序列，其中寫入指令序列用以將對應於取樣資料的資料寫入至可複寫式非揮發性記憶體模組。
本發明的一範例實施例提出一種資料取樣方法，其包括：接收第一控制訊號，並且反應於第一控制訊號而輸出第二控制訊號及/或第三控制訊號；根據參考時脈訊號與第二控制訊號以輸出第一延遲時脈訊號；根據參考時脈訊號與第三控制訊號以輸出第二延遲時脈訊號；根據第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號；根據第三延遲時脈訊號來取樣資料訊號以獲得取樣資料；以及發送寫入指令序列，其中寫入指令序列用以將對應於取樣資料的資料寫入至可複寫式非揮發性記憶體模組。
在一範例實施例中，所述資料取樣方法更包括：輸出一第四控制訊號。其中根據第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號的步驟包括：根據第一延遲時脈訊號、 第二延遲時脈訊號及第四控制訊號以輸出第三延遲時脈訊號。
在一範例實施例中，所述根據第一延遲時脈訊號、第二延遲時脈訊號及第四控制訊號以輸出第三延遲時脈訊號的步驟包括：根據第一開關電路的第一輸出訊號及/或第二開關電路的第二輸出訊號以形成第三延遲時脈訊號。
基於上述，反應於第一控制訊號，狀態機電路可以分別透過第二控制訊號與第三控制訊號來控制第一延遲線電路與第二延遲線電路，並且延遲訊號輸出電路可以根據第一延遲線電路輸出的第一延遲時脈訊號與第二延遲線電路輸出的第二延遲時脈訊號來產生第三延遲時脈訊號。藉此，透過始終維持至少一個延遲線電路的正常輸出以及在背景更新閒置中的(idling)延遲線電路的延遲量或延遲級數，延遲時脈訊號可以持續地被輸出，並且輸出的延遲時脈訊號的相位也可以持續地被鎖定。此外，發生時脈抖動的機率也會相對減少。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧延遲鎖定迴路
11‧‧‧控制電路
112‧‧‧延遲線電路
114、122‧‧‧狀態機電路
12、52‧‧‧延遲電路
124‧‧‧第一延遲線電路
126‧‧‧第二延遲線電路
128、328、528‧‧‧延遲訊號輸出電路
21、31、32、532、534‧‧‧延遲單元
330‧‧‧第一開關電路
332‧‧‧第二開關電路
530‧‧‧相位內插電路
CS_1‧‧‧第一控制訊號
CS_2‧‧‧第二控制訊號
CS_3‧‧‧第三控制訊號
CS_4‧‧‧第四控制訊號
DCS_1‧‧‧第一延遲時脈訊號
DCS_2‧‧‧第二延遲時脈訊號
DCS_3‧‧‧第三延遲時脈訊號
EN_1‧‧‧第一致能訊號
EN_2‧‧‧第二致能訊號
ICS‧‧‧內部時脈訊號
RCS‧‧‧參考時脈訊號
S_1、S_2‧‧‧訊號
T1、T2、T3、T4‧‧‧時間點
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
1002‧‧‧連接介面單元
1004‧‧‧記憶體控制電路單元
1006‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
208‧‧‧取樣電路模組
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
2082‧‧‧取樣電路
DS‧‧‧資料訊號
SD‧‧‧取樣資料
S1402、S1404、S1406、S1408、S1502、S1504、S1506、S1508、S1510、S1512‧‧‧步驟
圖1是根據本發明之一範例實施例所繪示的延遲鎖定迴路的示意圖。
圖2是根據本發明之一範例實施例所繪示的控制電路的示意 圖。
圖3是根據本發明之一範例實施例所繪示的延遲電路的示意圖。
圖4是根據本發明之一範例實施例所繪示的調整延遲級數的時序示意圖。
圖5是根據本發明之另一範例實施例所繪示的延遲電路的示意圖。
圖6是根據本發明之一範例實施例所繪示的相位內插的示意圖。
圖7是根據本發明之另一範例實施例所繪示的調整延遲級數的時序示意圖。
圖8是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖9是根據本發明之一範例實施例所繪示的電腦系統與輸入/輸出裝置的示意圖。
圖10是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖11是繪示圖8所示的記憶體儲存裝置的概要方塊圖。
圖12是根據本發明之一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖13是根據本發明之一範例實施例所繪示之取樣電路模組的示意圖。
圖14是根據本發明之一範例實施例所繪示之延遲時脈訊號產生方法的流程圖。
圖15是根據本發明之一範例實施例所繪示之資料取樣方法的流程圖。
為了使本揭露之內容可以被更容易明瞭，以下特舉範例實施例作為本揭露確實能夠據以實施的範例。然而，本發明不僅限於所例示的多個範例實施例，其中範例實施例之間也允許有適當的結合。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。
圖1是根據本發明之一範例實施例所繪示的延遲鎖定迴路的示意圖。
請參照圖1，延遲鎖定迴路(delay locked loop,DLL)10包括控制電路11與延遲電路12。在一範例實施例中，延遲鎖定迴路10亦可稱為主僕式(master-slave)延遲鎖定迴路，控制電路11亦可稱為是此主僕式延遲鎖定迴路中的主延遲電路，並且延遲電路12亦可稱為是此主僕式延遲鎖定迴路中的僕延遲電路。一般來說，在一個延遲鎖定迴路10中，控制電路11的數量是一個，而延遲電路12的數量則可以是一或多個。在本範例實施例中，延遲鎖定迴路10是數位式(digital)的延遲鎖定迴路。然而，在另一範例實施例中，延遲鎖定迴路10亦可以是類比式(analog)的延遲鎖定迴 路。
控制電路11用以接收參考時脈(clock)訊號RCS以輸出第一控制訊號CS_1。其中，參考時脈訊號RCS例如是由一個震盪器(oscillator)產生的。
圖2是根據本發明之一範例實施例所繪示的控制電路的示意圖。
請參照圖2，在一範例實施例中，控制電路11包括延遲線電路112與狀態機電路114。
延遲線電路112包括多個延遲單元21。延遲單元21可以相互串接或者以任意方式連接，並且每一個延遲單元21可以是一個正向延遲元件或一個反向(inverse)延遲元件。當參考時脈訊號RCS通過延遲線電路112時，延遲線電路112會輸出內部時脈訊號ICS。
狀態機電路114用以接收參考時脈訊號RCS與內部時脈訊號ICS，並且根據參考時脈訊號RCS與內部時脈訊號ICS之間的相位差來產生第一控制訊號CS_1。第一控制訊號CS_1用以控制延遲線電路112的延遲量，以使內部時脈訊號ICS與參考時脈訊號RCS之間的相位差儘可能的趨近於一預設值(例如，內部時脈訊號ICS的相位落後參考時脈訊號RCS的相位1/4個時脈週期)。當內部時脈訊號ICS的相位領先參考時脈訊號RCS的相位太多時，第一控制訊號CS_1會指示增加延遲線電路112的延遲量；當內部時脈訊號ICS的相位落後參考時脈訊號RCS的相位太多時， 第一控制訊號CS_1會指示減少延遲線電路112的延遲量。在一範例實施例中，延遲線電路112的延遲量亦可以延遲級數來表示。例如，當延遲線電路112的延遲級數越大，表示延遲線電路112的延遲量越大；當延遲線電路112的延遲級數越小，表示延遲線電路112的延遲量越小。關於如何控制延遲線電路112的延遲量或延遲級數應屬本領域的通常知識，故在此不加以贅述。特別是，當內部時脈訊號ICS與參考時脈訊號RCS之間的相位差成功地趨近且維持在此預設值時，表示已達成相位鎖定。此外，狀態機電路114可以包括相位偵測器(未繪示)與微控制器(未繪示)。相位偵測器用以偵測內部時脈訊號ICS與參考時脈訊號RCS之間的相位差，並且微控制器用以根據相位偵測器的偵測結果產生第一控制訊號CS_1。
請再次參照圖1，延遲電路12耦接至控制電路11。延遲電路12包括狀態機電路122、第一延遲線電路124、第二延遲線電路126及延遲訊號輸出電路128。
狀態機電路122耦接至控制電路11。狀態機電路122用以接收第一控制訊號CS_1，並且反應於第一控制訊號CS_1而輸出第二控制訊號CS_2及/或第三控制訊號CS_3。具體而言，第二控制訊號CS_2用以控制第一延遲線電路124的延遲級數(亦稱為第一延遲級數)，並且第三控制訊號CS_3用以控制第二延遲線電路126的延遲級數(亦稱為第二延遲級數)。在本範例實施例中，狀態機電路122會持續發送第二控制訊號CS_2至第一延遲線電路 124，並且持續發送第三控制訊號CS_3至第二延遲線電路126。然而，在另一範例實施例中，只有當需要改變第一延遲線電路124的第一延遲級數時，狀態機電路122才會發送第二控制訊號CS_2，並且只有當需要改變第二延遲線電路126的第二延遲級數時，狀態機電路122才會發送第三控制訊號CS_3。
第一延遲線電路124耦接至狀態機電路122，並且用以接收參考時脈訊號RCS與第二控制訊號CS_2以輸出第一延遲時脈訊號DCS_1。具體來說，第一延遲線電路124的輸入端會接收參考時脈訊號RCS。第一延遲線電路124的控制端會接收第二控制訊號CS_2，並且反應於第二控制訊號CS_2來調整第一延遲級數。隨著第一延遲級數被調整，第一延遲線電路124的長度也會被調整。根據調整後的第一延遲級數，第一延遲線電路124會對參考時脈訊號RCS進行延遲，並且從第一延遲線電路124的輸出端輸出第一延遲時脈訊號DCS_1。
第二延遲線電路126耦接至狀態機電路122，並且用以接收參考時脈訊號RCS與第三控制訊號CS_3以輸出第二延遲時脈訊號DCS_2。具體來說，第二延遲線電路126的輸入端會接收參考時脈訊號RCS。第二延遲線電路126的控制端會接收第三控制訊號CS_3，並且反應於第三控制訊號CS_3來調整第二延遲級數。隨著第二延遲級數被調整，第二延遲線電路126的長度也會被調整。根據調整後的第二延遲級數，第二延遲線電路126會對參考時脈訊號RCS進行延遲，並且從第二延遲線電路126的輸出端輸 出第二延遲時脈訊號DCS_2。
延遲訊號輸出電路128耦接至狀態機電路122、第一延遲線電路124、第二延遲線電路126，並且用以接收第一延遲時脈訊號DCS_1與第二延遲時脈訊號DCS_2以輸出第三延遲時脈訊號DCS_3。例如，在接收到第一延遲時脈訊號DCS_1與第二延遲時脈訊號DCS_2之後，延遲訊號輸出電路128可以直接或者經過一或多個電路元件(例如，開關電路、正向延遲元件或反向延遲元件)來輸出第一延遲時脈訊號DCS_1及/或第二延遲時脈訊號DCS_2，以作為第三延遲時脈訊號DCS_3。特別是，第三延遲時脈訊號DCS_3的相位可以是與第一延遲時脈訊號DCS_1的相位相同、與第二延遲時脈訊號DCS_2的相位相同、或者是與第一延遲時脈訊號DCS_1與第二延遲時脈訊號DCS_2經由相位內插(phase interpolation)等方式結合而產生的訊號的相位相同。
在一範例實施例中，反應於第一控制訊號CS_1，狀態機電路122更用以輸出第四控制訊號CS_4，並且延遲訊號輸出電路128會接收第一延遲時脈訊號DCS_1、第二延遲時脈訊號DCS_2及第四控制訊號CS_4以輸出第三延遲時脈訊號DCS_3。
圖3是根據本發明之一範例實施例所繪示的延遲電路的示意圖。
請參照圖3，第一延遲線電路124包括多個延遲單元31(亦稱為第一延遲單元)。第二延遲線電路126包括多個延遲單元32(亦稱為第二延遲單元)。延遲單元31可以相互串接，並且延遲單元 32可以相互串接。每一個延遲單元31及/或每一個延遲單元32可以是一個正向延遲元件或一個反向延遲元件。
在此範例實施例中，延遲訊號輸出電路328包括第一開關(switch)電路330與第二開關電路332。第一開關電路330與第二開關電路332各別包括一或多個開關。第四控制訊號CS_4包括第一致能訊號EN_1與第二致能訊號EN_2。第一致能訊號EN_1用以控制第一開關電路330的開關狀態(亦稱為第一開關狀態)，並且第二致能訊號EN_2用以控制第二開關電路332的開關狀態(亦稱為第二開關狀態)。然而，在另一範例實施例中，第一開關電路330與第二開關電路332亦可以合併為一個開關，而可選擇導通第一延遲線電路124至延遲訊號輸出電路328的輸出端之間的路徑，或者導通第二延遲線電路126至延遲訊號輸出電路328的輸出端之間的路徑，並且此開關可由第四控制訊號CS_4來控制。
在此範例實施例中，狀態機電路122不會使第一開關電路330與第二開關電路332同時處於導通狀態。當第一開關電路330處於非導通狀態時，可視為第一延遲線電路124處於閒置狀態。當第一延遲線電路124處於閒置狀態時，可於背景更新第一延遲線電路124的第一延遲級數。類似地，當第二開關電路332處於非導通狀態時，可視為第二延遲線電路126處於閒置狀態。當第二延遲線電路126處於閒置狀態時，可於背景更新第二延遲線電路126的第二延遲級數。換言之，在任何時間點，第一延遲線電路124與第二延遲線電路126的至少其中之一會正常輸出訊 號。此外，第一延遲線電路124的第一延遲級數僅在第一開關電路330處於非導通狀態時被改變，並且第二延遲線電路126的第二延遲級數也僅在第二開關電路126處於非導通狀態時被改變。
假設目前第一開關電路330處於導通狀態，第二開關電路332處於非導通狀態，並且第一控制訊號CS_1指示需要調整延遲線電路的延遲級數。此時，狀態機電路122會根據第一控制訊號CS_1來調整第二延遲線電路126的第二延遲級數。等到第二延遲線電路126的第二延遲級數調整完畢且輸出的第二延遲時脈訊號DCS_2趨於穩定(例如，經過1~2個時脈週期)之後，狀態機電路122會透過第一致能訊號EN_1來將第一開關電路330從導通狀態切換至非導通狀態，並且同時透過第二致能訊號EN_2來將第二開關電路332從非導通狀態切換至導通狀態。藉此，延遲訊號輸出電路128可以即時地從輸出第一延遲時脈訊號DCS_1切換至輸出第二延遲時脈訊號DCS_2以作為第三延遲時脈訊號DCS_3。
圖4是根據本發明之一範例實施例所繪示的調整延遲級數的時序示意圖。
請參照圖4，假設在時間點T1之前，第一致能訊號EN_1為高準位且第二致能訊號EN_2為低準位，因此，第一開關電路330處於導通狀態，第二開關電路332處於非導通狀態，並且狀態機電路122透過帶有舊的延遲資訊的第二控制訊號CS_2與第三控制訊號CS_3來控制第一延遲線電路124與第二延遲線電路126(例如，第一延遲線電路124與第二延遲線電路126的延遲級數皆是 “9”)。在時間點T1，反應於指示需要調整延遲線電路的延遲級數的第一控制訊號CS_1，狀態機電路122發送帶有新的延遲資訊的第三控制訊號CS_3至第二延遲線電路126，以調整第二延遲線電路126的第二延遲級數(例如，將第二延遲線電路126的第二延遲級數從“9”調整為“10”)。在經過1~2個時脈週期之後，在時間點T2，狀態機電路122將第一致能訊號EN_1切換為低準位且同時將第二致能訊號EN_2切換為高準位，以使第一開關電路330處於非導通狀態，並且同時使第二開關電路332處於導通狀態。在時間點T2之後的任一時間點(例如，時間點T3)，狀態機電路122發送帶有新的延遲資訊的第二控制訊號CS_2至第一延遲線電路124，以調整第一延遲線電路124的第一延遲級數(例如，將第一延遲線電路124的第一延遲級數從“9”調整為“10”)。至此，完成第一延遲線電路124的第一延遲級數與第二延遲線電路126的第二延遲級數的一次更新。換言之，在時間點T2之前，第三延遲時脈訊號DCS_3的相位基本上會與第一延遲時脈訊號DCS_1的相位相同。在時間點T2之後，第三延遲時脈訊號DCS_3的相位則是會與第二延遲時脈訊號DCS_2的相位相同。在時間點T2附近，第三延遲時脈訊號DCS_3也不容易發生時脈抖動。
值得一提的是，在圖3與圖4的範例實施例中，狀態機電路122可能要謹慎決定切換第一致能訊號EN_1與第二致能訊號EN_2的時機(例如，時間點T2)，以使第一延遲時脈訊號DCS_1的平坦區與第二延遲時脈訊號DCS_2的平坦區可以銜接。例如， 在一範例實施例中，時間點T2是在第一延遲時脈訊號DCS_1的1/4脈波週期處。若第一延遲時脈訊號DCS_1的平坦區與第二延遲時脈訊號DCS_2的平坦區沒有銜接，則第三延遲時脈訊號DCS_3可能會發生時脈抖動。
圖5是根據本發明之另一範例實施例所繪示的延遲電路的示意圖。
請參照圖5，延遲電路52包括狀態機電路122、第一延遲線電路124、第二延遲線電路126及延遲訊號輸出電路528。其中，狀態機電路122、第一延遲線電路124及第二延遲線電路126分別相同或相似於圖3的範例實施例中的狀態機電路122、第一延遲線電路124及第二延遲線電路126，故在此不重複贅述。
延遲訊號輸出電路528包括第一開關電路330、第二開關電路332及相位內插(phase interpolation)電路530。其中，第一開關電路330與第二開關電路332分別相同或相似於圖3的範例實施例中的第一開關電路330與第二開關電路332，故在此不重複贅述。
相位內插電路530用以接收第一開關電路330的輸出訊號(亦稱為第一輸出訊號)及/或第二開關電路332的輸出訊號(亦稱為第二輸出訊號)以形成第三延遲時脈訊號DCS_3。具體而言，相位內插電路530包括一或多個第三延遲單元532與一或多個第四延遲單元534。第三延遲單元532相互串接，並且第三延遲單元532的一輸入端耦接至第一開關電路330的輸出端。第四延遲單元 534也相互串接，並且第四延遲單元534的一輸入端耦接至第二開關電路332的輸出端。第三延遲單元532的一輸出端與第四延遲單元534的一輸出端耦接至相位內插電路530的輸出端。當第一開關電路330與第二開關電路332同時處於導通狀態時，相位內插電路530會對第一開關電路330的輸出訊號與第二開關電路332的輸出訊號執行相位內插。在執行相位內插後，相位內插電路530的輸出訊號(即，第三延遲時脈訊號DCS_3)的相位會介於第一開關電路330的輸出訊號的相位與第二開關電路332的輸出訊號的相位之間，且不容易發生時脈抖動。此外，若使第一延遲線電路124的第一延遲級數與第二延遲線電路126的第二延遲級數逐步切換(例如，逐級增加或逐級減少)，而不是一次跳過好幾級的切換(例如，從第三級一次切換到第九級)，則相位內插電路530的輸出訊號(即，第三延遲時脈訊號DCS_3)發生時脈抖動的機率可以更加下降。
圖6是根據本發明之一範例實施例所繪示的相位內插的示意圖。
請參照圖6，假設第一開關電路330的輸出訊號是訊號S_1，第二開關電路332的輸出訊號是訊號S_2，則經過相位內插後，相位內插電路530的輸出訊號(即，第三延遲時脈訊號DCS_3)的相位會介於訊號S_1的相位與訊號S_2的相位之間。
也就是說，本範例實施例與圖3的範例實施例的主要差別在於，在本範例實施例中，第一開關電路330與第二開關電路 332可以同時處於導通狀態。換言之，狀態機電路122只要注意第一延遲線電路124的第一延遲級數僅在第一開關電路330處於非導通狀態時被改變，並且第二延遲線電路126的第二延遲級數也僅在第二開關電路126處於非導通狀態時被改變即可，而可以不用那麼謹慎的限制第一開關電路330與第二開關電路332的導通狀態被切換的時機(如圖4所示)，從而可有效減輕狀態機電路122的運算負擔。
圖7是根據本發明之另一範例實施例所繪示的調整延遲級數的時序示意圖。
請參照圖7，假設在階段0，第一致能訊號EN_1為高準位且第二致能訊號EN_2為低準位，因此，第一開關電路330處於導通狀態，第二開關電路332處於非導通狀態，並且狀態機電路122透過帶有舊的延遲資訊的第二控制訊號CS_2與第三控制訊號CS_3來控制第一延遲線電路124與第二延遲線電路126(例如，第一延遲線電路124與第二延遲線電路126的延遲級數皆是“9”)。在階段1(例如，時間點T1)，反應於指示需要調整延遲線電路的延遲級數的第一控制訊號CS_1，狀態機電路122發送帶有新的延遲資訊的第三控制訊號CS_3至第二延遲線電路126，以調整第二延遲線電路126的第二延遲級數(例如，將第二延遲線電路126的第二延遲級數從“9”調整為“10”)。等到第二延遲線電路126的第二延遲級數調整完畢且輸出的第二延遲時脈訊號DCS_2趨於穩定(例如，經過1~2個時脈週期)之後，在階段2(例如，時間點T2)，狀 態機電路122將第二致能訊號EN_2切換為高準位，以使第二開關電路332處於導通狀態。接著，在階段3(例如，時間點T3)，狀態機電路122將第一致能訊號EN_1切換為低準位，以使第一開關電路330處於非導通狀態。也就是說，在時間點T2與T3之間，第一開關電路330與第二開關電路332都是處於導通狀態，並且相位內插電路530會對第一開關電路330的輸出訊號與第二開關電路332的輸出訊號執行相位內插。在階段4(例如，時間點T4)，狀態機電路122發送帶有新的延遲資訊的第二控制訊號CS_2至第一延遲線電路124，以調整第一延遲線電路124的第一延遲級數(例如，將第一延遲線電路124的第一延遲級數從“9”調整為“10”)。在階段5，第一延遲線電路124的第一延遲級數與第二延遲線電路126的第二延遲級數都完成更新。藉此，在更新第一延遲線電路124的第一延遲級數與第二延遲線電路126的第二延遲級數的過程中，相位內插電路530的輸出訊號(即，第三延遲時脈訊號DCS_3)都不容易發生時脈抖動。然而，上述階段0至階段5僅是為了說明方便而使用，而不是用以限制本發明。
應注意的是，在圖1至圖7的範例實施例中，所繪示之延遲鎖定迴路10的電路結構僅為範例，而可更進一步地依據延遲鎖定迴路10的電氣特性來增加電子元件。例如，在需要改善電氣特性的位置增加電容(capacitance)、電阻(resistance)及/或電晶體(transistors)等。此外，在一範例實施例中，上述提出的延遲鎖定迴路10是用於記憶體儲存裝置(亦稱，記憶體儲存系統)中，或者 是用於用以控制此記憶體儲存裝置的記憶體控制電路單元中。
一般來說，記憶體儲存裝置包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖8是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖9是根據本發明之一範例實施例所繪示的電腦系統與輸入/輸出裝置的示意圖。圖10是根據本發明之一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
請參照圖8，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖9所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖9所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存 裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖11是繪示圖8所示的記憶體儲存裝置的概要方塊圖。
請參照圖11，記憶體儲存裝置100包括連接介面單元1002、記憶體控制電路單元1004與可複寫式非揮發性記憶體模組1006。
在本範例實施例中，連接介面單元1002是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元1002亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、 通用序列匯流排(Universal Serial Bus,USB)標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。在本範例實施例中，連接介面單元可與記憶體控制電路單元封裝在一個晶片中，或佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元1004用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組1006中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組1006是耦接至記憶體控制電路單元1004，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組1006包括實體抹除單元304(0)~304(R)。實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。在本範例實施例中，每一實體抹除單元是由64個實體程式化單元組成。然而，在本發明之其他範例實施例中，每一實體抹除單元是由128、256個 實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含16個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組1006為多階記憶胞(Multi Level Cell，MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元資料的快閃記憶體模組)。然而，本發明不限於此，可複寫式非揮發性記憶體模組1006亦可是單階記憶胞(Single Level Cell，SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元資料的快閃記憶體模組)、複數階記憶胞(Trinary Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元資料的快閃記憶體模組)、 其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖12是根據本發明之一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖12，記憶體控制電路單元1004包括記憶體管理電路202、主機介面204、記憶體介面206及取樣電路模組208。
記憶體管理電路202用以控制記憶體控制電路單元1004的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組1006的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元1004被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組1006中之控制指令載入至記憶體管理電路202的隨機 存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組1006的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組1006下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組1006中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組1006下達讀取指令以從可複寫式非揮發性記憶體模組1006中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組1006下達抹除指令以將資料從可複寫式非揮發性記憶體模組1006中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組1006的資料以及從可複寫式非揮發性記憶體模組1006中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可 以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組1006。也就是說，欲寫入至可複寫式非揮發性記憶體模組1006的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組1006所能接受的格式。
取樣電路模組208耦接至記憶體管理電路202，並且用以對資料訊號進行取樣以輸出取樣資料。其中，資料訊號可以是與主機系統1000欲寫入至可複寫式非揮發性記憶體模組1006的資料有關，或者是與從可複寫式非揮發性記憶體模組1006中取讀出來的資料有關。
圖13是根據本發明之一範例實施例所繪示之取樣電路模組的示意圖。
請參照圖13，取樣電路模組208包括延遲鎖定迴路10與取樣(sampling)電路2082。
延遲鎖定迴路10用以接收延遲時脈訊號RCS，並且對延遲時脈訊號RCS進行延遲以提供延遲時脈訊號(例如，第三延遲時脈訊號DCS_3)至取樣電路2082。延遲鎖定迴路10相同或相似於圖1的範例實施例中的延遲鎖定迴路10，故在此不重複贅述。延遲鎖定迴路10可以包括一或多個延遲電路12及/或一或多個延遲電路52。此外，在另一範例實施例中，延遲鎖定迴路10亦可以是 配置在記憶體控制電路單元1004之外，而提供延遲時脈訊號(例如，第三延遲時脈訊號DCS_3)至記憶體控制電路單元1004。在一範例實施例中，延遲鎖定迴路10亦可以提供延遲時脈訊號(例如，第三延遲時脈訊號DCS_3)至記憶體儲存裝置100中的其他晶片(或電路元件)，本發明不加以限制。
取樣電路2082耦接至延遲鎖定迴路10，並且用以接收資料訊號DS與來自延遲鎖定迴路10的延遲時脈訊號(例如，第三延遲時脈訊號DCS_3)。其中，資料訊號DS可以是與主機系統1000欲寫入至可複寫式非揮發性記憶體模組1006的資料有關，或者是與從可複寫式非揮發性記憶體模組1006中取讀出來的資料有關。取樣電路2082會根據來自延遲鎖定迴路10的延遲時脈訊號(例如，第三延遲時脈訊號DCS_3)來取樣資料訊號DS，以獲得取樣資料SD，並且輸出取樣資料SD。然後，記憶體管理電路202可以根據取樣資料SD將對應的資料傳送至可複寫式非揮發性記憶體模組1006或者傳送至主機系統1000。在一範例實施例中，對應於取樣資料SD的資料可以是取樣資料SD本身所包含的位元資料。在獲得取樣資料SD之後，記憶體管理電路202可以將取樣資料SD傳送至可複寫式非揮發性記憶體模組1006或者傳送至主機系統1000。然而，在另一範例實施例中，對應於取樣資料SD的資料則是取樣資料SD經過驗證及/或轉換等操作而獲得的位元資料，本發明不加以限制。
具體而言，若資料訊號DS是與主機系統1000欲寫入至 可複寫式非揮發性記憶體模組1006的資料有關，則根據取樣資料SD，記憶體管理電路202會獲得一或多個位元(亦稱為第一位元)，並且發送一寫入指令序列至可複寫式非揮發性記憶體模組1006，其中此寫入指令序列用以指示將此第一位元寫入至可複寫式非揮發性記憶體模組1006中。寫入指令序列可以包括一或多個指令碼或程式碼。若取樣資料SD是與從可複寫式非揮發性記憶體模組1006中取讀出來的資料有關，則根據取樣資料SD，記憶體管理電路202會獲得一或多個位元(亦稱為第二位元)，並且可將此第二位元傳送至主機系統1000。特別是，在對資料訊號DS進行取樣的過程中，若因溫度或電壓(例如，可複寫式非揮發性記憶體模組1006的寫入電壓或讀取電壓)改變而導致延遲線電路的延遲級數需要被改變，則上述第一延遲線電路124與第二延遲線電路126的至少其中之一的延遲級數可以被即時地改變，從而確保取樣資料SD的正確性。
在一範例實施例中，記憶體控制電路單元1004還包括緩衝記憶體252、電源管理電路254及錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組1006的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202 並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組1006中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組1006中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
本發明另提出一種延遲時脈訊號產生方法與資料取樣方法。
圖14是根據本發明之一範例實施例所繪示之延遲時脈訊號產生方法的流程圖。
請參照圖14，在步驟S1402中，接收第一控制訊號，並且反應於第一控制訊號而輸出第二控制訊號及/或第三控制訊號。在步驟S1404中，根據參考時脈訊號與第二控制訊號以輸出第一延遲時脈訊號。在步驟S1406中，根據參考時脈訊號與第三控制訊號以輸出第二延遲時脈訊號。在步驟S1408中，根據第一延遲時脈訊號與第二延遲時脈訊號以輸出第三延遲時脈訊號。此外，圖14中各步驟已詳細說明如上，在此便不再贅述。
圖15是根據本發明之一範例實施例所繪示之資料取樣方 法的流程圖。
請參照圖15，步驟S1502~S1508分別相同或相似於圖4之範例實施例的步驟S1402~S1408，故在此不重複說明。在步驟S1510中，根據第三延遲時脈訊號取樣一資料訊號以獲得取樣資料。在步驟S1512中，發送寫入指令序列，其中寫入指令序列用以將對應於取樣資料的資料寫入至可複寫式非揮發性記憶體模組。然而，在另一範例實施例中，步驟S1512亦可以是，將對應於取樣資料的資料傳送至主機系統1000。此外，圖15中各步驟亦已詳細說明如上，在此便不再贅述。
值得一提的是，本發明不限制圖14的範例實施例中的步驟S1404與步驟S1406的執行順序，也不限制圖15的範例實施例中的步驟S1504與步驟S1506的執行順序。圖14與圖15中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖14與圖15的方法可以搭配以上各範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明的一範例實施例透過始終維持至少一個延遲線電路的正常輸出以及在背景更新閒置中的(idling)延遲線電路的延遲級數，延遲時脈訊號可以持續地被僕延遲電路輸出，並且輸出的延遲時脈訊號的相位也可以持續地被鎖定。此外，輸出的延遲時脈訊號發生時脈抖動的機率也會相對減少。在一範例實施例中，在一次對於資料的寫入操作或讀取操作完成之前，若因溫度或電壓改變而導致需要更新僕延遲電路的延遲級數，僕延 遲電路的延遲級數也可以即時地被更新，而不需要等到寫入操作或讀取操作被執行完畢才更新，從而提升對於資料的寫入操作或讀取操作的正確性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧延遲鎖定迴路
11‧‧‧控制電路
12‧‧‧延遲電路
122‧‧‧狀態機電路
124‧‧‧第一延遲線電路
126‧‧‧第二延遲線電路
128‧‧‧延遲訊號輸出電路
CS_1‧‧‧第一控制訊號
CS_2‧‧‧第二控制訊號
CS_3‧‧‧第三控制訊號
CS_4‧‧‧第四控制訊號
DCS_1‧‧‧第一延遲時脈訊號
DCS_2‧‧‧第二延遲時脈訊號
DCS_3‧‧‧第三延遲時脈訊號
RCS‧‧‧參考時脈訊號

Claims (20)

  1. 一種取樣電路模組，包括：一延遲鎖定迴路，包括：一控制電路，用以接收一參考時脈訊號以輸出一第一控制訊號；以及一延遲電路，耦接至該控制電路，並且包括：一狀態機電路，用以接收該第一控制訊號，並且反應於該第一控制訊號而輸出一第二控制訊號及/或一第三控制訊號；一第一延遲線電路，耦接至該狀態機電路，並且用以接收該參考時脈訊號與該第二控制訊號以輸出一第一延遲時脈訊號；一第二延遲線電路，耦接至該狀態機電路，並且用以接收該參考時脈訊號與該第三控制訊號以輸出一第二延遲時脈訊號；以及一延遲訊號輸出電路，耦接至該第一延遲線電路、該第二延遲線電路及該狀態機電路，並且用以接收該第一延遲時脈訊號與該第二延遲時脈訊號以輸出一第三延遲時脈訊號；以及一取樣電路，耦接至該延遲鎖定迴路，用以接收該第三延遲時脈訊號，並且根據該第三延遲時脈訊號來取樣(sampling)一資料訊號以獲得一取樣資料。
  2. 如申請專利範圍第1項所述的取樣電路模組，其中該第二控制訊號用以控制該第一延遲線電路的一第一延遲級數，並且該第三控制訊號用以控制該第二延遲線電路的一第二延遲級數。
  3. 如申請專利範圍第2項所述的取樣電路模組，其中該狀態機電路更用以輸出一第四控制訊號，並且該延遲訊號輸出電路接收該第一延遲時脈訊號與該第二延遲時脈訊號以輸出該第三延遲時脈訊號的操作包括：接收該第一延遲時脈訊號、該第二延遲時脈訊號及該第四控制訊號以輸出該第三延遲時脈訊號。
  4. 如申請專利範圍第3項所述的取樣電路模組，其中該延遲訊號輸出電路包括一第一開關電路與一第二開關電路，該第四控制訊號包括一第一致能訊號與一第二致能訊號，該第一致能訊號用以控制該第一開關電路的一第一開關狀態，並且該第二致能訊號用以控制該第二開關電路的一第二開關狀態。
  5. 如申請專利範圍第4項所述的取樣電路模組，其中該延遲訊號輸出電路更包括一相位內插(phase interpolation)電路，該相位內插電路用以接收該第一開關電路的一第一輸出訊號及/或該第二開關電路的一第二輸出訊號以形成該第三延遲時脈訊號。
  6. 如申請專利範圍第5項所述的取樣電路模組，其中該第一延遲線電路包括多個第一延遲單元，該第二延遲線電路包括多個第二延遲單元，該相位內插電路包括至少一第三延遲單元與至少一第四延遲單元，該至少一第三延遲單元的一輸入端耦接至該第 一開關電路的一輸出端，該至少一第四延遲單元的一輸入端耦接至該第二開關電路的一輸出端，並且該至少一第三延遲單元的一輸出端與該至少一第四延遲單元的一輸出端耦接至該相位內插電路的一輸出端。
  7. 如申請專利範圍第4項所述的取樣電路模組，其中該第一延遲線電路的該第一延遲級數僅在該第一開關電路處於一非導通狀態時被改變，並且該第二延遲線電路的該第二延遲級數僅在該第二開關電路處於該非導通狀態時被改變。
  8. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；一取樣電路模組，包括：一延遲鎖定迴路，包括：一控制電路，用以接收一參考時脈訊號以輸出一第一控制訊號；以及一延遲電路，耦接至該控制電路，並且包括：一狀態機電路，用以接收該第一控制訊號，並且反應於該第一控制訊號而輸出一第二控制訊號及/或一第三控制訊號；一第一延遲線電路，耦接至該狀態機電路， 並且用以接收該參考時脈訊號與該第二控制訊號以輸出一第一延遲時脈訊號；一第二延遲線電路，耦接至該狀態機電路，並且用以接收該參考時脈訊號與該第三控制訊號以輸出一第二延遲時脈訊號；以及一延遲訊號輸出電路，耦接至該第一延遲線電路、該第二延遲線電路及該狀態機電路，並且用以接收該第一延遲時脈訊號與該第二延遲時脈訊號以輸出一第三延遲時脈訊號；以及一取樣電路，耦接至該延遲鎖定迴路，用以接收該第三延遲時脈訊號，並且根據該第三延遲時脈訊號來取樣一資料訊號以獲得一取樣資料；以及一記憶體管理電路，耦接至該主機介面、該記憶體介面及該取樣電路模組，並且用以發送一寫入指令序列，其中該寫入指令序列用以將對應於該取樣資料的一資料寫入至該可複寫式非揮發性記憶體模組。
  9. 如申請專利範圍第8項所述的記憶體控制電路單元，其中該第二控制訊號用以控制該第一延遲線電路的一第一延遲級數，並且該第三控制訊號用以控制該第二延遲線電路的一第二延遲級數。
  10. 如申請專利範圍第9項所述的記憶體控制電路單元，其中該狀態機電路更用以輸出一第四控制訊號，並且該延遲訊號輸 出電路接收該第一延遲時脈訊號與該第二延遲時脈訊號以輸出該第三延遲時脈訊號的操作包括：接收該第一延遲時脈訊號、該第二延遲時脈訊號及該第四控制訊號以輸出該第三延遲時脈訊號。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該延遲訊號輸出電路包括一第一開關電路與一第二開關電路，該第四控制訊號包括一第一致能訊號與一第二致能訊號，該第一致能訊號用以控制該第一開關電路的一第一開關狀態，並且該第二致能訊號用以控制該第二開關電路的一第二開關狀態。
  12. 如申請專利範圍第11項所述的記憶體控制電路單元，其中該延遲訊號輸出電路更包括一相位內插電路，該相位內插電路用以接收該第一開關電路的一第一輸出訊號及/或該第二開關電路的一第二輸出訊號以形成該第三延遲時脈訊號。
  13. 如申請專利範圍第12項所述的記憶體控制電路單元，其中該第一延遲線電路包括多個第一延遲單元，該第二延遲線電路包括多個第二延遲單元，該相位內插電路包括至少一第三延遲單元與至少一第四延遲單元，該至少一第三延遲單元的一輸入端耦接至該第一開關電路的一輸出端，該至少一第四延遲單元的一輸入端耦接至該第二開關電路的一輸出端，並且該至少一第三延遲單元的一輸出端與該至少一第四延遲單元的一輸出端耦接至該相位內插電路的一輸出端。
  14. 如申請專利範圍第11項所述的記憶體控制電路單元，其 中該第一延遲線電路的該第一延遲級數僅在該第一開關電路處於一非導通狀態時被改變，並且該第二延遲線電路的該第二延遲級數僅在該第二開關電路處於該非導通狀態時被改變。
  15. 一種資料取樣方法，包括：接收一第一控制訊號，並且反應於該第一控制訊號而輸出一第二控制訊號及/或一第三控制訊號；根據一參考時脈訊號與該第二控制訊號以輸出一第一延遲時脈訊號；根據該參考時脈訊號與該第三控制訊號以輸出一第二延遲時脈訊號；根據該第一延遲時脈訊號與該第二延遲時脈訊號以輸出一第三延遲時脈訊號；根據該第三延遲時脈訊號來取樣一資料訊號以獲得一取樣資料；以及發送一寫入指令序列，其中該寫入指令序列用以將對應於該取樣資料的一資料寫入至一可複寫式非揮發性記憶體模組。
  16. 如申請專利範圍第15項所述的資料取樣方法，其中該第二控制訊號用以控制一第一延遲線電路的一第一延遲級數，並且該第三控制訊號用以控制一第二延遲線電路的一第二延遲級數。
  17. 如申請專利範圍第16項所述的資料取樣方法，更包括：輸出一第四控制訊號，其中根據該第一延遲時脈訊號與該第二延遲時脈訊號以輸出 該第三延遲時脈訊號的步驟包括：根據該第一延遲時脈訊號、該第二延遲時脈訊號及該第四控制訊號以輸出該第三延遲時脈訊號。
  18. 如申請專利範圍第17項所述的資料取樣方法，其中該第四控制訊號包括一第一致能訊號與一第二致能訊號，該第一致能訊號用以控制一第一開關電路的一第一開關狀態，並且該第二致能訊號用以控制一第二開關電路的一第二開關狀態。
  19. 如申請專利範圍第18項所述的資料取樣方法，其中根據該第一延遲時脈訊號、該第二延遲時脈訊號及該第四控制訊號以輸出該第三延遲時脈訊號的步驟包括：根據該第一開關電路的一第一輸出訊號及/或該第二開關電路的一第二輸出訊號以形成該第三延遲時脈訊號。
  20. 如申請專利範圍第18項所述的資料取樣方法，其中該第一延遲線電路的該第一延遲級數僅在該第一開關電路處於一非導通狀態時被改變，並且該第二延遲線電路的該第二延遲級數僅在該第二開關電路處於該非導通狀態時被改變。
TW103115032A 2014-04-25 2014-04-25 取樣電路模組、記憶體控制電路單元及資料取樣方法 TWI489482B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103115032A TWI489482B (zh) 2014-04-25 2014-04-25 取樣電路模組、記憶體控制電路單元及資料取樣方法
US14/309,879 US9449660B2 (en) 2014-04-25 2014-06-19 Sampling circuit module, memory control circuit unit, and method for sampling data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103115032A TWI489482B (zh) 2014-04-25 2014-04-25 取樣電路模組、記憶體控制電路單元及資料取樣方法

Publications (2)

Publication Number Publication Date
TWI489482B TWI489482B (zh) 2015-06-21
TW201541465A true TW201541465A (zh) 2015-11-01

Family

ID=53937901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115032A TWI489482B (zh) 2014-04-25 2014-04-25 取樣電路模組、記憶體控制電路單元及資料取樣方法

Country Status (2)

Country Link
US (1) US9449660B2 (zh)
TW (1) TWI489482B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739417B (zh) * 2019-09-18 2021-09-11 瑞昱半導體股份有限公司 記憶體控制器以及記憶體資料接收方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI537965B (zh) * 2014-11-07 2016-06-11 Phison Electronics Corp 取樣電路模組、記憶體控制電路單元及資料取樣方法
KR20180031859A (ko) * 2016-09-19 2018-03-29 삼성전자주식회사 복수의 딜레이 라인을 포함하는 딜레이 고정 루프
CN106446473B (zh) * 2016-11-24 2023-06-20 贵州大学 一种mmc实时仿真建模方法及系统
US10020813B1 (en) * 2017-01-09 2018-07-10 Microsoft Technology Licensing, Llc Scaleable DLL clocking system
US11017839B2 (en) * 2017-01-13 2021-05-25 Mediatek Inc. DRAM, memory controller and associated training method
CN112737586B (zh) * 2020-12-01 2024-02-13 深圳市紫光同创电子有限公司 高速采样电路
JP2022146532A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 メモリシステム及び遅延制御方法
TWI813062B (zh) 2021-11-12 2023-08-21 群聯電子股份有限公司 時脈重整電路模組、訊號傳輸系統及訊號傳輸方法
CN114070779B (zh) * 2021-11-25 2023-08-29 群联电子股份有限公司 时钟重整电路模块、信号传输系统及信号传输方法
CN116879725B (zh) * 2023-09-06 2023-12-08 西安紫光国芯半导体股份有限公司 一种采样电路、自测试电路以及芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739525B2 (ja) * 1996-12-27 2006-01-25 富士通株式会社 可変遅延回路及び半導体集積回路装置
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US6650157B2 (en) * 2002-01-11 2003-11-18 Sun Microsystems, Inc. Using a push/pull buffer to improve delay locked loop performance
US6911853B2 (en) * 2002-03-22 2005-06-28 Rambus Inc. Locked loop with dual rail regulation
KR100546368B1 (ko) * 2003-08-22 2006-01-26 삼성전자주식회사 센터링 에러를 일으키는 클럭 스큐를 자체적으로 보상하는메모리 장치 및 그 클럭 스큐 보상 방법
US7477078B2 (en) * 2004-02-02 2009-01-13 Synthesys Research, Inc Variable phase bit sampling with minimized synchronization loss
KR100640594B1 (ko) * 2004-10-27 2006-11-01 삼성전자주식회사 데이터 스트로브 신호를 모니터링하여 적응적으로 데이터입출력 신호를 래치하는 인터페이스 회로 및 이를구비하는 메모리 시스템
US7911873B1 (en) * 2007-12-31 2011-03-22 Synopsys, Inc. Digital delay locked loop implementation for precise control of timing signals
US8446198B2 (en) * 2010-04-16 2013-05-21 Texas Instruments Incorporated Phase interpolator and a delay circuit for the phase interpolator
US8464135B2 (en) * 2010-07-13 2013-06-11 Sandisk Technologies Inc. Adaptive flash interface
US8824222B2 (en) * 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
US9160350B2 (en) * 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
TWI459400B (zh) * 2012-04-17 2014-11-01 Phison Electronics Corp 記憶體儲存裝置、及其記憶體控制器與電源控制方法
TWI486780B (zh) * 2013-08-13 2015-06-01 Phison Electronics Corp 連接介面單元與記憶體儲存裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739417B (zh) * 2019-09-18 2021-09-11 瑞昱半導體股份有限公司 記憶體控制器以及記憶體資料接收方法

Also Published As

Publication number Publication date
US9449660B2 (en) 2016-09-20
TWI489482B (zh) 2015-06-21
US20150311907A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI489482B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
US9792173B2 (en) Interface control circuit, memory system, and method of controlling an interface control circuit
US20140082267A1 (en) EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING eMMC, AND METHOD OPERATING eMMC SYSTEM
US10353639B2 (en) Memory system with controller for storage device array
US20130159608A1 (en) Bridge chipset and data storage system
TW201639308A (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
US8856579B2 (en) Memory interface having extended strobe burst for read timing calibration
KR102342789B1 (ko) 메모리 시스템 및 이의 동작 방법
US20200252072A1 (en) Clock and data recovery circuit, memory storage device and flash memory controller
US20150205540A1 (en) Memory system including nonvolatile memory devices and operating method
US20230368825A1 (en) Storage controller, storage device, and operation method of storage device
TWI537965B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
US10541897B2 (en) Mismatch compensation at differential signal receiver
KR102394727B1 (ko) 반도체시스템
TWI629590B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US10749728B1 (en) Signal calibration circuit, memory storage device and signal calibration method
CN105654986B (zh) 取样电路模块、存储器控制电路单元及数据取样方法
KR20170062216A (ko) 반도체 메모리 장치
US10033524B1 (en) Differential signal mismatch compensation
KR20150019618A (ko) 반도체 회로
US8635487B2 (en) Memory interface having extended strobe burst for write timing calibration
CN111585547B (zh) 信号校正电路、存储器存储装置及信号校正方法
US20210313976A1 (en) Buffer circuit and operating method thereof
US11276444B2 (en) Memory device and operating method thereof
US9990974B2 (en) Memory system having address synchronizer and operation method thereof