CN101945531B - 电子电路单元及其制造方法 - Google Patents
电子电路单元及其制造方法 Download PDFInfo
- Publication number
- CN101945531B CN101945531B CN2010102247903A CN201010224790A CN101945531B CN 101945531 B CN101945531 B CN 101945531B CN 2010102247903 A CN2010102247903 A CN 2010102247903A CN 201010224790 A CN201010224790 A CN 201010224790A CN 101945531 B CN101945531 B CN 101945531B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- corner
- zone
- copper foil
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明提供一种电子电路单元及其制造方法,即使在电路板的边角附近设置有铜箔焊盘也不存在阻焊剂剥离或基板材料的树脂毛刺的问题。其中,在电子电路单元(1)的电路板(2)的拐角部设置有铜箔焊盘(5),在区划该拐角部的直角形基板外缘(2d)与铜箔焊盘向外凸出的外周边缘之间延伸有近似L字形状的拐角空间区域(2b)。在拐角空间区域中,仅在极靠近边角(2a)的比较宽的区域内设置有阻焊剂(6),离开边角的狭小的区域为不存在阻焊剂的基板露出区域(2c)。电路板为沿切割线(11、12)切割集合基板(10)而被单片化的元件,电路板上覆盖高频电路部分(3)的屏蔽罩(4)的腿片(4a)插入铜箔焊盘的安装孔(5a)中进行钎焊。
Description
技术领域
本发明涉及将电子元件等安装在切割集合基板而被单片化的电路板上而成的电子电路单元及其制造方法,尤其涉及在电路板的拐角部设置有铜箔焊盘的小型电子电路单元(unit)及其制造方法。
背景技术
对于电路结构高密集度的小型电子电路单元,成批地在集合基板上设置与多个电子电路单元相对应的多个电路部,然后切割该集合基板使其单片化,这种方法比一个个地制造生产效率显著提高。因此,以往在制造这种电子电路单元时,一般采用在集合基板上用纵横切割线(dicing line)区划成多个矩形区域,成批地分别在每个区域内形成布线图形和阻焊剂(solder resist)等并且成批地安装电子元件等后,用切割锯等沿切割线切割集合基板来获取多个电子电路单元的方法(参照例如专利文献1)。另外,这样制造的电子电路单元的电路板为相当于集合基板的上述矩形区域的部分。
并且,在这种电子电路单元中,在电路板上安装有覆盖高频电路的屏蔽罩等情况下,如如图4所示在电路板21的拐角处设置有铜箔焊盘(land)22,该铜箔焊盘22多数情况下被阻焊剂23包围。图4中用点划线表示切断前的集合基板30,在集合基板30的纵横切割线31、32的交点处形成电路板21的边角(corner edge)21a。并且,如果将从边角21a呈直角延伸的基板外缘与从铜箔焊盘22向外凸出的外周边缘所夹的大致成L字形状的区域称为电路板21的拐角空间区域21b的话,由于该拐角空间区域21b最靠近边角21a的地方不狭窄,因此即使边角21a产生缺口或龟裂对电子电路单元的电气性能造成不良影响的可能性也低。另外,虽然图4中电路板21拐角部的铜箔焊盘22的外形被形成为树叶形状,但铜箔焊盘22的外形有时也为圆形。
[专利文献1]日本特开11-186439号公报
但是,近年来由于不断促进电子电路单元的小型化和高密度化的关系,图4中的电路板21的拐角空间区域21b具有比以前设计得更窄的倾向。因此,在电路板21的近似L字形状的拐角空间区域21b的两端容易出现基板的外缘与铜箔焊盘22之间的间隔非常窄的区域,这样的电子电路单元中存在在沿切割线31、32切割集合基板30的工序中如果稍微发生位置偏差,在拐角空间区域21b的两端部阻焊剂23剥离的危险性就增高这样的问题。即,由于电路板21上包围铜箔焊盘22的阻焊剂23的贴紧强度在与基板面的接触面积狭小的区域容易不足,因此在切割线31(或32)与铜箔焊盘22之间的间隔狭小的地方,用切割锯等进行实际切割的位置稍微偏向铜箔焊盘22一侧则阻焊剂23就容易剥离。
另外,在电路板21的拐角空间区域21b从最初开始就设计得极其狭小的电子电路单元的情况下,即使防止了切割工序中的位置偏移,阻焊剂23也容易剥离。
因此,为了使阻焊剂23即使在电路板21的拐角空间区域21b狭小的情况下在切割工序中也不会引起剥离,本发明者们像图5所示那样尝试了使拐角空间区域21b为不存在阻焊剂23的基板露出区域。但是,如果这样的话,在切割集合基板30的工序中在切割线31、32的交叉点附近容易出现基板材料的树脂毛刺,在切割成单个的电路板21的边角21a附近鬃毛状的树脂毛刺醒目起来,因此出现了容易损害制品化的电子电路单元的外观这一其他的问题。
发明内容
本发明就是鉴于这些现有技术的实际情况而作出的,其第1个目的是要提供一种即使在电路板的边角附近设置有铜箔焊盘也不存在阻焊剂剥离或基板材料的树脂毛刺问题的电子电路单元。并且,本发明的第2个目的是要提供一种不增加工序数就能够由集合基板制造这样的电子电路单元的电子电路单元的制造方法。
为了达到上述第1目的,本发明的电子电路单元这样构成,具有通过沿纵横切割线切割集合基板而被单片化的矩形电路板,在区划该电路板的拐角部的直角基板外边缘与设置在该拐角部的铜箔焊盘的向外凸出的外周边缘之间,延伸有近似L字形状的拐角空间区域,上述拐角空间区域中的除宽度窄的两端部以外的区域用阻焊剂覆盖,并且将上述两端部构成为不存在阻焊剂的基板露出区域。
这样的电子电路单元如果仅在电路板的拐角空间区域中极靠近边角的比较宽的区域设置阻焊剂、使离开边角的狭小的区域为不存在阻焊剂的基板露出区域的话,则在沿切割线切割集合基板时,在拐角空间区域内确保足够的与基板面的接触面积的阻焊剂变得不容易剥离,并且在边角附近不用担心出现基板材料的树脂毛刺。另外,即使在切割工序中拐角空间区域两端部的基板露出区域出现树脂毛刺,由于基板露出区域离开了边角,因此树脂毛刺不明显,所以损害制品化了的电子电路单元外观的可能性低。
在上述结构中,如果在与电路板的拐角空间区域相邻的上述铜箔焊盘的大致中央形成有圆形安装孔,当设定了从该安装孔的中心向上述基板外边缘延伸的2条垂线时,使这些垂线横贯上述拐角空间区域的位置与上述阻焊剂和上述基板露出区域的边界部基本一致的话,由于能够防止拐角空间区域内担心的阻焊剂剥离并且能够使基板露出区域尽可能远离边角,因此树脂毛刺更加不明显。并且,由于能够将覆盖电路板上的高频电路的屏蔽罩的腿片插入到铜箔焊盘内的安装孔中安装,因此能设计小型、高密度的高频电路单元,比较理想。
为了达到上述第2目的,本发明为一种电子电路单元的制造方法,通过成批地在集合基板上设置了与多个电子电路单元相对应的多个电路部,然后沿纵横切割线来切割该集合基板使其单片化,由此获得多个在拐角部具有铜箔焊盘的矩形电路板,在上述集合基板上相当于上述电路板的矩形区域的拐角部设置了上述铜箔焊盘后,在上述矩形区域内大致包围上述铜箔焊盘地设置阻焊剂的工序中,用上述阻焊剂覆盖延伸在区划上述拐角部的纵横的上述切割线与上述铜箔焊盘的向外凸出的外周边缘之间的近似L字形区域中的、除宽度窄的两端部以外的区域,并且将上述两端部构成为不存在阻焊剂的基板露出区域。
如果这样在集合基板上相当于电子电路单元的电路板的矩形区域的拐角部大致包围铜箔焊盘地设置阻焊剂的工序中,仅在矩形区域的拐角部的近似L字形状的区域中极靠近纵横切割线的交点的比较宽的区域中设置阻焊剂,将离开该交点的狭小的区域作为不存在阻焊剂的基板露出区域的话,则在沿切割线切割集合基板时,在近似L字形区域内确保了足够的与基板面接触的面积的阻焊剂不容易剥离,并且在成为电路板的边角的切割线的交点附近不用担心出现基板材料的树脂毛刺。而且由于仅将近似L字形区域的一部分作为不存在阻焊剂的基板露出区域,因此能够避免工序数的增加。另外,即使在切割工序中在近似L字形区域的两端部的基板露出区域中出现树脂毛刺,由于基板露出区域离开了电路板的边角,因此树脂毛刺也不明显,所以损害制品化了的电子电路单元外观的可能性低。
并且,在上述的制造方法中,如果在与上述近似L字形区域相邻的上述铜箔焊盘的大致中央形成有圆形安装孔;当设定了从该安装孔的中心向上述切割线延伸的2条垂线时,使这些垂线横贯上述近似L字形区域的位置与上述上述阻焊剂和上述基板露出区域的边界部基本一致的话,由于不仅能够防止在近似L字形区域(电路板的拐角空间区域)内担心的阻焊剂的剥离,而且能够使基板露出区域尽可能离开切割线的交点(电路板的边角),因此能够使树脂毛刺更加不明显。并且由于能够将覆盖电路板上的高频电路的屏蔽罩的腿片插入铜箔焊盘的安装孔中安装,因此能设计小型、高密度的高频电路单元,比较理想。
发明的效果
本发明的电子电路单元由于仅在其电路板的拐角空间区域中极靠近边角的比较宽的区域设置阻焊剂、使离开边角的狭小的区域为不存在阻焊剂的基板露出区域,因此在沿切割线切割集合基板时,在拐角空间区域内充分确保了与基板面的接触面积的阻焊剂不容易剥离,并且在边角附近不用担心出现基板材料的树脂毛刺。即该电子电路单元由于即使在电路板的边角附近设置铜箔焊盘也不存在阻焊剂剥离或基板材料的树脂毛刺问题,因此容易达到小型化和高密度化的目的。
本发明的电子电路单元的制造方法,由于在集合基板上相当于电子电路单元的电路板的矩形区域的拐角部大致包围铜箔焊盘地设置阻焊剂的工序中,仅在矩形区域的拐角部的近似L字形区域中极靠近纵横切割线的交点的比较宽的区域中设置阻焊剂,将离开该交点的狭小的区域作为不存在阻焊剂的基板露出区域,因此在沿切割线切割集合基板时在近似L字形区域内充分确保了与基板面的接触面积的阻焊剂不容易剥离,并且在成为电路板的边角的切割线的交点附近不用担心出现基板材料的树脂毛刺。而且由于仅将近似L字形状的区域的一部分作为不存在阻焊剂的基板露出区域,因此也能够避免工序数的增加。即,如果采用该制造方法,由于即使在电子电路单元的电路板的边角附近设置铜箔焊盘也不存在阻焊剂剥离或基板材料的树脂毛刺问题,因此容易制造小型化、高密度的电子电路单元。
附图说明
图1为本发明实施形态例的电子电路单元的俯视图;
图2为表示图1的电子电路单元的拐角部的主要部分的立体图;
图3为表示图1的电子电路单元制造工序中电路板的拐角部形状的主要部分说明图;
图4为表示现有技术例的电子电路单元制造工序中电路板的拐角部形状的主要部分说明图;
图5为表示比较例的电子电路单元制造工序中电路板的拐角部形状的主要部分说明图。
[标记说明]
1.电子电路单元;2.电路板;2a.边角;2b.拐角空间区域;2c.基板露出区域;2d.基板外缘;3.高频电路部分;4.屏蔽罩;4a.腿片;5.铜箔焊盘;5a.安装孔;6.阻焊剂;10.集合基板;11、12.切割线;A.近似L字形状的区域
具体实施方式
下面参照图1~图3说明本发明的实施形态例。图1所示的电子电路单元1为用屏蔽罩4覆盖配设在电路板2上的高频电路部分3来进行电磁屏蔽的高频电路单元。在电路板2的4个拐角区域设置有铜箔焊盘5,在各铜箔焊盘5的周围除一部分外设置有阻焊剂6。并且,在各铜箔焊盘5的大致中央形成有圆形安装孔5a,如图2所示,在屏蔽罩4的腿片4a被插入到该安装孔5a中的状态下,该腿片4a和铜箔焊盘5通过图中没有表示的钎焊而被接合。即,屏蔽罩4将设置在4个拐角上的腿片4a插入到对应的安装孔5a中进行钎焊,通过这样被安装到电路板2上。
下面详细说明电路板2的拐角部的形状。如图3所示,在电路板2的拐角部处、从边角2a呈直角延伸的基板外缘2d与设置在该拐角部的铜箔焊盘5向外凸出的外周缘之间,延伸设置有俯视为近似L字形状的拐角空间区域2b。该拐角空间区域2b中最靠近边角2a的比较宽的区域被阻焊剂6所覆盖,但拐角空间区域2b的宽度较窄的两端部为不存在阻焊剂6的基板露出区域2c。即,铜箔焊盘5的外周边缘中靠拐角空间区域2b一侧的2个地方与基板露出区域2c相邻,其他地方都与阻焊剂6相邻。并且,当从铜箔焊盘5的安装孔5a的中心分别向互相正交的2个基板外缘2d引垂线时,使这2条垂线横贯拐角空间区域2b的位置位于拐角空间区域2b内的阻焊剂6与基板露出区域2c的边界部分(基板露出区域2c的始端部)地进行设定。
上述电子电路单元1为从图3中点划线所示的集合基板10获取的多个元件。即,在制造电子电路单元1时,首先在集合基板10上用纵横切割线(dicing line)11、12区划出的多个矩形区域中分别成批地形成布线图形(图中没有表示)和铜箔焊盘5等,接着成批地形成阻焊剂6。但是,在形成阻焊剂6时,在各矩形区域的拐角部、比铜箔焊盘5靠外侧的近似L字形状的区域A中,仅在最靠近纵横切割线11、12的交叉点附近设置阻焊剂6,该铜箔焊盘5与切割线11、12之间的间隔狭小的区域作为不存在阻焊剂6的基板露出区域2c。另外,集合基板10的各矩形区域为相当于1个电路板2的区域,纵横切割线11、12的交点为电路板2的边角2a。因此,在集合基板10的各矩形区域的拐角部,切割线11、12相当于电路板2的基板外缘2d,近似L字形区域A相当于电路板2的拐角空间区域2b。
此后,将图中没有表示的电子元件等安装到集合基板10的各矩形区域中并形成高频电路部分3,同时安装覆盖该高频电路部分3的屏蔽罩4。如上所述将屏蔽罩4的腿片4a插入到与拐角空间区域2b相邻的铜箔焊盘5的安装孔5a中进行钎焊。
然后通过沿纵横切割线11、12用切割锯等切割集合基板10来使集合基板10单片化为多块电路板2,获取多个电子电路单元1。
如以上说明过的那样,本实施形态例中在电子电路单元1的电路板2的拐角空间区域2b中,仅在最靠近边角2a的比较宽的区域设置阻焊剂6,离开边角2a的狭小的区域为不存在阻焊剂6的基板露出区域2c。因此在沿切割线11、12切割集合基板10时,在拐角空间区域2b内能够充分确保与基板面的接触面积的阻焊剂6不容易剥离,在边角2a附近不用担心出现基板材料的树脂毛刺(バリ)。因此,该电子电路单元1即使在电路板2的边角2a附近设置铜箔焊盘5也不存在阻焊剂6的剥离或者基板材料的树脂毛刺问题,容易达到小型化和高密度化的目的。而且,由于只是使拐角空间区域2b的一部分为不存在阻焊剂6的基板露出区域2c,因此制造该电子电路单元1时不会增加工序数。
另外,在沿切割线11、12切割集合基板10时,拐角空间区域2b的基板露出区域2c有可能出现树脂毛刺。但是由于基板露出区域2c离开了边角2a,因此树脂毛刺不明显,所以损害制品化了的电子电路单元1外观的可能性低。而且,本实施形态例中使从铜箔焊盘5的安装孔5a的中心向基板外缘2d引的垂线横贯拐角空间区域2b的位置与基板露出区域2c始端部的位置大体一致,通过这样,在能够防止拐角空间区域2b内担心的阻焊剂6的剥离的同时,能够使基板露出区域2c尽可能远离边角2a,因此树脂毛刺变得更加不明显。
但是,拐角空间区域2b内的基板露出区域2c始端部的位置能够根据拐角空间区域2b的大小或形状等进行适当选择,例如在拐角空间区域2b的两端部极其狭小的情况下,最好将基板露出区域2c的始端部设定为比图3的位置稍微错向边角2a一侧。
并且,虽然上述实施形态中例使铜箔焊盘5的外形为树叶形状,但是铜箔焊盘5的外形也可以是圆形等,总而言之,只要是在电路板2的拐角部具有铜箔焊盘5朝外凸出的外周边缘的话,由于产生近似L字形状的拐角空间区域2b,因此本发明就能够适用。
并且,即使电子电路单元1不是上述实施形态例那样的高频电路单元,只要是在通过切割集合基板10而被单片化的电路板2的拐角部设置铜箔焊盘5的形态,本发明就能够适用。
Claims (4)
1.一种电子电路单元,具有通过沿纵横切割线切割集合基板而被单片化的矩形电路板,在区划该电路板的拐角部的直角基板外边缘与设置在该拐角部的铜箔焊盘的向外凸出的外周边缘之间,延伸有近似L字形状的拐角空间区域,其特征在于:
上述拐角空间区域中的除宽度窄的两端部以外的区域用阻焊剂覆盖,并且将上述两端部构成为不存在阻焊剂的基板露出区域。
2.如权利要求1所述的电子电路单元,其特征在于:在上述铜箔焊盘的大致中央形成有圆形安装孔,当设定了从该安装孔的中心向上述基板外边缘延伸的2条垂线时,使上述2条垂线横贯上述拐角空间区域的位置与上述阻焊剂和上述基板露出区域的边界部基本一致。
3.一种电子电路单元的制造方法,通过成批地在集合基板上设置了与多个电子电路单元相对应的多个电路部,然后沿纵横切割线来切割该集合基板使其单片化,由此获得多个在拐角部具有铜箔焊盘的矩形电路板,其特征在于:
在上述集合基板上相当于上述电路板的矩形区域的拐角部设置了上述铜箔焊盘后,在上述矩形区域内大致包围上述铜箔焊盘地设置阻焊剂的工序中,用上述阻焊剂覆盖延伸在区划上述拐角部的纵横的上述切割线与上述铜箔焊盘的向外凸出的外周边缘之间的近似L字形区域中的、除宽度窄的两端部以外的区域,并且将上述两端部构成为不存在阻焊剂的基板露出区域。
4.如权利要求3所述的电子电路单元的制造方法,其特征在于:在与上述近似L字形区域相邻的上述铜箔焊盘的大致中央形成有圆形安装孔;当设定了从该安装孔的中心向上述切割线延伸的2条垂线时,使上述2条垂线横贯上述近似L字形区域的位置与上述阻焊剂和上述基板露出区域的边界部基本一致。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161010A JP5463092B2 (ja) | 2009-07-07 | 2009-07-07 | 電子回路ユニットおよびその製造方法 |
JP161010/2009 | 2009-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101945531A CN101945531A (zh) | 2011-01-12 |
CN101945531B true CN101945531B (zh) | 2012-09-19 |
Family
ID=43437198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102247903A Expired - Fee Related CN101945531B (zh) | 2009-07-07 | 2010-07-07 | 电子电路单元及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5463092B2 (zh) |
CN (1) | CN101945531B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI474451B (zh) * | 2011-09-15 | 2015-02-21 | Chipmos Technologies Inc | 覆晶封裝結構及其形成方法 |
JP6124258B2 (ja) * | 2013-08-21 | 2017-05-10 | アルプス電気株式会社 | 電子回路ユニット及び電子回路ユニットの製造方法 |
KR20160034099A (ko) * | 2014-09-19 | 2016-03-29 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 전자부품 패키지 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6710458B2 (en) * | 2000-10-13 | 2004-03-23 | Sharp Kabushiki Kaisha | Tape for chip on film and semiconductor therewith |
CN1921101A (zh) * | 2005-08-24 | 2007-02-28 | 新光电气工业株式会社 | 半导体器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567036U (ja) * | 1992-02-17 | 1993-09-03 | 矢崎総業株式会社 | 配線板 |
JP3850967B2 (ja) * | 1997-12-22 | 2006-11-29 | シチズン時計株式会社 | 半導体パッケージ用基板及びその製造方法 |
JP3683434B2 (ja) * | 1999-04-16 | 2005-08-17 | 富士通株式会社 | 半導体装置 |
JP2001237257A (ja) * | 1999-12-17 | 2001-08-31 | Nec Corp | 半導体装置および該装置の実装方法 |
JP4709512B2 (ja) * | 2004-08-19 | 2011-06-22 | 株式会社東芝 | 電子機器 |
JP5151158B2 (ja) * | 2007-01-23 | 2013-02-27 | 富士通セミコンダクター株式会社 | パッケージ、およびそのパッケージを用いた半導体装置 |
-
2009
- 2009-07-07 JP JP2009161010A patent/JP5463092B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-07 CN CN2010102247903A patent/CN101945531B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6710458B2 (en) * | 2000-10-13 | 2004-03-23 | Sharp Kabushiki Kaisha | Tape for chip on film and semiconductor therewith |
CN1921101A (zh) * | 2005-08-24 | 2007-02-28 | 新光电气工业株式会社 | 半导体器件 |
Non-Patent Citations (4)
Title |
---|
JP特开2000-306958A 2000.11.02 |
JP特开2001-237257A 2001.08.31 |
JP特开2008-181977A 2008.08.07 |
JP特开平11-186439A 1999.07.09 |
Also Published As
Publication number | Publication date |
---|---|
CN101945531A (zh) | 2011-01-12 |
JP5463092B2 (ja) | 2014-04-09 |
JP2011018699A (ja) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483375B (zh) | 半導體裝置 | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JP2005073219A (ja) | 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート | |
CN108012405B (zh) | 柔性电路板及显示装置 | |
US9301387B2 (en) | Printed circuit board with burr prevention structure | |
JP2015195398A (ja) | 電子部品モジュール及びその製造方法 | |
CN103814439A (zh) | 模块基板 | |
CN101945531B (zh) | 电子电路单元及其制造方法 | |
JP2010010441A (ja) | 回路モジュールの製造方法および回路モジュール | |
JP2008182007A (ja) | 高周波用チューナモジュール | |
JP2010278133A (ja) | 回路基板 | |
CN101388374A (zh) | 芯片封装载板及其凸块焊盘结构 | |
JP2014072220A (ja) | プリント配線板の製造方法 | |
CN104347437A (zh) | 制造半导体器件的方法 | |
JP2012165329A (ja) | 通信モジュール | |
US20210185826A1 (en) | Wiring circuit board assembly sheet and producing method thereof | |
KR20090121056A (ko) | 전자파 간섭 차단 구조물, 및 이를 갖는 웨이퍼 레벨패키지 및 인쇄회로기판 | |
JP2006319031A (ja) | プリント基板およびプリント基板の製造方法 | |
JP2008072321A (ja) | 電子部品 | |
KR101422931B1 (ko) | 다층 인쇄회로기판 | |
US20100300735A1 (en) | Printed circuit board | |
JP2009205455A (ja) | シート状非接触データキャリアの製造方法、シート状非接触データキャリア | |
JP2021005586A5 (zh) | ||
JP2006303252A (ja) | 回路基板 | |
JP4975044B2 (ja) | プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Alpine Alpine Company Address before: Tokyo, Japan, Japan Patentee before: Alps Electric Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20200707 |
|
CF01 | Termination of patent right due to non-payment of annual fee |