CN101939828A - 半导体器件 - Google Patents

Abstract

本发明的课题为提供能解决三次元半导体的环绕式栅极半导体(SGT)因寄生电容的增加而增大消耗电力并降低动作速度，可实现SGT的高速化及低消耗电力的半导体器件。本发明的半导体器件具备：第2导电型杂质区域(510)，形成在第1导电型半导体衬底(100)的一部分；第1硅柱(810)，为任意横断面形状，且形成在第2导电型杂质区域(510)上；第1绝缘体(310)，包围第1硅柱(810)表面的一部分；栅极(210)，包围该第1绝缘体(310)；及第2硅柱(820)，含有第2导电型杂质区域(540)，且形成在第1硅柱(810)的上部。栅极以第2绝缘体自半导体衬底隔离而配置，并且，栅极以第2绝缘体自第2硅柱隔离而配置。栅极与半导体衬底间的电容比栅极电容还小，且栅极与第2硅柱间的电容比栅极电容还小。

Description

半导体器件

技术领域

本发明涉及一种半导体器件，更详细而言涉及一种三次元半导体的环绕式栅极半导体(surrounding gate transistor；SGT)的半导体器件及其制造方法。

背景技术

由于平面(planar)型晶体管所达成的微细化，具有低消耗电力又廉价及高数据处理能力的微处理器、ASIC、微电脑以及廉价又大电容的存储器被广泛应用在通讯、计测机器、自动控制器件以及生活机器的领域。然而此种在半导体衬底上以平面形成的平面型晶体管以平面形成、即源极(source)、栅极(gate)及漏极(drain)在硅衬底上以水平方式构成，相对于此，SGT将源极、栅极及漏极相对于硅衬底朝垂直方向配置，为栅极包围凸状半导体层的构造(例如非专利文献1，图113)。以SGT与该构造比较，相比于平面型晶体管，SGT的占有面积得到大幅缩小。但依据公知的SGT构造时，随着尺寸缩小(scaling)的进展，其栅电极占有的占有面积的比例增大。又由于对硅柱的尺寸缩小使源极及漏极电阻增大以致减小导通电流。

为解决所述问题，有如将栅极埋入硅柱中的SGT构造的BG-SGT(例如非专利文献2，图114)。依此构造因能同时制造径小的硅柱及径大的源极及漏极硅柱，因此能同时达成抑制短沟道效应(short channel effect)及减低源极、漏极的电阻的效果。即达成减低截止电流及增加导通电流的效果。

然而应于LSI的高速化及达到低消耗电力，对于器件高度要求寄生电容的减低。公知的BG-SGT则无法实现栅极与源极间或栅极与漏极间的小寄生电容。

为实现所述器件的高速化而减小栅极与漏极间的寄生电容及栅极与源极间的寄生电容的方法例如有VRG-MOSFET(例如非专利文献3、专利文献1，图115)及(例如专利文献2，图116)等。

首先，图115表示VRG-MOSFET(专利文献1)。如图所示，邻接于硅柱的栅极不只经由栅极绝缘膜面接于硅柱，并且经由层间绝缘膜面接于源极部分及漏极部分。因此不只在栅极与硅柱间的栅极电容，在栅极与源极间及栅极与漏极间也发生寄生电容。为了要减小该等寄生电容，本方法提案增大栅极与源极间的层间绝缘膜的膜厚以增大栅极与源极间的距离，以及增大栅极与漏极间的层间绝缘膜的膜厚以增大栅极与漏极间的距离的构造。

又，图116表示如专利文献2以减小栅极与源极间的寄生电容为目的的SGT构造。其邻接于硅柱的栅极不只经由栅极绝缘膜面接于硅柱，又介以层间绝缘膜面接于源极部。因此不只于栅极与硅柱间有栅极电容，在栅极与源极间也产生寄生电容。为了要减小该寄生电容，本方法提案增大栅极与源极间的层间绝缘膜的厚度以增大栅极与源极间的距离的构造。

非专利文献1：H.Takato等，IEEE transaction on electron devices(IEEE电子器件汇刊)，1991年3月，第38卷，第3期，第573～578页

非专利文献2：M.Iwai等，Extended Abstracts of the 2003 InternationalConference on Solid State Devices and Materials，Tokyo，(2003东京国际半导体材料与器件会议的扩展摘要)2003，第630～631页

非专利文献3：IEDM 1999John M.Hergenrother

专利文献1：美国专利第6,027,975号(2月22，2000 John M.Hergenrother)

专利文献2：美国专利第5,504,359号(4月.2，1996 Mark S.Rodder)

发明内容

(发明所欲解决的问题)

以减小所述寄生电容为目的的SGT构造(如专利文献2)，虽然提案有形成比公知构造(如非专利文献1)的寄生电容为小的寄生电容的构造，但实际上构成LSI的SGT为了要实现其高速化，则希望其寄生电容比栅极电容小。然而以所述减小寄生电容为目的的SGT构造可认为其寄生电容不比栅极电容小，或者其寄生电容不比栅极电容小很多。例如欲使寄生电容小于公知构造的增大栅极与源极间的层间绝缘膜的专利文献1的方法，却有不减小面接于源极部分的栅极的面积，则不能获得比栅极电容为小的寄生电容的问题。同样于专利文献2的使栅极与源极间的层间膜厚大于栅极氧化膜的状态，如不减小面接于源极部分的栅极面积，即有得不到小于栅极电容的寄生电容的问题。

本发明有鉴于所述问题，以提供为解决SGT的动作速度减低的问题的减小寄生电容的半导体器件为目的。

(解决问题的手段)

本发明的一形态提供具备一种半导体器件，其特征在于，具备：

第2导电型杂质区域，形成在第1导电型半导体衬底的一部分；

第1硅柱，为任意的横断面形状，且形成在所述第2导电型杂质区域上；

第1绝缘体，包围所述第1硅柱面的一部分；

栅极，包围所述第1绝缘体；以及

第2硅柱，包含第2导电型杂质区域，且形成在所述第1硅柱上；

所述栅极以所述第1绝缘体自所述半导体衬底隔离而配置，所述栅极以第2绝缘体自所述第2硅柱隔离而配置；

形成所述栅极与所述半导体衬底间的电容比栅极电容还小，并且，所述栅极与所述第2硅柱间的电容比所述栅极电容还小。

所述栅极与所述半导体衬底间的电容最好比栅极电容十分的小，并且，所述栅极与所述第2硅柱间的电容最好比所述栅极电容十分的小。

所述栅极的断面积(单位：nm²)最好比以第2绝缘体隔离的半导体衬底与栅极的距离(单位：nm)乘以2×10⁹的值还小，又所述栅极的断面积(单位：nm²)最好比以第2绝缘体隔离的第2硅柱与栅极的距离(单位：nm)乘以2×10⁹的值还小。

依本发明的另一形态，所述第1硅柱由圆柱形的硅柱所构成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由圆形状所构成。

所述栅极的一端部的膜厚T_gate1(单位：μm)与以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为：

2.0e6·T_space1＜πT_gate1 ²+1.0e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)与以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系为：

2.0e6·T_space2＜πT_gate2 ²+1.0e2T_gate2。

所述栅极的一端部可当做栅极在半导体衬底侧的端部，另一端部可当做栅极在第2硅柱侧的端部。

依本发明的另一形态，所述第1硅柱由正方形的横断面形状的硅柱形成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也形成正方形的横断面形状。

所述栅极的一端部的膜厚T_gate1(单位：μm)与以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系为：

2.0e6·T_space1＜4T_gate1 ²+1.0e2T_gate1，

并且所述栅极的另一端部的膜厚T_gate2(单位：μm)与以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系为：

2.0e6·T_space2＜4T_gate2 ²+1.0e2T_gate2。

依本发明的另一形态，所述第1硅柱由四角形的横断面形状的硅柱形成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也形成四角形的横断面状。

所述栅极的一端部的膜厚T_gate1(单位：μm)与以第2绝缘膜隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系为：

3.0e6·T_space1＜4T_gate1 ²+1.5e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)与以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系为：

3.0e6·T_space2＜4T_gate2 ²+1.5e2T_gate2。

依本发明的优选形态，所述第2绝缘体由SiO₂、SiN、或SiO₂与SiN的层构造形成。

所述第1绝缘体由SiO₂、HfO₂、或SiON形成。

所述栅极由TaN、TiN、NiSi、Ni₃Si、Ni₂Si、PtSi、Pt₃Si、W的材料中选择。

依本发明的优选形态，所述第1硅柱包含第2导电型高浓度杂质区域，形成在所述半导体衬底的一部分，且邻接第2导电型杂质区域。

又包含形成在所述第2硅柱的一部分的第2导电型高浓度杂质区域。

又包含有形成在所述半导体衬底的一部分的第2导电型杂质区域的一部分的硅化物(silicide)区域，及形成在所述第2硅柱的第2导电型高浓度杂质区域的一部分的硅化物区域。

(发明效果)

依所述构成的半导体器件能减低半导体器件的寄生电容，因此能提供高速又低消耗电力的ULSI(超大型集成电路)的半导体器件。

附图说明

图1为表示本发明半导体器件第1实施例的俯视图。

图2为表示图1的半导体器件沿A-A’线断面图。

图3为表示图1的半导体器件上视图。

图4为表示图2的半导体器件沿B-B’线断面图。

图5为表示图2的半导体器件沿C-C’线断面图。

图6为表示图1的半导体器件为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图7为表示图1的半导体器件为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图8为表示本发明半导体器件第2实施例的俯视图。

图9为表示图8的半导体器件沿A-A’线断面图。

图10为表示图8的半导体器件上视图。

图11为表示图9的半导体器件沿B-B’线断面图。

图12为表示图9的半导体器件沿C-C’线断面图。

图13为表示图9的半导体器件的层间膜为SiN时为了要满足C_ov1＜C_g，其栅极横断面积S 1及栅极与半导体衬底的距离T_space1的关系。

图14为表示图9的半导体器件的层间膜为SiN时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图15为表示本发明半导体器件第3实施例的俯视图。

图16为表示图15的半导体器件沿A-A’线断面图。

图17为表示图15的半导体器件上视图。

图18为表示图16的半导体器件沿B-B’线断面图。

图19为表示图16的半导体器件沿C-C’线断面图。

图20为表示图15的半导体器件的栅极绝缘膜为HfO₂时为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图21为表示图15的半导体器件的栅极绝缘膜为HfO₂时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图22为表示本发明半导体器件第4实施例的俯视图。

图23为表示图22的半导体器件沿A-A’线断面图。

图24为表示图22的半导体器件的上视图。

图25为表示图23的半导体器件沿B-B’线断面图。

图26为表示图23的半导体器件沿C-C’线断面图。

图27为表示图22的半导体器件的栅极绝缘膜为HfO₂而层间膜为SiN时为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图28为表示图22的半导体器件的栅极绝缘膜为HfO₂而层间膜为SiN时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图29为表示本发明的半导体器件第2实施例的俯视图。

图30为表示图29的半导体器件沿A-A’线断面图。

图31为表示图29的半导体器件的上视图。

图32为表示图30的半导体器件沿B-B’线断面图。

图33为表示图30的半导体器件沿C-C’线断面图。

图34为表示图29的半导体器件为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图35为表示图29的半导体器件为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图36为表示本发明第6实施例的半导体器件俯视图。

图37为表示图36的半导体器件沿A-A’线断面图。

图38为表示图36的半导体器件的上视图。

图39为表示图37的半导体器件沿B-B’线断面图。

图40为表示图37的半导体器件沿C-C’线断面图。

图41为表示图36的半导体器件的层间膜为SiN时为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图42为表示图36的半导体器件的层间膜为SiN时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图43为表示本发明半导体器件第7实施例的俯视图。

图44为表示图43的半导体器件沿A-A’线断面图。

图45为表示图43的半导体器件的上视图。

图46为表示图44的半导体器件沿B-B’线断面图。

图47为表示图44的半导体器件沿C-C’线断面图。

图48为表示图43的半导体器件的栅极绝缘膜为HfO₂时为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图49为表示图43的半导体器件的栅极绝缘膜为HfO₂时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图50为表示本发明的半导体器件第7实施例的俯视图。

图51为表示图50的半导体器件沿A-A’线断面图。

图52为表示图50的半导体器件的上视图。

图53为表示图51的半导体器件沿B-B’线断面图。

图54为表示图51的半导体器件沿C-C’线断面图。

图55为表示图50的半导体器件的栅极绝缘膜为HfO₂而层间膜为SiN时，为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图56为表示图50的半导体器件的栅极绝缘膜为HfO₂及层间膜为SiN时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图57为表示本发明的半导体器件第9实施例的俯视图。

图58为表示图57的半导体器件沿A-A’线断面图。

图59为表示图57的半导体器件的上视图。

图60为表示图58的半导体器件沿B-B’线断面图。

图61为表示图58的半导体器件沿C-C’线断面图。

图62为表示图57的半导体器件为了要满足C_ov1＜C_g，其栅极横断面积S 1及栅极与半导体衬底的距离T_space1的关系。

图63为表示图57的半导体器件为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图64为表示本发明半导体器件第10实施例的俯视图。

图65为表示图64的半导体器件沿A-A’线断面图。

图66为表示图64的半导体器件的上视图。

图67为表示图65的半导体器件沿B-B’线断面图。

图68为表示图65的半导体器件沿C-C’线断面图。

图69为表示图64的半导体器件的层间膜为SiN时，为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图70为表示图64的半导体器件的层间膜为SiN时为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图71为表示本发明的半导体器件第11实施例的俯视图。

图72为表示图71的半导体器件沿A-A’线断面图。

图73为表示图71的半导体器件的上视图。

图74为表示图72的半导体器件沿B-B’线断面图。

图75为表示图72的半导体器件沿C-C’线断面图。

图76为表示图71的半导体器件的栅极绝缘膜为HfO₂时，为了要满足C_ov1＜C_g，其栅极横断面积S 1及栅极与半导体衬底的距离T_space1的关系。

图77为表示图71的半导体器件的栅极绝缘膜为HfO₂时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图78为表示本发明的半导体器件第12实施例的俯视图。

图79为表示图78的半导体器件沿A-A’线断面图。

图80为表示图78的半导体器件的上视图。

图81为表示图79的半导体器件沿B-B’线断面图。

图82为表示图79的半导体器件沿C-C’线断面图。

图83为表示图78的半导体器件的栅极绝缘膜为HfO₂而层间膜为SiN时，为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图84为表示图78的半导体器件的栅极绝缘膜为HfO₂及层间膜为SiN时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图85为表示本发明的半导体器件第13实施例的俯视图。

图86为表示图85的半导体器件沿A-A’线断面图。

图87为表示图85的半导体器件的上视图。

图88为表示图86的半导体器件沿B-B’线断面图。

图89为表示图86的半导体器件沿C-C’线断面图。

图90为表示图85的半导体器件为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图91为表示图85的半导体器件为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离S2的关系。

图92为表示本发明的半导体器件第14实施例的俯视图。

图93为表示图92的半导体器件沿A-A’线断面图。

图94为表示图92的半导体器件的上视图。

图95为表示图93的半导体器件沿B-B’线断面图。

图96为表示图93的半导体器件沿C-C’线断面图。

图97为表示图92的半导体器件的层间膜为SiN时，为了要满足C_ov1＜C_g，其栅极横断面积S 1及栅极与半导体衬底的距离T_space1的关系。

图98为表示图92的半导体器件的层间膜为SiN时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图99为表示本发明的半导体器件第15实施例的俯视图。

图100为表示图99的半导体器件沿A-A’线断面图。

图101为表示图99的半导体器件的上视图。

图102为表示图100的半导体器件沿B-B’线断面图。

图103为表示图100的半导体器件沿C-C’线断面图。

图104为表示图99的半导体器件的栅极绝缘膜为HfO₂时，为了要满足C_ov1＜C_g，其栅极横断面积S 1及栅极与半导体衬底的距离T_space1的关系。

图105为表示图99的半导体器件的栅极绝缘膜为HfO₂时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图106为表示本发明的半导体器件第16实施例的俯视图。

图107为表示图106的半导体器件沿A-A’线断面图。

图108为表示图106的半导体器件的上视图。

图109为表示图107的半导体器件沿B-B’线断面图。

图110为表示图107的半导体器件沿C-C’线断面图。

图111为表示图106的半导体器件的栅极绝缘膜为HfO₂及层间膜为SiN时，为了要满足C_ov1＜C_g，其栅极横断面积S1及栅极与半导体衬底的距离T_space1的关系。

图112为表示图106的半导体器件的栅极绝缘膜为HfO₂及层间膜为SiN时，为了要满足C_ov2＜C_g，其栅极横断面积S2及栅极与第2硅柱的距离T_space2的关系。

图113为表示公知的SGT例的断面图。

图114为表示公知的SGT例俯视图及沿其A-A’线断面图。

图115为表示以减低寄生电容为目的的公知SGT例断面图。

图116为表示以减低寄生电容为目的的公知SGT例断面图。

主要组件符号说明

100      半导体衬底              210       栅极

310      栅极绝缘膜SiO₂          320       栅极绝缘膜HfO₂/SiO₂

410、420、430  接触窗

510、520、530、540  高浓度杂质扩散层

610      层间绝缘膜(SiO₂)        620       层间绝缘膜(SiN)

710、720 硅化物                  810、820  硅柱

910      元件隔离绝缘膜          1010      高电阻区域

1110     侧壁氧化膜              1210      接触孔的蚀刻停止层

1310      源极                     1410    漏极

1510      CMP停止层                1610    沟道区域

T_space1   栅极与半导体衬底间的距离

T_gate1    栅极一端部的膜厚         T_gate2  栅极另一端部的膜厚

T_space2   栅极与第2硅柱间的距离

S1        栅极一端部的横断面积

S2        栅极另一端部的横断面积

具体实施方式

以下参照图式详细说明本发明的半导体器件。如下表所示，实施例1至16中，第1硅柱的断面形状，第2绝缘体(层间膜)的材质，第1绝缘体(栅极绝缘膜)的材质有所不同。

第1实施例：半导体器件

第1至4实施例为第1硅柱810的断面为任意形状的状态。图1表示本发明第1实施例半导体器件的晶体管的概略俯视图。图2表示图1沿切线A-A’的概略断面图，图3表示图1的上视图，图4表示图2沿切线B-B’的概略断面图，图5表示图2沿切线C-C’的概略断面图。第1实施例的半导体器件具备形成在第1导电型半导体衬底100的任意横断面形状的第1硅柱810，包围该第1硅柱810表面的一部分的第1绝缘体310，包围该第1绝缘体310的栅极210，及形成在该第1硅柱810的上部的第2硅柱820。所述栅极210以第2绝缘体610自半导体器件100隔离而配置，并且所述栅极210以第2绝缘体610自所述第2硅柱820隔离。

半导体器件更具备：形成在第1硅柱810的一部分的第2导电型高浓度杂质区域520；形成在第1硅柱810的一部分的第2导电型高浓度杂质区域530；形成在半导体衬底100的一部分的第2导电型高浓度杂质区域510；以及形成在第2硅柱820的一部分的第2导电型高浓度杂质区域540。又具备：形成在所述第2导电型高浓度杂质区域510的一部分的硅化物区域720；形成在所述第2导电型高浓度杂质区域540的硅化物区域710；形成在所述硅化物区域720上的接触窗(contact)430；形成在所述硅化物区域710上的接触窗420；形成在所述栅极210上的接触窗410；以及形成在半导体衬底100上的元件隔离部910。

第1硅柱810包含高浓度杂质区域520及高浓度杂质区域530。第2硅柱820包含高浓度杂质区域540及硅化物区域710。

第1绝缘体310(栅极绝缘体)为SiO₂，第2绝缘体610(层间膜)也为SiO₂。

依本实施例为了要使寄生电容更小，最好能满足栅极210与半导体衬底100间的寄生电容C_ov1小于栅极电容C_g的公式(1-1)。

C_ov1＜C_g

                (1-1)

具体而言，例如设定栅极210的长度为20nm，半导体衬底100的周围长度为31.4nm，栅极绝缘膜310的换算膜厚T_ox为1nm，层间膜为SiO₂。栅极210与半导体衬底100间的电容C_ov1、层间膜610的介电常数ε_x、栅极210的一端部的横断面积S1、栅极210与半导体衬底100的距离T_space1的关系成立公式(1-2)，将其代入公式(1-1)则成立公式(1-3)。

$C_{\mathrm{ov}1}=\frac{{\mathrm{\ϵ}}_{x}S1}{T_{\mathrm{space}1}}---(1-2)$

$S1<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}1}---(1-3)$

栅极电容C_g由栅极绝缘膜310的SiO₂介电常数ε_ox及栅极210的长度1及第1硅柱810的周围长度W及栅极绝缘膜310的换算膜厚T_ox的公式(1-4)表示，将公式(1-4)代入(1-3)即得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(1-5)。于此的栅极电容指以栅极210及第1硅柱810为电极而夹栅极绝缘膜310于其间的电容。

$C_g\&ap;\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{T_{\mathrm{ox}}}---(1-4)$

$S1<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}1}=6.3e2T_{\mathrm{space}1}---(1-5)$

满足该条件式(1-5)时即满足公式(1-1)而得公式(1-6)。公式(1-5)及(1-6)的单位为nm(图6)。

$S1<6.3e2T_{\mathrm{space}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(1-6)$

另外，第1硅柱810的周围长度为1nm至100um，栅极绝缘膜310由于使用SiO₂或高介电常数膜，其换算膜厚为0.5nm至100nm。栅极210的长度为5nm至10um，层间膜由于使用SiO₂或SiN，其介电常数ε_x为3.8至7.6。然后以所述构造求得满足公式(1-1)的条件。第1硅柱810的周围长度为100um，并且栅极绝缘膜310的膜厚为0.5nm。又栅极210的长度为10um，并且层间膜的介电常数ε_x为3.9。因此，栅极电容C_g可由栅极绝缘膜310的SiO₂的介电常数ε_ox及栅极210的长度1及第1硅柱810的周围长度W及栅极绝缘膜310的换算膜厚T_ox表示的公式(1-8)表示，将公式(1-8)代入公式(1-3)即可得栅极210的横断面积S₁及栅极210与半导体衬底100的距离T_space1的条件式(1-9)。

$C_g\&ap;\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{T_{\mathrm{ox}}}---(1-8)$

$S1<\frac{\mathrm{lw}}{T_{\mathrm{ox}}}{T}_{\mathrm{space}1}=2e9T_{\mathrm{space}1}---(1-9)$

上式中的2e9为2×10⁹。

满足公式(1-9)时即满足公式(1-1)而得公式(1-10)。(公式(1-9)、(1-10)、(1-11)的单位为nm)

$S1<2e9T_{\mathrm{space}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(1-10)$

由公式(1-10)可得公式(1-11)。

$S1<<2e9T_{\mathrm{space}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<<C_g---(1-11)$

如图6所示，随箭头方向的进行，C_ov1变得比C_g还小。

又依本实施例，为了要减小寄生电容，最好能满足栅极210与第2硅柱820间的寄生电容C_ov2小于栅极电容C_g的公式(1-12)。

C_ov2＜C_g

            (1-12)

具体而言，例如设定栅极210的长度为20nm，第1硅柱810的周围长度变为31.4nm，栅极绝缘膜310的换算膜厚T_ox为1nm，层间膜为SiO₂。则栅极210与第2硅柱820间的电容C_ov2、层间膜610的介电常数ε_x、栅极210的另一端部的横断面积S2、及栅极210与第2硅柱820的距离T_space2的关系成立公式(1-13)，将其代入公式(1-12)可得公式(1-14)。

$C_{\mathrm{ov}2}=\frac{{\mathrm{\&epsiv;}}_{x}S2}{T_{\mathrm{space}2}}---(1-13)$

$S2<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}2}---(1-14)$

栅极电容C_g可由栅极绝缘膜310的SiO₂介电常数ε_ox及栅极220的长度1及第1硅柱810的周围长度以及栅极绝缘膜310的换算膜厚T_ox代表的公式(1-15)表示，如将公式(1-15)代入公式(1-14)即可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(1-16)。(公式(1-16)的单位为nm)(图7)。

$C_g\&ap;\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{T_{\mathrm{ox}}}---(1-15)$

$S2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}2}=6.3e2T_{\mathrm{space}2}---(1-16)$

又第1硅柱810的周围长度为1nm至100um，栅极绝缘膜310因使用SiO₂或高介电常数膜，其换算膜厚为0.5nm至100nm。栅极210的长度为5nm至10um，层间膜的介电常数ε_x因使用SiO_-2或SiN而为3.8至7.6。然后以所述构造求得满足公式(1-1)的条件。第1硅柱810的周围长度为100um，而栅极绝缘膜310的膜厚为0.5nm。又栅极210的长度为10um，而层间膜的介电常数ε_x为3.9。因此，栅极电容C_g可由栅极绝缘膜310的SiO₂介电常数ε_ox及栅极220绝缘膜310的换算膜厚T_ox代表的公式(1-17)表示，将公式(1-17)代入公式(1-14)即可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(1-18)。

$C_g\&ap;\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{T_{\mathrm{ox}}}---(1-17)$

$S2<\frac{\mathrm{lw}}{T_{\mathrm{ox}}}{T}_{\mathrm{space}2}=2e9T_{\mathrm{space}2}---(1-18)$

满足公式(1-18)时即满足公式(1-12)而得公式(1-19)。(公式(1-18)、(1-19)、(1-20)的单位为nm)

$S2<2e9T_{\mathrm{space}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(1-19)$

由公式(1-19)可得公式(1-20)。

$S2<<2e9T_{\mathrm{space}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<<C_g---(1-20)$

如图7所示，随箭头方向的进行，C_ov2变得比C_g还小。

第2实施例：半导体器件

图8表示第1实施例的层间膜(第2绝缘体)非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图9表示沿图8的切线A-A’的概略断面图，图10表示图8的上视图，图11表示沿图9的切线B-B’的概略断面图，图12表示沿图9的切线C-C’的概略断面图。本实施例的半导体器件同样为了要减小寄生电容，最好能满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(2-1)。

C_ov1＜C_g

            (2-1)

具体而言，例如设定栅极220的长度为20nm而第1硅柱810的周围长度为31.4nm，栅极绝缘膜310的换算膜厚T_ox为1nm，层间膜为SiN。由第1实施例的公式(1-5)可得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(2-2)。(公式(2-2)的单位为nm)(图13)

$S1<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}1}=3.1e2T_{\mathrm{space}1}---(2-2)$

如图13所示，随箭头方向的进行，C_ov1变得比C_g还小。

又第1实施例的层间膜非为SiO而为SiN时也同样地为了要减小寄生电容，最好能满足栅极210与第2硅柱820间的寄生电容C_ov2小于栅极电容C_g的公式(2-3)。

C_ov2＜C_g

            (2-3)

由第1实施例的公式(1-16)可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(2-4)。(公式(2-4)的单位为nm)(图14)

$S2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}2}=3.1e2T_{\mathrm{space}2}---(2-4)$

如图14所示，随箭头方向的进行，C_ov2变得比C_g还小。

第3实施例：半导体器件

图15表示第1实施例的层间膜为SiO₂而栅极绝缘膜(第1绝缘体)为HfO₂时的本发明半导体器件的晶体管概略俯视图。图16表示沿图15的切线A-A’的概略断面图，图17表示图16的上视图，图18表示沿图16的切线B-B’的概略断面图，图19表示沿图16的切线C-C’的概略断面图。本发明的半导体器件也同样地为了要减小寄生电容，最好能满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g还小的公式(3-1)。

C_ov1＜C_g

            (3-1)

具体而言，例如设定栅极210的长度为20nm，第1硅柱810的周围长度为31.4nm，栅极绝缘膜310的换算膜厚T_ox为1nm，层间膜为SiN。由第1实施例的公式(1-5)可得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(3-2)。(公式(3-2)的单位为nm)(图20)

$S1<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}1}=6.3e2T_{\mathrm{space}1}---(3-2)$

如图20所示，随箭头方向的进行，C_ov1比C_g变越小。

又第1实施例的层间膜为SiO₂而栅极绝缘膜为HfO₂时，同样为了要减小寄生电容，最好满足栅极210第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(3-3)。

C_ov2＜C_g

            (3-3)

由第1实施例的公式(1-6)可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(3-4)。(公式(3-4)的单位为nm)(图21)

$S2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}2}=6.3e2T_{\mathrm{space}2}---(3-4)$

如图21所示，随箭头方向的进行，C_ov2变得比C_g还小。

第4实施例：半导体器件

图22表示第1实施例的层间膜非为SiO₂而为SiN且栅极绝缘膜为HfO₂时的本发明半导体器件晶体管的概略俯视图。图23表示沿图22的切线A-A’的概略断面图，图24表示图22的上视图，图25表示沿图23的切线B-B’的概略断面图，图26表示沿图23的切线C-C’的概略断面图。本实施例的半导体器件也同样地为了要减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(4-1)。

C_ov1＜C_g

                    (4-1)

具体而言，设定栅极220的长度为20nm而第1硅柱810的周围长度为31.4nm，栅极绝缘膜310的换算膜厚T_ox为1nm，层间膜为SiN。由第1实施例的公式(1-5)可求得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(4-2)。(公式(4-2)的单位为nm)(图27)

$S1<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}1}=3.1e2T_{\mathrm{space}1}---(4-2)$

如图27所示，随箭头方向的进行，C_ov1变得比C_g还小。

又第1实施例的层间膜非SiO_-2而为SiN，且栅极绝缘膜为HfO₂时也同样为了要减小寄生电容，最好能满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(4-3)。

C_ov2＜C_g

                (4-3)

由第1实施例的公式(1-16)可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(4-4)。(公式(4-4)的单位为nm)(图28)

$S2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\mathrm{lw}}{{\mathrm{\&epsiv;}}_x{T}_{\mathrm{ox}}}{T}_{\mathrm{space}2}=3.1e2T_{\mathrm{space}2}---(4-4)$

如图28所示，随箭头方向的进行，C_ov2变得比C_g还小。

第5实施例：半导体器件

第5至8实施例表示第1硅柱810的断面形成圆形的状态。

第5实施例的第1绝缘体310(栅极绝缘体)为SiO₂，第2绝缘体610(层间膜)为SiO₂。

图29表示本发明第5实施例半导体器件晶体管的概略俯视图。图30表示沿图29的切线A-A’的概略断面图，图31表示图29的上视图，图32表示沿图30的切线B-B’的概略断面图，图33表示沿图30的切线C-C’的概略断面图。第5实施例的半导体器件具备：形成在第1导电型半导体衬底100的任意横断面形状的第1硅柱810；包围该第1硅柱810表面的一部分的第1绝缘体310；包围该绝缘体310的栅极210；以及形成在所述第1硅柱810的上部的第2硅柱820。所述栅极210以第2绝缘体610自半导体衬底100隔离而配置，并且所述栅极210以第2绝缘体610自所述第2硅柱820隔离而配置。

半导体器件更具备：形成在第1硅柱810的一部分的第2导电型高浓度杂质区域520；形成在第1硅柱810的一部分的第2导电型高浓度杂质区域530；形成在半导体衬底100的一部分的第2导电型高浓度杂质区域510；以及形成在第2硅柱820的一部分的第2导电型高浓度杂质区域540。又具备：形成在所述第2导电型高浓度杂质区域510的一部分的硅化物区域720；形成在所述第2导电型高浓度杂质区域540的硅化物区域710；形成在所述硅化物区域720上的接触窗430；形成在所述硅化物区域710上的接触窗420；形成在所述栅极210上的接触窗410；以及形成在半导体衬底100上的元件隔离部910。

本实施例同样为了要减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(5-1)。

C_ov1＜C_g

                (5-1)

具体而言，设定栅极220的长度为20nm而第1硅柱810的直径为10nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与半导体衬底100间的电容C_ov1、层间膜610的介电常数ε_x、栅极210的横断面积S1、及栅极210与半导体衬底100的距离T_space1的关系为公式(5-2)，将其代入公式(5-1)则得公式(5-3)。

$C_{\mathrm{ov}1}=\frac{{\mathrm{\&epsiv;}}_{x}S}{T_{\mathrm{space}1}}---(5-2)$

$S1<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}1}---(5-3)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox及栅极210的长度1及第1硅柱810的半径R以及栅极绝缘膜310的膜厚T_ox的公式(5-4)表示，而栅极210的横断面积S1可由栅极一端部的栅极膜厚T_gate1及第1硅柱810的半径R及栅极绝缘膜310的膜厚T_ox的公式(5-5)表示，将公式(5-4)及(5-5)代入公式(5-3)可得栅极210的横断面积S1及栅极201与半导体衬底100的距离T_space1的条件式(5-6)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}---(5-4)$

S1＝π(R+T_ox+T_gate1)²-π(R+T_ox)²

                                    (5-5)

$\mathrm{\&pi;}{(R+T_{\mathrm{ox}}+T_{\mathrm{gate}1})}^2-\mathrm{\&pi;}{(R+R_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}{T}_{\mathrm{space}1}---(5-6)$

满足所述条件式(5-6)时即满足公式(5-1)而得公式(5-7)。(公式(5-7)的单位为nm)(图34)

$6.9e2\&CenterDot;T_{\mathrm{space}1}<\mathrm{\&pi;}{(6+T_{\mathrm{gate}1})}^2-1.1e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(5-7)$

又设第1硅柱810的周围长度为1nm至100um。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10um。层间膜的介电常数ε_x为3.9至7.6。然后以所述构造求出满足公式(5-1)的条件。第1硅柱810的周围长度为100um，并且栅极绝缘膜310的膜厚为0.5nm，栅极210的长度为10um，又层间膜的介电常数ε_x为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极210的长度1、第1硅柱810的直径R、及栅极绝缘膜310的膜厚T_ox的公式(5-8)表示，又栅极210的横断面积S1可由栅极膜厚T_gate1及第1硅柱810的直径R及栅极绝缘膜310的膜厚T_ox的公式(5-9)表示，将公式(5-8)及(5-9)代入(5-1)即可得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(5-10)。

S1＝π(R+T_ox+T_gate2)²-π(R+T_ox)²

                                    (5-8)

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}---(5-9)$

$\mathrm{\&pi;}{(R+T_{\mathrm{ox}}+T_{\mathrm{gate}1})}^2-\mathrm{\&pi;}{(R+T_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}{T}_{\mathrm{space}1}---(5-10)$

满足该条件式(5-10)时即满足公式(5-1)而得公式(5-11)。(公式(5-11)、(5-12)的单位为μm)

$2.0e6\&CenterDot;T_{\mathrm{space}1}<\mathrm{\&pi;}{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(5-11)$

又由公式(5-11)可得公式(5-12)。

$2.0e6\&CenterDot;T_{\mathrm{space}1}<<\mathrm{\&pi;}{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<<C_g---(5-12)$

如图34所示，随箭头方向的进行，C_ov1变得比C_g还小。

又同样为了要减小寄生电容，最好能满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(5-1)。

C_ov2＜C_g

                (5-13)

具体而言，设定栅极210的长度为20nm而第1硅柱810的直径为10nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与半导体衬底100间的电容C_ov2、层间膜610的介电常数ε_x、栅极210的横断面积S2、及栅极210与第2硅柱820的距离T_space2的关系为公式(5-14)，将其代入公式(5-13)即得公式(5-15)。

$C_{\mathrm{ov}2}=\frac{{\mathrm{\&epsiv;}}_{x}S2}{R_{\mathrm{space}2}}---(5-14)$

$S2<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}2}---(5-15)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极220的长度1、第1硅柱810的直径R、及栅极绝缘膜310的膜厚T_ox的公式(5-5)表示，又栅极210的横断面积S2可由栅极另一端部的栅极膜厚T_gate2、第1硅柱810的直径R、及栅极绝缘膜310的膜厚T_ox的公式(5-17)表示，将公式(5-16)及(5-17)代入公式(5-15)即得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(5-18)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}---(5-16)$

S2＝π(R+T_ox+T_gate1)²-π(R+T_ox)²

                                    (5-17)

$\mathrm{\&pi;}{(R+T_{\mathrm{ox}}+T_{\mathrm{gate}2})}^2-\mathrm{\&pi;}{(R+R_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}{T}_{\mathrm{space}2}---(5-18)$

满足所述条件式(5-18)时即满足公式(5-13)而得公式(5-19)。(公式(5-19)的单位nm)(图35)

$6.9e2\&CenterDot;T_{\mathrm{space}2}<\mathrm{\&pi;}{(6+T_{\mathrm{gate}2})}^2-1.1e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(5-19)$

又设第1硅柱810的周围长度为1nm至100um。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10um。层间膜的介电常数ε_x为3.9至7.6。然后以所述构造求得满足公式(5-13)的条件。即第1硅柱810的周围长度为100um，并且栅极绝缘膜310的膜厚为0.5nm，栅极210的长度为10um，层间膜的介电常数ε_x为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极210的长度1、第1硅柱810的直径R、及栅极绝缘膜310的膜厚T_ox的公式(5-20)表示，栅极210的横断面积S2可由栅极膜厚T_gate2、第1硅柱810的直径R、及栅极绝缘膜310的膜厚T_ox的公式(5-21)表示，将公式(5-20)及(5-21)代入公式(5-13)可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(5-22)。

S2＝π(R+T_ox+T_gate2)²-π(R+T_ox)²

                                (5-20)

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}---(5-21)$

$\mathrm{\&pi;}{(R+T_{\mathrm{ox}}+T_{\mathrm{gate}2})}^2-\mathrm{\&pi;}{(R+R_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;2\mathrm{\&pi;Rl}}{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;R\&CenterDot;\ln (1+\frac{T_{\mathrm{ox}}}{R})}{T}_{\mathrm{space}2}---(5-22)$

满足所述条件式(5-22)时即满足公式(5-13)而得公式(5-23)。(公式(5-23)及(5-24)的单位为μm)

$2.0e6\&CenterDot;T_{\mathrm{space}2}<\mathrm{\&pi;}{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(5-23)$

又由公式(5-23)可得公式(5-24)。

$2.0e6\&CenterDot;T_{\mathrm{space}2}<<\mathrm{\&pi;}{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<<C_g---(5-24)$

如图35所示，随箭头方向的进行，C_ov2变得比C_g还小。

第6实施例：半导体器件

图36表示第5实施例的层间膜非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图37表示沿图36的切线A-A’的概略断面图，图38表示图36的上视图，图39表示沿图37的切线B-B’的概略断面图，图40表示沿图37的切线C-C’的概略断面图。本实施例的半导体器件也为了要减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(6-1)。

C_ov1＜C_g

            (6-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的直径为10nm，栅极绝缘膜310为SiO₂，膜厚T_ox为1.0nm。由第5实施例的公式(5-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(6-2)。(公式(6-2)的单位为nm)(图41)

$3.4e2\&CenterDot;T_{\mathrm{space}1}<\mathrm{\&pi;}{(6+T_{\mathrm{gate}1})}^2-1.1e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(6-2)$

如图41所示，随箭头方向的进行，C_ov1变得比C_g还小。

又第5实施例的层间膜非为SiO₂而为SiN时，为了要减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(6-3)。

C_ov2＜C_g

            (6-3)

由第5实施例的公式(5-18)可得栅极210的膜厚T_-gate2及栅极210与第2硅柱820的距离T_space2的条件式(6-4)。(公式(6-4)的单位为nm)(图42)

$3.4e2\&CenterDot;T_{\mathrm{space}2}<\mathrm{\&pi;}{(6+T_{\mathrm{gate}2})}^2-1.1e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(6-4)$

如图42所示，随箭头方向的进行，C_ov2变得比C_g还小。

第7实施例：半导体器件

图43表示第5实施例的栅极绝缘膜310非为SiO₂而为HfO₂时的本发明半导体器件的晶体管概略俯视图。图44表示沿图43的切线A-A’的概略断面图，图45表示图43的上视图，图46表示沿图44的切线B-B’的概略断面图，图47表示沿图44的切线C-C’的概略断面图。本实施例的半导体器件也为了减小寄生电容最好满足栅极210与半导体器件衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(7-1)。

C_ov1＜C_g

                (7-1)

具体而言，设栅极220的长度为20nm而第1硅柱810的直径为10nm，栅极绝缘膜310为HfO₂，膜厚T_ox为EOT＝1.3nm。由第5实施例的公式(5-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100间的距离T_space1的条件式(7-2)。(公式(7-2)的单位为nm)(图48)

$5.4e2\&CenterDot;T_{\mathrm{space}1}<\mathrm{\&pi;}{(10+T_{\mathrm{gate}1})}^2-3.3e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(7-2)$

如图48所示，随箭头方向的进行，C_ov1比C_g变越小。

又第5实施例的栅极绝缘膜310非为SiO₂而为HfO₂时，为了要减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(7-3)。

C_ov2＜C_g

            (7-3)

由第5实施例的公式(5-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(7-4)。(公式(7-4)的单位为nm)(图49)

$5.4e2\&CenterDot;T_{\mathrm{space}2}<\mathrm{\&pi;}{(10+T_{\mathrm{gate}2})}^2-3.3e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(7-4)$

如图49所示，随箭头方向的进行，C_ov2变得比C_g还小。

第8实施例：半导体器件

图50表示第5实施例的层间膜非为SiO₂而为SiN，栅极绝缘膜310非为SiO₂而为HfO₂时的本发明半导体器件的晶体管概略俯视图。图51表示沿图50的切线A-A’的概略断面图，图52表示图50的上视图，图53表示沿图51的切线B-B’的概略断面图，图54表示沿图51的切线C-C’的概略断面图。本实施例的半导体器件也为了要减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(8-1)。

C_ov1＜C_g

                (8-1)

具体而言，设栅极220的长度为20nm而第1硅柱810的直径为10nm，栅极绝缘膜310为HfO₂，膜厚T_ox为EOT＝1.3nm。由第5实施例的公式(5-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(8-2)。(公式(8-2)的单位为nm)(图55)

$2.8e2\&CenterDot;T_{\mathrm{space}1}<\mathrm{\&pi;}{(10+T_{\mathrm{gate}1})}^2-3.3e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(8-2)$

如图55所示，随箭头方向的进行，C_ov1变得比C_g还小。

又第5实施例的层间膜非为SiO₂而为SiN，栅极绝缘膜310非为SiO₂而为HfO₂时，为了减小寄生电容也最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(8-3)。

C_ov2＜C_g

            (8-3)

由第5实施例的公式(5-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(8-4)。(公式(8-4)的单位为nm)(图56)

$2.8e2\&CenterDot;T_{\mathrm{space}2}<\mathrm{\&pi;}{(10+T_{\mathrm{gate}2})}^2-3.3e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(8-4)$

如图56所示，随箭头方向的进行，C_ov2变得比C_g还小。

第9实施例：半导体器件

第9至12实施例表示第1硅柱810的断面为正方形的状态。

第9实施例应用的第1绝缘体310(栅极绝缘体)为SiO₂，第2绝缘体610(层间膜)为SiO₂。图57表示本发明半导体器件的晶体管概略俯视图。图58表示沿图57的切线A-A’的概略断面图，图59表示图57的上视图，图60表示沿图58的切线B-B’的概略断面图，图61表示沿图58的切线C-C’的概略断面图。第9实施例的半导体器件，具备：形成在第1导电型半导体衬底的横断面形状为正方形的四角第1硅柱810；包围其部分表面的第1绝缘体310；包围该绝缘体310的栅极210；以及形成在所述第1硅柱810的上部的第2硅柱820。所述栅极210以第2绝缘体610自半导体衬底100隔离而配置，又所述栅极210以第2绝缘体610自所述第2硅柱820隔离而配置。

半导体器件更具备：形成在第1硅柱810的一部分的第2导电型高浓度杂质区域520；形成在第1硅柱810的一部分的第2导电型高浓度杂质区域530；形成在半导体衬底100的一部分的第2导电型高浓度杂质区域510；以及形成在第2硅柱820的一部分的第2导电型高浓度杂质区域540。又具备：形成在所述第2导电型高浓度杂质区域510的一部分的硅化物区域720；形成在所述第2导电型高浓度杂质区域540的硅化物区域710；形成在所述硅化物区域720上的接触窗430；形成在所述硅化物区域710上的接触窗420；形成在所述栅极210上的接触窗410；以及形成在半导体衬底100的元件隔离部910。

依本实施例为了要减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(9-1)。

C_ov1＜C_g

                (9-1)

具体而言，设栅极220的长度为20nm而第1硅柱810的一边为10nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与半导体衬底100间的电容C_ov1、层间膜610的介电常数ε_x、栅极210的横断面积S1、及栅极210与半导体衬底100的距离T_space1的关系式为公式(9-2)，将其代入公式(9-1)即得条件式(9-3)。

$S1<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}1}---(9-2)$

$C_{\mathrm{ov}1}=\frac{{\mathrm{\&epsiv;}}_{x}S}{T_{\mathrm{space}1}}---(9-3)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极210的长度1、第1硅柱810的一边的长度R、及栅极绝缘膜310的膜厚T_ox的公式(9-4)表示，栅极210的横断面积S1可由公式(9-5)表示，将公式(9-4)及(9-5)代入公式(9-1)即得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(9-6)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;4R\&CenterDot;l}{T_{\mathrm{ox}}}---(9-4)$

S1＝(R+2T_ox+2T_gate1)²-(R+2T_ox)²

                                    (9-5)

${(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})}^2-{(R+2T_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_x\&CenterDot;4\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}1---(9-6)$

满足所述条件式(9-6)时即满足公式(9-1)，以数值代入而得公式(9-7)。

(公式(9-7)的单位为nm)(图62)

$800\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+48T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(9-7)$

又设第1硅柱810的一边长度为0.25nm至25μm。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10μm。层间膜的介电常数ε_x为3.9至7.6。然后以所述构造求得满足公式(9-1)的条件。即第1硅柱810的一边R为25μm，并且栅极绝缘膜310的膜厚为0.5nm，又栅极210的长度为10μm，层间膜的介电常数为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极210的长度1、第1硅柱810的一边R、及栅极绝缘膜310的膜厚T_ox的公式(9-8)表示，栅极210的横断面积S1可由公式(9-9)表示，将公式(9-8)及(9-9)代入公式(9-3)即得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(9-10)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;4R\&CenterDot;l}{T_{\mathrm{ox}}}---(9-8)$

S1＝(R+2T_ox+2T_gate1)²-(R+2T_ox)²

                                    (9-9)

${(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})}^2-{(R+2T_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_x\&CenterDot;4\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}1---(9-10)$

满足所述条件式(9-10)时即满足公式(9-1)，将数值代入即得公式(9-11)。(公式(9-11)及(9-12)的单位为：μm)

$2.0e6\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(9-11)$

由公式(9-11)可得公式(9-12)。

$2.0e6\&CenterDot;T_{\mathrm{space}1}<<4{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<<C_g---(9-12)$

如图62所示，随箭头方向的进行，C_ov1变得比C_g还小。

本实施例也为了减小寄生电容，最好满足栅极210与第2硅柱820间的寄生电容C_ov2比C_g为小的公式(9-13)。

C_ov2＜C_g

            (9-13)

具体而言，设栅极220的长度为20nm而第1硅柱810的一边为10nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与第2硅柱820间的电容C_ov2、层间膜610的介电常数ε_x、栅极210的横断面积S2、及栅极210与第2硅柱820的距离T_space2的关系式为(9-14)，将其代入公式(9-13)即得条件式(9-15)。

$S2<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}2}---(9-14)$

$C_{\mathrm{ov}2}=\frac{{\mathrm{\&epsiv;}}_{x}S}{T_{\mathrm{space}2}}---(9-15)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极220的长度1、第1硅柱810的周围长度W、及栅极绝缘膜310的膜厚T_ox的公式(9-16)表示，栅极210的横断面积S2可由公式(9-17)表示，将公式(9-16)及(9-17)代入公式(9-13)即可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(9-18)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;4R\&CenterDot;l}{T_{\mathrm{ox}}}---(9-16)$

S2＝(R+2T_ox+2T_gate2)²-(R+2T_ox)²

                                (9-17)

${(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})}^2-{(R+2T_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_x\&CenterDot;4\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}2---(9-18)$

满足所述条件式(9-18)时即满足公式(9-1)，将数值代入可得公式(9-19)。(公式(9-19)的单位为nm)(图63)

$800\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+48T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(9-19)$

又设第1硅柱810的一边长度为0.25nm至25um。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10um。层间膜的介电常数ε_x为3.9至7.6。然后以所述的构造求得满足公式(9-1)的条件。即第1硅柱810的周围长度为25um，并且栅极绝缘膜310的膜厚为0.5nm，栅极220的长度为10um，层间膜的介电常数ε_x为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极220的长度1、第1硅柱810的周围长度W、及栅极绝缘膜310的膜厚T_ox的公式(9-20)表示，栅极210的横断面积S2可由公式(9-21)表示，将公式(9-20)及(9-21)代入公式(9-13)即可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(9-22)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;4R\&CenterDot;l}{T_{\mathrm{ox}}}---(9-20)$

S2＝(R+2T_ox+2T_gate2)²-(R+2T_ox)²

                                    (9-21)

${(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})}^2-{(R+2T_{\mathrm{ox}})}^2<\frac{{\mathrm{\&epsiv;}}_x\&CenterDot;4\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}2---(9-22)$

满足所述条件式(9-22)时即满足公式(9-13)，将数值代入即得公式(9-23)。(公式(9-23)、(9-24)的单位为μm)

$2.0e6\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(9-23)$

又由公式(9-13)可得公式(9-24)。

$2.0e6\&CenterDot;T_{\mathrm{space}2}<<4{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<<C_g---(9-24)$

如图63所示，随箭头方向的进行，C_ov2变得比C_g更小。

第10实施例：半导体器件

图64表示第9实施例的层间膜620非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图65表示沿图64的切线A-A’的概略断面图，图66表示图64的上视图，图67表示沿图65的切线B-B’的概略断面图，图68表示沿图65的切线C-C’的概略断面图。本实施例的半导体器件也为了减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(10-1)。

C_ov1＜C_g

                (10-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310的膜厚T_ox为EOT＝1.0nm。由第9实施例的公式(9-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(10-2)。(公式(10-2)的单位为nm)(图69)

$4.1e2\&CenterDot;T_{\mathrm{space}1}<{(2T_{\mathrm{gate}1}+12)}^2-1.4e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(10-2)$

如图69所示，随箭头方向的进行，C_ov1变得比C_g更小。

又于第9实施例的层间膜530非为SiO₂而为SiN时，也为了减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(10-3)。

C_ov2＜C_g

            (10-3)

由第9实施例的公式(9-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(10-4)。(公式(10-4)的单位为nm)(图70)

$4.1e2\&CenterDot;T_{\mathrm{space}2}<{(2T_{\mathrm{gate}2}+12)}^2-1.4e2\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(10-4)$

如图70所示，随箭头方向的进行，C_ov2比C_g变越小。

第11实施例：半导体器件

图71表示第9实施例的栅极绝缘膜310非为SiO₂而为HfO-₂时的本发明半导体器件的晶体管概略俯视图。图72表示沿图71的切线A-A’的概略断面图，图73表示图71的上视图，图74表示沿图72的切线B-B’的概略断面图，图75表示沿图72的切线C-C’的概略断面图。本实施例的半导体器件也为减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(11-1)。

C_ov1＜C_g

            (11-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310为HfO₂，膜厚T_ox为EOT＝1.3nm。由第9实施例的公式(9-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(11-2)。(公式(11-2)的单位为nm)(图76)

$5.3e2\&CenterDot;T_{\mathrm{space}1}<{(2T_{\mathrm{gate}1}+20)}^2-4.2e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(11-2)$

如图76所示，随箭头方向的进行，C_ov1变得比C_g更小。

又第9实施例的栅极绝缘膜310非为SiO₂而为HfO₂时，也为了减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(11-3)。

C_ov2＜C_g

                (11-3)

由第9实施例的公式(9-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(11-4)。(公式(11-4)的单位为nm)(图77)

$5.3e2\&CenterDot;T_{\mathrm{space}2}<{(2T_{\mathrm{gate}2}+20)}^2-4.2e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(11-4)$

如图77所示，随箭头方向的进行，C_ov2变得比C_g更小。

第12实施例：半导体器件

图78表示第9实施例的栅极绝缘膜310非为SiO₂而为HfO₂并且层间膜620非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图79表示沿图78的切线A-A’的概略断面图，图80表示图78的上视图，图81表示沿图77的切线B-B’的概略断面图，图82表示沿图79的切线C-C’的概略断面图。本实施例的半导体器件也为减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(12-1)。

C_ov1＜C_g

            (12-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310为HfO₂，膜厚T_ox为EOT＝1.3nm。由第9实施例的公式(9-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(12-2)。(公式(12-2)的单位为nm)(图83)

$2.7e2\&CenterDot;T_{\mathrm{space}1}<{(2T_{\mathrm{gate}1}+20)}^2-4.2e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(12-2)$

如图83所示，随箭头方向的进行，C_ov1变得比C_g更小。

又于第9实施例的栅极绝缘膜310非为SiO₂而为HfO₂，并且层间膜520非为SiO₂而为SiN时，为了要减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(12-3)。

C_ov2＜C_g

            (12-3)

由第9实施例的公式(9-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(12-4)。(公式(12-4)的单位为nm)(图84)

$2.7e2\&CenterDot;T_{\mathrm{space}2}<{(2T_{\mathrm{gate}2}+20)}^2-4.2e2\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(12-4)$

如图84所示，随箭头方向的进行，C_ov2变得比C_g更小。

第13实施例：半导体器件

第13至16实施例表示第1硅柱810的断面为长方形的状态。第13实施例的第1绝缘体310(栅极绝缘体)为SiO₂，第2绝缘体610(层间膜)为SiO₂。

图85表示本发明半导体器件的晶体管概略俯视图。图86表示沿图85的切线A-A’的概略断面图，图87表示图85的上视图，图88表示沿图86的切线B-B’的概略断面图，图89表示沿图86的切线C-C’的概略断面图。第13实施例的半导体器件，具备：形成在第1导电型半导体衬底100的横断面形状为四角形的第1硅柱810；包围其表面的一部分的第1绝缘体310；包围该绝缘体310的栅极210；以及形成在所述第1硅柱810的上部的第2硅柱820。所述栅极210以第2绝缘体610自半导体衬底100隔离而配置，并且所述栅极210以第2绝缘体610自所述第2硅柱820隔离而配置。

半导体器件更具备：形成在第1硅柱810的一部分的第2导电型高浓度杂质区域520；形成在第1硅柱810的一部分的第2导电型杂质区域530；形成在半导体衬底100的一部分的第2导电型高浓度杂质区域510；以及形成在第2硅柱820的一部分的第2导电型高浓度杂质区域540。又具备：形成在所述第2导电型高浓度杂质区域510的一部分的硅化物区域720；形成在所述第2导电型高浓度杂质区域540的硅化物区域710；形成在所述硅化物区域720上的接触窗430；形成在所述硅化物区域710上的接触窗420；形成在所述栅极210上的接触窗410；以及形成在半导体衬底100的元件隔离部910。

本实施例也为了减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(13-1)。

C_ov1＜C_g

            (13-1)

具体而言，设栅极220的长度为20nm而第1硅柱810的一边为10nm，另一边为20nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与半导体衬底100间的电容C_ov1、层间膜610的介电常数ε_x、栅极210的横断面积S1、以及栅极210与半导体衬底100的距离T_space1的关系式为公式(13-2)，将其代入公式(13-1)即得条件式(13-3)。

$S1<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}1}---(13-2)$

$C_{\mathrm{ov}1}=\frac{{\mathrm{\&epsiv;}}_{x}S}{T_{\mathrm{space}1}}---(13-3)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox及栅极220的长度1及第1硅柱810的一边R及另一边2R及栅极绝缘膜310的膜厚T_ox的公式(13-4)表示，栅极210的横断面积S1可由公式(13-5)表示，将公式(13-4)及(13-5)代入(13-1)即得栅极210的横断面积S1及栅极210与半导体衬底100的距离T_space1的条件式(13-6)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6R\&CenterDot;l}{T_{\mathrm{ox}}}---(13-4)$

S1＝(R+2T_ox+2T_gate1)(2R+2T_ox+2T_gate1)-(R+2T_ox)(2R+2T_ox)

                                        (13-5)

$(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})(2R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})-(R+2T_{\mathrm{ox}})(2R+2T_{\mathrm{ox}})<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}1---(13-6)$

满足所述条件式(13-6)时即满足公式(13-1)，将数值代入即得公式(13-7)。(公式(13-7)的单位为nm)(图90)

$1.2e3\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+68T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(13-7)$

又设第1硅柱810的一边长为0.25nm至25um。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10um。层间膜的介电常数ε_x为3.9至7.6。然后以所述构造求得满足公式(13-1)的条件。即第1硅柱810的一边长R为25um，并且栅极绝缘膜310的膜厚为0.5nm，栅极210的长度为10um，层间膜的介电常数ε_x为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox、栅极210的长度1、第1硅柱810的一边R、及栅极绝缘膜310的膜厚T_ox的公式(13-8)表示，栅极210的横断面积S1可由公式(13-9)表示，将公式(13-8)及(13-9)代入(13-3)即得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(13-10)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6R\&CenterDot;l}{T_{\mathrm{ox}}}---(13-8)$

S1＝(R+2T_ox+2T_gate1)(2R+2T_ox+2T_gate1)-(R+2T_ox)(2R+2T_ox)

                                                    (13-9)

$(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})(2R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}1})-(R+2T_{\mathrm{ox}})(2R+2T_{\mathrm{ox}})<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6\stackrel{\&CenterDot;}{\mathrm{Rl}}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}1---(13-10)$

满足所述条件式(13-10)时即满足公式(13-1)，将数值代入即得公式(13-11)。(公式(13-11)、(13-12)的单位为μm)

$3.0e6\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+1.5e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(13-11)$

又由公式(13-11)可得公式(13-12)。

$3.0e6\&CenterDot;T_{\mathrm{space}1}<<4{T_{\mathrm{gate}1}}^2+1.5e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<<C_g---(13-12)$

如图90所示，随箭头方向的进行，C_ov1变得比C_g更小。

于本实施例为了要减小寄生电容，最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(13-13)。

C_ov2＜C_g

        (13-13)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310的膜厚T_ox为1nm，层间膜为SiO₂。栅极210与第2硅柱820间的电容C_ov2及层间膜610的介电常数ε_x及栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的关系式为(13-14)，将其代入公式(13-13)即得条件式(13-15)。

$S2<\frac{C_g}{{\mathrm{\&epsiv;}}_x}{T}_{\mathrm{space}2}---(13-14)$

$C_{\mathrm{ov}2}=\frac{{\mathrm{\&epsiv;}}_{x}S}{T_{\mathrm{space}2}}---(13-15)$

栅极电容C_g可由栅极绝缘膜310的介电常数ε_ox-、栅极220的长度1、第1硅柱810的周围长度W、及栅极绝缘膜310的膜厚T_ox的公式(13-16)表示，又栅极210的横断面积S2可由公式(13-17)表示，将公式(13-16)及(13-17)代入公式(13-15)即可得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2的条件式(13-18)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6R\&CenterDot;l}{T_{\mathrm{ox}}}---(13-16)$

S2＝(R+2T_ox+2T_gate2)(2R+2T_ox+2T_gate2)-(R+2T_ox)(2R+2T_ox)

                                              (13-17)

$(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})(2R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})-(R+2T_{\mathrm{ox}})(2R+2T_{\mathrm{ox}})<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}2---(13-18)$

满足所述条件式(13-18)时即满足公式(13-13)，将数值代入即得公式(13-19)。(公式(13-19)的单位为nm)(图91)

$1.2e3\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+68T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(13-19)$

又设第1硅柱810的一边长度为0.25nm至25μm。栅极绝缘膜310的膜厚为0.5nm至100nm。栅极210的长度为5nm至10μm。层间膜的介电常数ε_x为3.9至7.6。然后以所述构造求得满足公式(13-1)的条件。即第1硅柱810的周围长度为25μm，并且栅极绝缘膜310的膜厚为0.5nm，栅极210的长度为10μm，层间膜的介电常数ε_x为3.9。栅极电容C_g可由栅极绝缘膜310的介电常数ε_x、栅极210的长度1、第1硅柱810的周围长度W、及栅极绝缘膜310的膜厚T_ox的公式(13-20)表示，栅极210的横断面积S2可由公式(13-21)表示，将公式(13-20)及(13-21)代入公式(13-15)即得栅极210的横断面积S2及栅极210与第2硅柱820的距离T_space2-的条件式(13-22)。

$C_g=\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;4R\&CenterDot;l}{T_{\mathrm{ox}}}---(13-20)$

S2＝(R+2T_ox+2T_gate2)(2R+2T_ox+2T_gate2)-(R+2T_ox)(2R+2T_ox)

                                        (13-21)

$(R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})(2R+2T_{\mathrm{ox}}+2T_{\mathrm{gate}2})-(R+2T_{\mathrm{ox}})(2R+2T_{\mathrm{ox}})<\frac{{\mathrm{\&epsiv;}}_{\mathrm{ox}}\&CenterDot;6\mathrm{Rl}}{{\mathrm{\&epsiv;}}_x\&CenterDot;T_{\mathrm{ox}}}\&CenterDot;\mathrm{Tspace}2---(13-22)$

满足所述条件式(13-22)时即满足公式(13-1)，将数值代入即得公式(13-23)。(公式(13-23)、(13-24)的单位为μm)

$3.0e6\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+1.5e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(13-23)$

又由公式(13-23)可得公式(13-24)。

$3.0e6\&CenterDot;T_{\mathrm{space}2}<<4{T_{\mathrm{gate}2}}^2+1.5e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<<C_g---(13-24)$

如图91所示，随箭头方向的进行，C_ov2变得比C_g更小。

第14实施例：半导体器件

图92表示第13实施例的层间膜620非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图93表示沿图92的切线A-A’的概略断面图，图94表示图92的上视图，图95表示沿图93的切线B-B’的概略断面图，图96表示沿图93的切线C-C’的概略断面图。本实施例的半导体器件也为了减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容为小的公式(14-1)。

C_ov1＜C_g

            (14-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，另一边的长度为20nm，栅极绝缘膜310的膜厚T_ox为EOT＝1.0nm。由第13实施例的公式(13-6)可得栅极210膜厚T_gate2及栅极210与半导体衬底100的距离T_spac2的条件式(14-2)。(公式(14-2)的单位为nm)(图97)

$6.2e2\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+68T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(14-2)$

如图97所示，随箭头方向的进行，C_ov1变得比C_g更小。

又于第13实施例的层间膜530非为SiO₂而为SiN时，同样为了要减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(14-3)。

C_ov2＜C_g

                (14-3)

由第13实施例的公式(13-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(14-4)。(公式(14-4)的单位为nm)(图98)

$6.2e2\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+68T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(14-4)$

如图98所示，随箭头方向的进行，C_ov2比C_g变越小。

第15实施例：半导体器件

图99表示第13实施例的栅极绝缘膜31O非为SiO₂而为HfO₂时的本发明半导体器件的晶体管概略俯视图。图100表示沿图99的切线A-A’的概略断面图，图101表示图99的上视图，图102表示沿图100的切线B-B’的概略断面图，图103表示沿图100的切线C-C’的概略断面图。本实施例的半导体器件也为了减小寄生电容最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(15-1)。

C_ov1＜C_g

            (15-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310为HfO₂，膜厚T_ox为EOT＝1.3nm。由第13实施例的公式(13-6)可得栅极210的膜厚T_gate2及栅极210与半导体衬底100的距离T_space2的条件式(15-2)。(公式(15-2)的单位为nm)(图104)

$8.0e2\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}1}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(15-2)$

如图104所示，随箭头方向的进行，C_ov1变得比C_g更小。

又于第13实施例的栅极绝缘膜310非为SiO₂而为HfO₂时，也为了减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(15-3)。

C_ov2＜C_g

         (15-3)

由第13实施例的公式(13-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(15-4)。(公式(15-4)的单位为nm)(图105)

$8.0e2\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(15-4)$

如图105所示，随箭头方向的进行，C_ov2变得比C_g更小。

第16实施例：半导体器件

图106表示第13实施例的栅极绝缘膜310非为SiO₂而为HfO₂，并且层间膜620非为SiO₂而为SiN时的本发明半导体器件的晶体管概略俯视图。图107表示沿图106的切线A-A’的概略断面图，图108表示图106的上视图，图109表示沿图107的切线B-B’的概略断面图，图110表示沿图107的切线C-C’的概略断面图。本实施例的半导体器件也为了减小寄生电容，最好满足栅极210与半导体衬底100间的寄生电容C_ov1比栅极电容C_g为小的公式(16-1)。

C_ov1＜C_g

        (16-1)

具体而言，设栅极210的长度为20nm而第1硅柱810的一边长度为10nm，栅极绝缘膜310为HfO-₂，膜厚T_ox为EOT＝1.3nm。由第13实施例的公式(13-6)可得栅极210的膜厚T_gate1及栅极210与半导体衬底100的距离T_space1的条件式(16-2)。(公式(16-2)的单位为nm)(图111)

$4.1e2\&CenterDot;T_{\mathrm{space}1}<4{T_{\mathrm{gate}1}}^2+1.0e2T_{\mathrm{gate}}\&DoubleRightArrow;C_{\mathrm{ov}1}<C_g---(16-2)$

如图111所示，随箭头方向的进行，C_ov1变得比C_g更小。

又于第13实施例的栅极绝缘膜310非为SiO₂而为HfO₂，并且层间膜520非为SiO₂而为SiN时，也为了减小寄生电容最好满足栅极210与第2硅柱820间的寄生电容C_ov2比栅极电容C_g为小的公式(16-3)。

C_ov2＜C_g

            (16-3)

由第13实施例的公式(13-18)可得栅极210的膜厚T_gate2及栅极210与第2硅柱820的距离T_space2的条件式(16-4)。(公式(16-4)的单位为nm)(图112)

$4.1e2\&CenterDot;T_{\mathrm{space}2}<4{T_{\mathrm{gate}2}}^2+1.0e2T_{\mathrm{gate}2}\&DoubleRightArrow;C_{\mathrm{ov}2}<C_g---(16-4)$

如图112所示，随箭头方向的进行，C_ov2变得比C_g更小。

综上所述，本发明乃提供一种半导体器件，其特征在于：由第1绝缘体及第2硅柱所构成，该第1绝缘体包围形成在第2导电型杂质区域上的任意横断面形状的第1硅柱表面的一部分，该第2导电型杂质区域形成于第1导电型半导体衬底的一部分，该第2硅柱包含包围该绝缘体的栅极及形成在第1硅柱的上部，并且其栅极以第1绝缘体自半导体衬底隔离而配置，其栅极又以第2绝缘体自第2硅柱隔离而配置，又栅极与半导体衬底间电容比栅极电容还小，以及栅极与第2硅柱间电容比栅极电容还小。

依所述构成的半导体器件因能减低半导体器件的寄生电容而能提供高速度并且低消耗电力的ULSI(超大型集成电路)半导体器件。

Claims (22)

1.一种半导体器件，其特征在于，具备：

第2导电型杂质区域，形成在第1导电型半导体衬底的一部分；

第1硅柱，为任意的横断面形状，且形成在所述第2导电型杂质区域上；

第1绝缘体，包围所述第1硅柱表面的一部分；

栅极，包围所述第1绝缘体；以及

第2硅柱，含有第2导电型杂质区域，且形成在所述第1硅柱上；

所述栅极以所述第1绝缘体自所述半导体衬底隔离而配置，所述栅极以第2绝缘体自所述第2硅柱隔离而配置；

所述栅极与所述半导体衬底间的电容比栅极电容还小，且所述栅极与所述第2硅柱间的电容比所述栅极电容还小。

2.一种半导体器件，其特征在于，具备：

第2导电型杂质区域，形成在第1导电型半导体衬底的一部分；

第1硅柱，为任意的横断面形状，形成在所述第2导电型杂质区域上；

第1绝缘体，包围所述第1硅柱表面的一部分；

栅极，包围所述第1绝缘体；以及

第2硅柱，含有第2导电型杂质区域，且形成在所述第1硅柱上；

所述栅极以所述第1绝缘体自所述半导体衬底隔离而配置，所述栅极以第2绝缘体自所述第2硅柱隔离而配置；

所述栅极与所述半导体衬底间的电容远小于栅极电容，且所述栅极与所述第2硅柱间的电容远小于所述栅极电容。

3.根据权利要求1所述的半导体器件，其特征在于，所述栅极的断面积(单位：nm²)比以第2绝缘体隔离的半导体衬底与栅极的距离(单位：nm)乘以2×10⁹的值还小，且所述栅极的断面积(单位：nm²)比以第2绝缘体隔离的第2硅柱与栅极的距离(单位：nm)乘以2×10⁹的值还小。

4.根据权利要求2所述的半导体器件，其特征在于，所述栅极的断面积(单位：nm²)远小于以第2绝缘体隔离的半导体衬底与栅极的距离(单位：nm)乘以2×10⁹的值，且所述栅极的断面积(单位：nm²)远小于以第2绝缘体隔离的第2硅柱与栅极的距离(单位：nm)乘以2×10⁹的值。

5.根据权利要求1所述的半导体器件，其特征在于，所述第1硅柱由圆柱形的硅柱所构成，且包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由圆形状所构成。

6.根据权利要求5所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

2.0e6·T_space1＜πT_gate1 ²+1.0e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

2.0e6·T_space2＜πT_gate2 ²+1.0e2T_gate2。

7.根据权利要求2所述的半导体器件，其特征在于，所述第1硅柱由圆柱形的硅柱所构成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由圆形状所构成。

8.根据权利要求7所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

2.0e6·T_space1＜＜πT_gate1 ²+1.0e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

2.0e6·T_space2＜＜πT_gate2 ²+1.0e2T_gate2。

9.根据权利要求1所述的半导体器件，其特征在于，所述第1硅柱由正方形的横断面形状硅柱所构成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由正方形横断面形状所构成。

10.根据权利要求9所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)、及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

2.0e6·T_space1＜4T_gate1 ²+1.0e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)、及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

2.0e6·T_space2＜4T_gate2 ²+1.0e2T_gate2。

11.根据权利要求2所述的半导体器件，其特征在于，所述第1硅柱由正方形的横断面形状的硅柱所构成，并且包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由正方形的横断面形状所构成。

12.根据权利要求11所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)、及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

2.0e6·T_space1＜＜4T_gate1 ²+1.0e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)、及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

2.0e6·T_space2＜＜4T_gate2 ²+1.0e2T_gate2。

13.根据权利要求1所述的半导体器件，其特征在于，所述第1硅柱由四角形的横断面形状的硅柱所构成，包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由四角形的横断面形状所构成。

14.根据权利要求13所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)、及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

3.0e6·T_space1＜4T_gate1 ²+1.5e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)、及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

3.0e6·T_space2＜4T_gate2 ²+1.5e2T_gate2。

15.根据权利要求2所述的半导体器件，其特征在于，所述第1硅柱由四角形的横断面形状的硅柱所构成，且包围该第1硅柱表面的一部分的第1绝缘体及包围该第1绝缘体的栅极也由四角形的横断面形状所构成。

16.根据权利要求15所述的半导体器件，其特征在于，所述栅极的一端部的膜厚T_gate1(单位：μm)、及以第2绝缘体隔离的半导体衬底与栅极的距离T_space1(单位：μm)的关系式为

3.0e6·T_space1＜＜4T_gate1 ²+1.5e2T_gate1，

并且，所述栅极的另一端部的膜厚T_gate2(单位：μm)、及以第2绝缘体隔离的第2硅柱与栅极的距离T_space2(单位：μm)的关系式为

3.0e6·T_space2＜＜4T_gate2 ²+1.5e2T_gate2。

17.根据权利要求1至16中任一权利要求所述的半导体器件，其特征在于，所述第2绝缘体由SiO₂、SiN、或SiO₂与SiN的层构造所构成。

18.根据权利要求1至17中任一权利要求所述的半导体器件，其特征在于，所述第1绝缘体由SiO₂、HfO₂、或SiON所构成。

19.根据权利要求1至18中任一权利要求所述的半导体器件，其特征在于，所述栅极由TaN、TiN、NiSi、Ni₃Si、Ni₂Si、PtSi、Pt₃Si、W的材料中选择。

20.根据权利要求1至19中任一权利要求所述的半导体器件，其特征在于，所述第1硅柱包含：第2导电型高浓度杂质区域，形成在所述半导体衬底的一部分，且与第2导电型杂质区域邻接；及第2导电型高浓度杂质区域，邻接于所述第2硅柱。

21.根据权利要求1至20中任一权利要求所述的半导体器件，其特征在于，包含第2导电型高浓度杂质区域，形成在所述第2硅柱的一部分。

22.根据权利要求21所述的半导体器件，其特征在于，包含：形成在所述半导体衬底的一部分的第2导电型杂质区域的一部分的硅化物区域；及形成在所述第2硅柱的第2导电型高浓度杂质区域的一部分的硅化物区域。

Images