CN2708506Y - 具有台阶型栅氧化层的射频soi功率nmosfet - Google Patents

具有台阶型栅氧化层的射频soi功率nmosfet Download PDF

Info

Publication number
CN2708506Y
CN2708506Y CN 200420027819 CN200420027819U CN2708506Y CN 2708506 Y CN2708506 Y CN 2708506Y CN 200420027819 CN200420027819 CN 200420027819 CN 200420027819 U CN200420027819 U CN 200420027819U CN 2708506 Y CN2708506 Y CN 2708506Y
Authority
CN
China
Prior art keywords
type
oxide layer
grating
nmosfet
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200420027819
Other languages
English (en)
Inventor
王新潮
廖小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN 200420027819 priority Critical patent/CN2708506Y/zh
Application granted granted Critical
Publication of CN2708506Y publication Critical patent/CN2708506Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本实用新型涉及一种具有台阶型栅氧化层的射频SOI功率NMOSFET及其制造方法，是在P型SOI衬底上制造射频SOI功率NMOSFET，其特点是具有台阶型栅氧化层，其结构自下而上依次为：P型硅衬底层1、二氧化硅埋层2、薄硅膜层3、台阶型栅氧化层4和台阶型栅多晶硅层5，薄硅膜层有外围局部场氧化区34、中间P型井区31和N+型源区32、N+型漏区33。本实用新型解决了NMOSFET在材料、工艺、可靠性、可重复性、生产成本、反向击穿电压等诸多问题。

Description

具有台阶型栅氧化层的射频SOI功率NMOSFET
技术领域：
本实用新型一种具有台阶型栅氧化层的射频SOI功率NMOSFET。属于微电子器件制造技术领域。
背景技术：
在体硅衬底上制造的射频功率NMOSFET越来越受到以下寄生效应的制约和限制：制造体硅的NMOSFET的硅片厚度约500μm，但只有硅片顶层的约1μm用于制作器件，器件和衬底的相互作用引起了一系列寄生效应，其中之一是源和漏扩散区与衬底之间的寄生电容，这个电容随着衬底掺杂浓度的增加而增大，在射频NMOSFET中，衬底掺杂浓度比常规的NMOSFET的衬底掺杂浓度高，因此，这个寄生电容变得更大。NMOSFET的另一个寄生效应是闩锁效应，是由所有体CMOS器件结构内在的PNPN闸流管结构的触发而引起的，在射频功率NMOSFET中，这个寄生效应由于寄生的PNPN闸流管中包含的双极晶体管增益的增大而变得更为严重。
长期以来由于射频SOI功率NMOSFET的结构特殊性，对该类器件的研究和开发仅局限于科研领域。射频SOI功率NMOSFET的结构应用于集成电路大规模生产存在着与主流工艺不兼容，可重复性和可靠性差，生产成本高，反向击穿电压低等一系列问题。
发明内容：
本实用新型的目的在于克服上述不足，提供一种能提高射频功率NMOSFET性能的具有台阶型栅氧化层的射频SOI功率NMOSFET。
本实用新型的目的是这样实现的：一种具有台阶型栅氧化层的射频SOI功率NMOSFET，是在P型SOI衬底上制造的射频SOI功率NMOSFET，其特点是该晶体管具有台阶型栅氧化层，其结构自下而上依次为：P型硅衬底层、二氧化硅埋层、薄硅膜层、台阶型栅氧化层和台阶型栅多晶硅层，所述的薄硅膜层有外围局部场氧化区、中间P型井区和N+型源区、N+型漏区，N+型源区和N+型漏区置于P型井区内；所述的台阶型栅氧化层置于薄硅膜层的中间P型井区上表面；台阶型栅多晶硅层置于台阶型栅氧化层上表面。
采用P型SOI衬底可制造比较理想的射频功率NMOSFET，器件的完整的介质隔离避免了体硅器件中存在的大部分寄生电容。另外，由于在SOINMOSFET中没有到衬底的通路，闩锁效应的通路被切断。在SOINMOSFET中，结与衬底的最大寄生电容是隐埋的二氧化硅电容，该寄生电容比体硅NMOSFET中同类寄生电容要小得多。在SOI NMOSFET中容易形成理想浅结和接触。总之，无闩锁效应，源/漏寄生电容小，易形成浅结是SOI技术优于体硅技术的三大特点。本实用新型具有台阶型栅氧化层的射频功率NMOSFET能进一步提高器件的高频特性，提高其速度和反向击穿电压，解决功率NMOSFET中的一大难题。
基于以上射频SOI功率NMOSFET的结构特点，很明显可以看出本实用新型很好地解决了现有技术中射频功率NMOSFET所遇到各种问题，便射频SOI功率NMOSFET的制造不再因为其结构的特殊性而困难，并易于实现器件的高可靠性、重复性、低生产成本，很好地满足集成电路对器件的基本要求。因此，具有台阶型栅氧化层的射频SOI功率NMOSFET具有较好的应用价值和广阔的市场潜力，为真正地实现射频SOI功率NMOSFET在集成电路中的产业化应用提供了支持和保证。
附图说明：
图1为本实用新型具有台阶型栅氧化层的射频SOI功率NMOSFET的结构示意图。
具体实施方式：
本实用新型是提供一种利用CMOS SOI技术实现具有台阶型栅氧化层的射频SOI功率NMOSFET。其结构参见图1，是在P型SOI衬底上制造射频SOI功率NMOSFET，其特点是它具有台阶型栅氧化层，其结构自下而上依次为：P型硅衬底层1、二氧化硅埋层2、薄硅膜层3、台阶型栅氧化层4和台阶型栅多晶硅层5。
薄硅膜层3有外围局部场氧化区34、中间P型井区31和N+型源区32、N+型漏区33，N+型源区32和N+型漏区33置于P型井区31内。
台阶型栅氧化层4置于薄硅膜层3的中间P型井区31上表面。台阶型栅多晶硅层5置于台阶型栅氧化层4上表面。

Claims (3)

1、一种具有台阶型栅氧化层的射频SOI功率NMOSFET，是在P型SOI衬底上制造射频SOI功率NMOSFET，其特征在于它具有台阶型栅氧化层，其结构自下而上依次为：P型硅衬底层(1)、二氧化硅埋层(2)、薄硅膜层(3)、台阶型栅氧化层(4)和台阶型栅多晶硅层(5)，所述的薄硅膜层(3)有外围局部场氧化区(34)、中间P型井区(31)和N+型源区(32)、N+型漏区(33)，N+型源区(32)和N+型漏区(33)置于P型井区(31)内；所述的台阶型栅氧化层(4)置于薄硅膜层(3)的中间P型井区(31)上表面；台阶型栅多晶硅层(5)置于台阶型栅氧化层(4)上表面。
2、根据权利要求1所述的一种具有台阶型栅氧化层的射频SOI功率NMOSFET，其特征在于台阶型栅氧化层(4)的台阶(41、42)厚度tox1、tox2比为1∶1～1∶4。
3、根据权利要求1或2所述的一种具有台阶型栅氧化层的射频SOI功率NMOSFET，其特征在于台阶型栅多晶硅层(5)的台阶(51、52)长度Lg1、Lg2比为1∶1～4∶1。
CN 200420027819 2004-06-08 2004-06-08 具有台阶型栅氧化层的射频soi功率nmosfet Expired - Lifetime CN2708506Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200420027819 CN2708506Y (zh) 2004-06-08 2004-06-08 具有台阶型栅氧化层的射频soi功率nmosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200420027819 CN2708506Y (zh) 2004-06-08 2004-06-08 具有台阶型栅氧化层的射频soi功率nmosfet

Publications (1)

Publication Number Publication Date
CN2708506Y true CN2708506Y (zh) 2005-07-06

Family

ID=34849649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200420027819 Expired - Lifetime CN2708506Y (zh) 2004-06-08 2004-06-08 具有台阶型栅氧化层的射频soi功率nmosfet

Country Status (1)

Country Link
CN (1) CN2708506Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303700C (zh) * 2004-06-08 2007-03-07 江苏长电科技股份有限公司 具有台阶型栅氧化层的射频soi功率nmosfet及其制造方法
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303700C (zh) * 2004-06-08 2007-03-07 江苏长电科技股份有限公司 具有台阶型栅氧化层的射频soi功率nmosfet及其制造方法
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN106684070B (zh) * 2017-01-22 2019-03-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法

Similar Documents

Publication Publication Date Title
CN100431154C (zh) 半导体集成电路器件及其制造方法
US7078766B2 (en) Transistor and logic circuit on thin silicon-on-insulator wafers based on gate induced drain leakage currents
JPH10326878A (ja) 半導体メモリデバイス及びその製造方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
KR101458332B1 (ko) 반도체 장치, 그 제조 방법 및 불휘발성 반도체 기억 장치
US8211766B2 (en) Method of fabricating a trench power MOS transistor
US20170250252A1 (en) MOSFET Having Source Region Formed in a Double Wells Region
CN102104027B (zh) 一种在单块芯片上集成高性能器件与低功耗器件的制造方法
US20050104140A1 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
CN2708506Y (zh) 具有台阶型栅氧化层的射频soi功率nmosfet
CN100414714C (zh) 一种部分耗尽soi结构的mos晶体管及其制作方法
TW201027630A (en) Lateral diffused metal oxide semiconductor transistor and method for increasing break down voltage of lateral diffused metal oxide semiconductor transistor
CN113471213B (zh) 基于内嵌空腔soi衬底的多栅mos器件及其制备方法
CN1303700C (zh) 具有台阶型栅氧化层的射频soi功率nmosfet及其制造方法
CN102800681B (zh) 一种SOI SiGe BiCMOS集成器件及制备方法
CN103972174B (zh) SiGe体区纵向1T-DRAM器件及其制造方法
JP2001015757A (ja) 半導体装置
US6281550B1 (en) Transistor and logic circuit of thin silicon-on-insulator wafers based on gate induced drain leakage currents
CN109768088B (zh) 多级连半导体结构及其形成方法
US7002213B2 (en) Transistor and logic circuit on thin silicon-on-insulator wafers based on gate induced drain leakage currents
CN115000159A (zh) Ldmos器件及其制备方法
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
CN102723338B (zh) 一种双多晶应变SiGe SOI BiCMOS集成器件的制备方法
CN102723339B (zh) SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法
CN102820306B (zh) 一种三多晶应变SiGe BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Effective date of abandoning: 20040608

C25 Abandonment of patent right or utility model to avoid double patenting